JP2002090414A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JP2002090414A JP2002090414A JP2000285245A JP2000285245A JP2002090414A JP 2002090414 A JP2002090414 A JP 2002090414A JP 2000285245 A JP2000285245 A JP 2000285245A JP 2000285245 A JP2000285245 A JP 2000285245A JP 2002090414 A JP2002090414 A JP 2002090414A
- Authority
- JP
- Japan
- Prior art keywords
- sense
- voltage
- relay
- measuring
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 自己診断機能のセンス・リレーを大幅に削減
した半導体試験装置。 【解決手段】 １対のフォースラインとセンスライン
をＰＥボードで分岐し、フォースラインで複数の測定ピ
ンにそれぞれのフォース・リレーを介して順次に定電流
が供給され、測定ピンの電圧をそれぞれのセンス・リレ
ーを介してセンスラインでＤＣ測定回路に帰還させて電
圧を順次に測定する測定ピン構成グループを有し、各測
定ピンでの電圧を自己診断する装置であって、それぞ
れのセンス・リレーに換えて、フォースラインとセンス
ラインとの間に１つのセンス・リレーを設け、１つの
センス・リレーと各測定ピンとの間の内部抵抗値を測定
する内部抵抗値測定手段を設け、内部抵抗値とフォー
スラインに流れる電流値との積の値を補正値とし、各測
定ピンの電圧を測定するときに１つのセンス・リレー点
での電圧値と補正値とを加減算する演算手段を設けた自
己診断機能。
した半導体試験装置。 【解決手段】 １対のフォースラインとセンスライン
をＰＥボードで分岐し、フォースラインで複数の測定ピ
ンにそれぞれのフォース・リレーを介して順次に定電流
が供給され、測定ピンの電圧をそれぞれのセンス・リレ
ーを介してセンスラインでＤＣ測定回路に帰還させて電
圧を順次に測定する測定ピン構成グループを有し、各測
定ピンでの電圧を自己診断する装置であって、それぞ
れのセンス・リレーに換えて、フォースラインとセンス
ラインとの間に１つのセンス・リレーを設け、１つの
センス・リレーと各測定ピンとの間の内部抵抗値を測定
する内部抵抗値測定手段を設け、内部抵抗値とフォー
スラインに流れる電流値との積の値を補正値とし、各測
定ピンの電圧を測定するときに１つのセンス・リレー点
での電圧値と補正値とを加減算する演算手段を設けた自
己診断機能。
Description
【０００１】
【発明の属する技術分野】この発明は、自己診断機能回
路の部品点数を削減し、回路構成や回路面積を縮小化
し、ＭＴＢＦ（平均故障間隔）やプログラム開発の効率
等の向上を図った半導体試験装置に関する。
路の部品点数を削減し、回路構成や回路面積を縮小化
し、ＭＴＢＦ（平均故障間隔）やプログラム開発の効率
等の向上を図った半導体試験装置に関する。
【０００２】
【従来の技術】始めに半導体試験装置の概略について説
明する。半導体集積回路の試験には、ファンクショナル
試験（ Functional Test）とＤＣ試験（ DC Test）とが
ある。ファンクショナル試験とは、被試験デバイス（ D
evice Under Test：以後、「ＤＵＴ」という）の入力論
理に対する出力論理やＡＣ特性のタイミングを測定する
ものである。一方、ＤＣ試験とは、ＤＵＴの入出力電流
や入出力電圧などのＤＣ特性を試験するものである。Ｄ
Ｃ試験には、電流印加電圧測定（ＩＳＶＭ）や電圧印加
電流測定（ＶＳＩＭ）や電圧測定（ＭＶＭ）の機能があ
る。図２に、半導体試験装置の基本的な構成図を示す。
明する。半導体集積回路の試験には、ファンクショナル
試験（ Functional Test）とＤＣ試験（ DC Test）とが
ある。ファンクショナル試験とは、被試験デバイス（ D
evice Under Test：以後、「ＤＵＴ」という）の入力論
理に対する出力論理やＡＣ特性のタイミングを測定する
ものである。一方、ＤＣ試験とは、ＤＵＴの入出力電流
や入出力電圧などのＤＣ特性を試験するものである。Ｄ
Ｃ試験には、電流印加電圧測定（ＩＳＶＭ）や電圧印加
電流測定（ＶＳＩＭ）や電圧測定（ＭＶＭ）の機能があ
る。図２に、半導体試験装置の基本的な構成図を示す。
【０００３】先ずファンクショナル試験について説明す
る。ファンクショナル試験時には、図２において、ドラ
イバ５とＤＵＴ９との間のスイッチＳ３はオン（接続）
し、スイッチＳ１、Ｓ２、Ｓ４及びＳ５はオフ（遮断）
している。テストプロセッサ１は、テスタ・バスにより
各ユニットに制御信号を与え、装置全体の制御を行う。
つまり制御部の動作を行う。パターン発生器２は、ＤＵ
Ｔ９に与える印加パターンとパターン比較器７に与える
期待値パターンとを生成する。タイミング発生器３は、
装置全体のテストタイミングをとるためにタイミングパ
ルス信号を発生して、パターン発生器２、波形整形器４
やパターン比較器７等に与え、テストのタイミングをと
る。
る。ファンクショナル試験時には、図２において、ドラ
イバ５とＤＵＴ９との間のスイッチＳ３はオン（接続）
し、スイッチＳ１、Ｓ２、Ｓ４及びＳ５はオフ（遮断）
している。テストプロセッサ１は、テスタ・バスにより
各ユニットに制御信号を与え、装置全体の制御を行う。
つまり制御部の動作を行う。パターン発生器２は、ＤＵ
Ｔ９に与える印加パターンとパターン比較器７に与える
期待値パターンとを生成する。タイミング発生器３は、
装置全体のテストタイミングをとるためにタイミングパ
ルス信号を発生して、パターン発生器２、波形整形器４
やパターン比較器７等に与え、テストのタイミングをと
る。
【０００４】波形整形器４は、パターン発生器２からの
印加パターン信号をテスト信号波形に整形しドライバ５
に与える。ドライバ５は、プログラマブルであるハイレ
ベルのＶｉＨ電源１０及びローレベルのＶｉＬ電源１１
からのリファレンス電圧を供給されて、ＤＵＴ９の各ピ
ンの規定電圧に適合する電圧のテスト信号にしてＤＵＴ
９に印加する。なお、ドライバ５には、図示していない
が、出力側にスイッチを設けてテスト信号の印加時には
オンし、応答信号を受けるときはオフしている。
印加パターン信号をテスト信号波形に整形しドライバ５
に与える。ドライバ５は、プログラマブルであるハイレ
ベルのＶｉＨ電源１０及びローレベルのＶｉＬ電源１１
からのリファレンス電圧を供給されて、ＤＵＴ９の各ピ
ンの規定電圧に適合する電圧のテスト信号にしてＤＵＴ
９に印加する。なお、ドライバ５には、図示していない
が、出力側にスイッチを設けてテスト信号の印加時には
オンし、応答信号を受けるときはオフしている。
【０００５】ＤＵＴ９からの応答信号は、コンパレータ
６で電圧比較される。コンパレータ６の比較電圧、つま
り、ＶＯＨ１２及びＶＯＬ１３の電源も所定の範囲で電
圧が可変できるプログラマブル電源である。また、コン
パレータ６は、図示していないが、入力側にスイッチを
設けてテスト信号の印加時にはオフし、応答信号を受け
るときはオンしている。コンパレータ６は、その比較結
果の論理信号をパターン比較器７に与える。
６で電圧比較される。コンパレータ６の比較電圧、つま
り、ＶＯＨ１２及びＶＯＬ１３の電源も所定の範囲で電
圧が可変できるプログラマブル電源である。また、コン
パレータ６は、図示していないが、入力側にスイッチを
設けてテスト信号の印加時にはオフし、応答信号を受け
るときはオンしている。コンパレータ６は、その比較結
果の論理信号をパターン比較器７に与える。
【０００６】パターン比較器７は、コンパレータ６から
の試験結果の論理パターンとパターン発生器２からの期
待値パターンとを論理比較して一致・不一致を検出し、
ＤＵＴ９の良否判定を行う。不良の場合にはフェイルメ
モリ８に情報を与え、パターン発生器２からの情報と共
に記憶させ、後に不良解析が行われる。
の試験結果の論理パターンとパターン発生器２からの期
待値パターンとを論理比較して一致・不一致を検出し、
ＤＵＴ９の良否判定を行う。不良の場合にはフェイルメ
モリ８に情報を与え、パターン発生器２からの情報と共
に記憶させ、後に不良解析が行われる。
【０００７】次に、ＤＣ試験について簡単に説明する。
ＤＵＴ９のＤＣ試験時には、図２において、ドライバ５
とＤＵＴ９との間のスイッチＳ３はオフにし、スイッチ
Ｓ４とＳ５はオンにしている。つまり、ＤＵＴ９はＤＣ
測定回路１５と接続される。電送路の１６はフォースラ
イン（Force Line）であり、１７はセンスライン（Sens
e Line）である。フォースライン１６はＤＣ測定回路１
５の定電流電源や定電圧電源からＤＵＴ９に実際の電流
が流れる電送路である。センスライン１７は出力電圧や
出力電流を検出するための電送路である。
ＤＵＴ９のＤＣ試験時には、図２において、ドライバ５
とＤＵＴ９との間のスイッチＳ３はオフにし、スイッチ
Ｓ４とＳ５はオンにしている。つまり、ＤＵＴ９はＤＣ
測定回路１５と接続される。電送路の１６はフォースラ
イン（Force Line）であり、１７はセンスライン（Sens
e Line）である。フォースライン１６はＤＣ測定回路１
５の定電流電源や定電圧電源からＤＵＴ９に実際の電流
が流れる電送路である。センスライン１７は出力電圧や
出力電流を検出するための電送路である。
【０００８】ＤＵＴ９のＤＣ試験時には、ＤＣ測定回路
１５からフォースライン１６を介して定電流もしくは定
電圧がＤＵＴ９の必要な端子に印加される。そのときの
各ＤＵＴ９端子の電圧もしくは電流がセンスライン１７
を介してＤＣ測定回路１５に電送され、それぞれ電圧測
定もしくは電流測定を行う。この測定値が許容範囲か否
かによって、良否が判定される。
１５からフォースライン１６を介して定電流もしくは定
電圧がＤＵＴ９の必要な端子に印加される。そのときの
各ＤＵＴ９端子の電圧もしくは電流がセンスライン１７
を介してＤＣ測定回路１５に電送され、それぞれ電圧測
定もしくは電流測定を行う。この測定値が許容範囲か否
かによって、良否が判定される。
【０００９】ところで半導体試験装置においては、試験
データを保証するために試験の事前あるいは必要なとき
に自己診断を行う自己診断機能を備えている。つまり、
上述した試験機能以外に自己診断機能・自己調整機能を
有している。そのために多くの部品が使用されている。
この自己診断には、ハード面でＤＵＴ９に印加するテス
ト信号がドライバ５より正しい電圧レベルで出力されて
いるか、ＤＵＴ９の出力信号測定するコンパレータ６が
正しく動作しているか等を、ＤＣ測定回路１５を用いて
自己診断し、自己調整している。
データを保証するために試験の事前あるいは必要なとき
に自己診断を行う自己診断機能を備えている。つまり、
上述した試験機能以外に自己診断機能・自己調整機能を
有している。そのために多くの部品が使用されている。
この自己診断には、ハード面でＤＵＴ９に印加するテス
ト信号がドライバ５より正しい電圧レベルで出力されて
いるか、ＤＵＴ９の出力信号測定するコンパレータ６が
正しく動作しているか等を、ＤＣ測定回路１５を用いて
自己診断し、自己調整している。
【００１０】この個々の測定ピンについての自己診断の
動作を説明する。例として、初めにドライバ５の出力電
圧が正しいか否かを診断する。そこでスイッチＳ３をオ
フにし、センスライン１７のスイッチＳ２をオンにし
て、基準電源ＶｉＨ１０もしくはＶｉＬ１１を変化させ
て出力したドライバ５の出力電圧、つまり、Ａ点の電圧
をＤＣ測定回路１５で測定して良否を判断する。コンパ
レータ６の自己診断は、Ａ点の電圧でコンパレータ６が
正しく反転するかを基準電源ＶＯＨ１２もしくはＶＯＬ
１３を変化させて判断する。
動作を説明する。例として、初めにドライバ５の出力電
圧が正しいか否かを診断する。そこでスイッチＳ３をオ
フにし、センスライン１７のスイッチＳ２をオンにし
て、基準電源ＶｉＨ１０もしくはＶｉＬ１１を変化させ
て出力したドライバ５の出力電圧、つまり、Ａ点の電圧
をＤＣ測定回路１５で測定して良否を判断する。コンパ
レータ６の自己診断は、Ａ点の電圧でコンパレータ６が
正しく反転するかを基準電源ＶＯＨ１２もしくはＶＯＬ
１３を変化させて判断する。
【００１１】上述したドライバ５やコンパレータ６等を
含むプリント基板を、ピンエレクトロニクス・ボード
（ Pin Electronics Board；以後、「ＰＥボード」とい
う）という。図３に、ＰＥボード２２の詳細図を示す。
ＰＥボード２２は、ピン・カード（Pin Card）ともい
う。ドライバ５やコンパレータ６等はＤＵＴ９の近くに
設けることが望ましく、このＰＥボード２２は、半導体
試験装置のテストヘッド２０の内部に組み込まれ、ＤＵ
Ｔ９のソケットが組み込まれたＤＵＴ測定用ボード２１
と隣接している。
含むプリント基板を、ピンエレクトロニクス・ボード
（ Pin Electronics Board；以後、「ＰＥボード」とい
う）という。図３に、ＰＥボード２２の詳細図を示す。
ＰＥボード２２は、ピン・カード（Pin Card）ともい
う。ドライバ５やコンパレータ６等はＤＵＴ９の近くに
設けることが望ましく、このＰＥボード２２は、半導体
試験装置のテストヘッド２０の内部に組み込まれ、ＤＵ
Ｔ９のソケットが組み込まれたＤＵＴ測定用ボード２１
と隣接している。
【００１２】図３に示すように、ＰＥボード２２には測
定ピンが数多く配置されている。例えば、４グループ程
度の複数の測定ピン構成グループに分割されており、そ
の１つの測定ピン構成グループを図３に示している。測
定ピン構成グループは、最小ピン構成グループであり、
その測定ピン数、測定ピンｉ（ｉ＝１〜ｎ）のｎ数は２
０前後である。そして測定ピン構成グループは、１本の
フォースライン１６及びセンスライン１７を用い、ＰＥ
ボード２２で分岐して順次に測定するように構成されて
いる。
定ピンが数多く配置されている。例えば、４グループ程
度の複数の測定ピン構成グループに分割されており、そ
の１つの測定ピン構成グループを図３に示している。測
定ピン構成グループは、最小ピン構成グループであり、
その測定ピン数、測定ピンｉ（ｉ＝１〜ｎ）のｎ数は２
０前後である。そして測定ピン構成グループは、１本の
フォースライン１６及びセンスライン１７を用い、ＰＥ
ボード２２で分岐して順次に測定するように構成されて
いる。
【００１３】そして、自己診断を行うために各測定ピン
ｉ毎にスイッチＳ１ｉ（ｉ＝１〜ｎ）及びスイッチＳ２
ｉ（ｉ＝１〜ｎ）を設けている。つまり、測定ピン構成
グループの測定ピンが２０ピンとすると、その２倍の４
０個のスイッチを自己診断用として必要としている。こ
こで、スイッチＳ１ｉやスイッチＳ２ｉは、オン・オフ
の動作であるので、通常、リレー（ Relay）を用いてい
る。そこで、以後、フォースライン１６に挿入されてい
るスイッチＳ１ｉをフォース・リレーＳ１ｉと言い、セ
ンスライン１７に挿入されているスイッチＳ２ｉをセン
ス・リレーＳ２ｉと言うことにする。
ｉ毎にスイッチＳ１ｉ（ｉ＝１〜ｎ）及びスイッチＳ２
ｉ（ｉ＝１〜ｎ）を設けている。つまり、測定ピン構成
グループの測定ピンが２０ピンとすると、その２倍の４
０個のスイッチを自己診断用として必要としている。こ
こで、スイッチＳ１ｉやスイッチＳ２ｉは、オン・オフ
の動作であるので、通常、リレー（ Relay）を用いてい
る。そこで、以後、フォースライン１６に挿入されてい
るスイッチＳ１ｉをフォース・リレーＳ１ｉと言い、セ
ンスライン１７に挿入されているスイッチＳ２ｉをセン
ス・リレーＳ２ｉと言うことにする。
【００１４】
【発明が解決しようとする課題】従来の半導体試験装置
でも、充分にＤＵＴ９の試験ができ、自己診断や自己調
整をすることができる。しかしながら、部品点数が多い
ということは、その分、基板上の部品専有面積が増大
し、そしてその部品に対する制御周辺回路も必要であ
り、更に制御信号ライン、信号ラインやガードライン等
のパターン占有率も上昇する。そして、その部品関連の
消費電力が発生し、その発熱による冷却の問題も生じて
くる。更に、部品点数が増大すると、ＭＴＢＦ（平均故
障間隔）も悪化してくる。
でも、充分にＤＵＴ９の試験ができ、自己診断や自己調
整をすることができる。しかしながら、部品点数が多い
ということは、その分、基板上の部品専有面積が増大
し、そしてその部品に対する制御周辺回路も必要であ
り、更に制御信号ライン、信号ラインやガードライン等
のパターン占有率も上昇する。そして、その部品関連の
消費電力が発生し、その発熱による冷却の問題も生じて
くる。更に、部品点数が増大すると、ＭＴＢＦ（平均故
障間隔）も悪化してくる。
【００１５】この発明は、自己診断機能回路のセンス・
リレーＳ２ｉの数量を大幅に削減して測定ピン構成グル
ープ毎に１つのセンス・リレーＳ２とする。先の例で、
ｎが２０であるとセンス・リレーＳ２ｉも２０個必要で
あったものが１つにでき、１９個のセンス・リレーを削
減することができる。１枚のＰＥボードに４組の測定ピ
ン構成グループがあるとすると、その４倍の７６個のセ
ンス・リレーが削減される。このように、回路構成や基
板上の回路専有面積を縮小化し、ＭＴＢＦの向上や制御
ソフトに関するプログラム開発を効率化して、上記の問
題点を解決する半導体試験装置を提供することにある。
リレーＳ２ｉの数量を大幅に削減して測定ピン構成グル
ープ毎に１つのセンス・リレーＳ２とする。先の例で、
ｎが２０であるとセンス・リレーＳ２ｉも２０個必要で
あったものが１つにでき、１９個のセンス・リレーを削
減することができる。１枚のＰＥボードに４組の測定ピ
ン構成グループがあるとすると、その４倍の７６個のセ
ンス・リレーが削減される。このように、回路構成や基
板上の回路専有面積を縮小化し、ＭＴＢＦの向上や制御
ソフトに関するプログラム開発を効率化して、上記の問
題点を解決する半導体試験装置を提供することにある。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、１つのセンス・リレーＳ２と各測定ピ
ンとの間の内部抵抗値をそれぞれ測定して記憶し、この
内部抵抗を流れる電流値と内部抵抗値との積を補正電圧
値とし、各測定ピンの電圧測定時にはセンス・リレーＳ
２での測定電圧値と補正電圧値の和もしくは差をその測
定ピンの電圧値とする。
に、この発明は、１つのセンス・リレーＳ２と各測定ピ
ンとの間の内部抵抗値をそれぞれ測定して記憶し、この
内部抵抗を流れる電流値と内部抵抗値との積を補正電圧
値とし、各測定ピンの電圧測定時にはセンス・リレーＳ
２での測定電圧値と補正電圧値の和もしくは差をその測
定ピンの電圧値とする。
【００１７】フォース・リレーＳ１ｉ及びセンス・リレ
ーＳ２には、どの種類のリレーを用いてもよい。例え
ば、メカタイプのリード・リレー（Lead Relay）や半導
体のフォトモスリレー（ Photo MOS Relay）等がある。
抵抗値の電流に対する直線性からみるとメカタイプがよ
いが、大きさによる基板上の専有面積の削減や故障率か
らみると半導体タイプが格段によく、フォトモスリレー
が最適である。この発明では、リレーを自己診断機能に
用いるのでフォトモスリレーを用いる。
ーＳ２には、どの種類のリレーを用いてもよい。例え
ば、メカタイプのリード・リレー（Lead Relay）や半導
体のフォトモスリレー（ Photo MOS Relay）等がある。
抵抗値の電流に対する直線性からみるとメカタイプがよ
いが、大きさによる基板上の専有面積の削減や故障率か
らみると半導体タイプが格段によく、フォトモスリレー
が最適である。この発明では、リレーを自己診断機能に
用いるのでフォトモスリレーを用いる。
【００１８】発明の構成について述べる。第１発明は基
本的な発明である。つまり、装置本体のＤＣ測定回路
から１対のフォースラインとセンスラインをテストヘッ
ドに配線してテストヘッドのピンエレクトロニクス・ボ
ードで分岐し、該１本のフォースラインで複数の測定ピ
ンにそれぞれのフォース・リレー（Ｓ１ｉ）を介して順
次に定電流が供給され、該測定ピンの電圧をそれぞれの
センス・リレー（Ｓ２ｉ）を介して該１本のセンスライ
ンでＤＣ測定回路に帰還させて電圧を順次に測定する測
定ピン構成グレープを複数有して、各測定ピンでの電圧
を自己診断する自己診断機能を有する半導体試験装置で
あって、上記それぞれのセンス・リレー（Ｓ２ｉ）に
換えて、上記フォースラインと上記センスラインとの間
に１つのセンス・リレー（Ｓ２）を設け、上記１つの
センス・リレー（Ｓ２）と各測定ピンとの間の内部抵抗
値を測定する内部抵抗値測定手段を設け、上記内部抵
抗値と上記フォースラインに流れる電流値との積の値を
補正電圧値とし、各測定ピンの電圧を測定するときに上
記１つのセンス・リレー（Ｓ２）の点での電圧値と上記
補正電圧値とを加減算する演算手段を設け、各測定ピ
ン毎に設けていたセンス・リレーを１つのセンス・リレ
ーに置き換えた自己診断機能を具備する半導体試験装置
である。
本的な発明である。つまり、装置本体のＤＣ測定回路
から１対のフォースラインとセンスラインをテストヘッ
ドに配線してテストヘッドのピンエレクトロニクス・ボ
ードで分岐し、該１本のフォースラインで複数の測定ピ
ンにそれぞれのフォース・リレー（Ｓ１ｉ）を介して順
次に定電流が供給され、該測定ピンの電圧をそれぞれの
センス・リレー（Ｓ２ｉ）を介して該１本のセンスライ
ンでＤＣ測定回路に帰還させて電圧を順次に測定する測
定ピン構成グレープを複数有して、各測定ピンでの電圧
を自己診断する自己診断機能を有する半導体試験装置で
あって、上記それぞれのセンス・リレー（Ｓ２ｉ）に
換えて、上記フォースラインと上記センスラインとの間
に１つのセンス・リレー（Ｓ２）を設け、上記１つの
センス・リレー（Ｓ２）と各測定ピンとの間の内部抵抗
値を測定する内部抵抗値測定手段を設け、上記内部抵
抗値と上記フォースラインに流れる電流値との積の値を
補正電圧値とし、各測定ピンの電圧を測定するときに上
記１つのセンス・リレー（Ｓ２）の点での電圧値と上記
補正電圧値とを加減算する演算手段を設け、各測定ピ
ン毎に設けていたセンス・リレーを１つのセンス・リレ
ーに置き換えた自己診断機能を具備する半導体試験装置
である。
【００１９】第２発明は、第１発明で用いるリレーはこ
の発明に最適であるフォトモスリレーであることを明記
したものである。つまり、第１発明で用いるフォース・
リレー（Ｓ１ｉ）及びセンス・リレー（Ｓ２）はフォト
モスリレー（ Photo MOS Relay）である半導体試験装置
である。
の発明に最適であるフォトモスリレーであることを明記
したものである。つまり、第１発明で用いるフォース・
リレー（Ｓ１ｉ）及びセンス・リレー（Ｓ２）はフォト
モスリレー（ Photo MOS Relay）である半導体試験装置
である。
【００２０】
【発明の実施の形態】発明の実施の形態を実施例に基づ
き図面を参照して説明する。図１に本発明の一実施例の
構成図を示す。従来の構成図である図３とに相違点は、
各測定ピンｉ（ｉ＝１〜ｎ）毎に有ったセンス・リレー
Ｓ２ｉ（ｉ＝１〜ｎ）を、１つのセンス・リレーＳ２に
置き換えたことにある。１つのセンス・リレーＳ２は、
フォースライン１６及びセンスライン１７を測定ピン構
成グループの各測定ピンｉに分岐する点で、フォースラ
イン１６とセンスライン１７との間に配置するのが望ま
しい。このセンス・リレーＳ２を配置した点をＢ点とす
る。
き図面を参照して説明する。図１に本発明の一実施例の
構成図を示す。従来の構成図である図３とに相違点は、
各測定ピンｉ（ｉ＝１〜ｎ）毎に有ったセンス・リレー
Ｓ２ｉ（ｉ＝１〜ｎ）を、１つのセンス・リレーＳ２に
置き換えたことにある。１つのセンス・リレーＳ２は、
フォースライン１６及びセンスライン１７を測定ピン構
成グループの各測定ピンｉに分岐する点で、フォースラ
イン１６とセンスライン１７との間に配置するのが望ま
しい。このセンス・リレーＳ２を配置した点をＢ点とす
る。
【００２１】図１において、例えば、フォース・リレー
Ｓ１１とセンス・リレーＳとをオンして電圧測定したＢ
点の電圧が測定ピン１のＡ点の電圧とは限らない。Ａ点
とＢ点との間に主にフォース・リレーＳ１１による内部
抵抗があり、電位差が生じ、正確な測定が行えないので
ある。そこで、この内部抵抗値を測定して補正電圧値を
求め、この補正電圧値と測定したＢ点の電圧値とを加算
もしくは減算してＡ点の正しい電圧値を求める。ここ
で、加算する場合はフォースライン１６の電流がＡ点か
らＢ点方向に流れるときであり、減算する場合はフォー
スライン１６の電流がＢ点からＡ点方向に流れるときで
ある。
Ｓ１１とセンス・リレーＳとをオンして電圧測定したＢ
点の電圧が測定ピン１のＡ点の電圧とは限らない。Ａ点
とＢ点との間に主にフォース・リレーＳ１１による内部
抵抗があり、電位差が生じ、正確な測定が行えないので
ある。そこで、この内部抵抗値を測定して補正電圧値を
求め、この補正電圧値と測定したＢ点の電圧値とを加算
もしくは減算してＡ点の正しい電圧値を求める。ここ
で、加算する場合はフォースライン１６の電流がＡ点か
らＢ点方向に流れるときであり、減算する場合はフォー
スライン１６の電流がＢ点からＡ点方向に流れるときで
ある。
【００２２】内部抵抗値を求めるには、フォースライン
１６に定電流を流し、Ｂ点の電圧をセンスライン１７を
介してＤＣ測定回路１５で測定し、Ａ点の電位をコンパ
レータ６で測定し、Ａ点の電圧とＢ点の電圧の差を定電
流値で除算して求める。Ａ点の電圧は、コンパレータ６
の基準電源ＶＯＨ１２もしくはＶＯＬ１３を変化させて
出力信号が反転するときの基準電源の電圧である。
１６に定電流を流し、Ｂ点の電圧をセンスライン１７を
介してＤＣ測定回路１５で測定し、Ａ点の電位をコンパ
レータ６で測定し、Ａ点の電圧とＢ点の電圧の差を定電
流値で除算して求める。Ａ点の電圧は、コンパレータ６
の基準電源ＶＯＨ１２もしくはＶＯＬ１３を変化させて
出力信号が反転するときの基準電源の電圧である。
【００２３】フォース・リレーＳ１ｉが、例えばメカタ
イプのリード・リレーであるとすると受動素子であるの
で、抵抗値は電流に対して線形である。よって１種類の
定電流の測定で求まる。定電流として１mAを流し、その
ときのＤＣ測定回路１５で測定したＢ点の電圧をＶDC1m
A とし、コンパレータ６で測定したＡ点の電圧をＶCP1m
A とすると、内部抵抗Ｒ１は、 Ｒ１＝（ＶCP1mA−ＶDC1mA）／１mA となる。
イプのリード・リレーであるとすると受動素子であるの
で、抵抗値は電流に対して線形である。よって１種類の
定電流の測定で求まる。定電流として１mAを流し、その
ときのＤＣ測定回路１５で測定したＢ点の電圧をＶDC1m
A とし、コンパレータ６で測定したＡ点の電圧をＶCP1m
A とすると、内部抵抗Ｒ１は、 Ｒ１＝（ＶCP1mA−ＶDC1mA）／１mA となる。
【００２４】フォース・リレーＳ１ｉが、例えば半導体
タイプのフォトモスリレーであるとするとアクティブ素
子であるので、抵抗値は電流に対して線形でなくなる。
そこで２種類の定電流の測定で求める。定電流として１
μA 及び２０mAとを流し、そのときのＤＣ測定回路１５
で測定したＢ点の電圧をＶDC1μA及びＶDC20mAとし、コ
ンパレータ６で測定したＡ点の電圧をＶCP1μA及びＶCP
20mAとすると、内部抵抗Ｒ２は近似的に、 Ｒ２＝{(ＶCP20mA−ＶDC20mA)−(ＶCP1μA−ＶDC1μA)}
／(２０mA−１μA) となる。自己診断機能に用いるので、この値で充分であ
る。
タイプのフォトモスリレーであるとするとアクティブ素
子であるので、抵抗値は電流に対して線形でなくなる。
そこで２種類の定電流の測定で求める。定電流として１
μA 及び２０mAとを流し、そのときのＤＣ測定回路１５
で測定したＢ点の電圧をＶDC1μA及びＶDC20mAとし、コ
ンパレータ６で測定したＡ点の電圧をＶCP1μA及びＶCP
20mAとすると、内部抵抗Ｒ２は近似的に、 Ｒ２＝{(ＶCP20mA−ＶDC20mA)−(ＶCP1μA−ＶDC1μA)}
／(２０mA−１μA) となる。自己診断機能に用いるので、この値で充分であ
る。
【００２５】この内部抵抗を求める手段を内部抵抗値測
定手段という。自己診断では、演算手段でこの内部抵抗
値を用いて補正電圧値を求め、各測定ピン、つまりＡ点
の電圧値を測定するときには１つのセンス・リレーＳ２
の点、つまりＢ点の電圧値に補正電圧値を加減算して求
める。
定手段という。自己診断では、演算手段でこの内部抵抗
値を用いて補正電圧値を求め、各測定ピン、つまりＡ点
の電圧値を測定するときには１つのセンス・リレーＳ２
の点、つまりＢ点の電圧値に補正電圧値を加減算して求
める。
【００２６】この発明の目的の１つは、回路構成や回路
の専有面積を縮小化してより集積度を高めて小型化し、
更にＭＴＢＦを向上させることである。よって、フォー
ス・リレーＳ１ｉやセンス・リレーＳには、フォトモス
リレーを用いるのが最適である。
の専有面積を縮小化してより集積度を高めて小型化し、
更にＭＴＢＦを向上させることである。よって、フォー
ス・リレーＳ１ｉやセンス・リレーＳには、フォトモス
リレーを用いるのが最適である。
【００２７】
【発明の効果】以上詳細に説明したように、この発明
は、自己診断用のセンス・リレーを大幅に削減した半導
体試験装置である。よって、リレー及びリレー制御用周
辺回路を簡素化することができ、ＭＴＢＦが向上した。
また、自己診断機能及び自己調整機能プログラムのリレ
ー制御プログラムが簡素化されてプログラム開発が効率
化した。
は、自己診断用のセンス・リレーを大幅に削減した半導
体試験装置である。よって、リレー及びリレー制御用周
辺回路を簡素化することができ、ＭＴＢＦが向上した。
また、自己診断機能及び自己調整機能プログラムのリレ
ー制御プログラムが簡素化されてプログラム開発が効率
化した。
【００２８】また、回路設計面積が縮小化し、消費電力
も削減され、消費電力による熱の発生を押さえて冷却効
率が向上した。更に、部品点数の削減によりコストが削
減された。このように、種々の効果が発生し、実用に際
し、その技術的効果や経済的効果は大である。
も削減され、消費電力による熱の発生を押さえて冷却効
率が向上した。更に、部品点数の削減によりコストが削
減された。このように、種々の効果が発生し、実用に際
し、その技術的効果や経済的効果は大である。
【図１】本発明の一実施例の構成図である。
【図２】半導体試験装置の基本的な構成図である。
【図３】従来技術の構成図である。
１ テストプロセッサ ２ パターン発生器 ３ タイミング発生器 ４ 波形整形器 ５ ドライバ ６ コンパレータ ８ フェイルメモリ ９ 被試験デバイス（ＤＵＴ） １０ ＶｉＨ電源 １１ ＶｉＬ電源 １２ ＶＯＨ電源 １３ ＶＯＬ電源 １５ ＤＣ測定回路 １６ フォースライン（ Force Line） １７ センスライン（ Sense Line） ２０ テストヘッド（ Test Head） ２１ ＤＵＴ測定用ボード ２２ ピンエレクトロニクス・ボード（ＰＥボード） Ｓ１、Ｓ１ｉ（ｉ＝１〜ｎ） フォース・リレー（ F
orce Relay） Ｓ２、Ｓ２ｉ（ｉ＝１〜ｎ） センス・リレー（ Sen
se Relay）
orce Relay） Ｓ２、Ｓ２ｉ（ｉ＝１〜ｎ） センス・リレー（ Sen
se Relay）
Claims (2)
- 【請求項１】 装置本体のＤＣ測定回路から１対のフォ
ースラインとセンスラインをテストヘッドに配線してテ
ストヘッドのピンエレクトロニクス・ボードで分岐し、
該１本のフォースラインで複数の測定ピンにそれぞれの
フォース・リレーを介して順次に定電流が供給され、該
測定ピンの電圧をそれぞれのセンス・リレーを介して該
１本のセンスラインでＤＣ測定回路に帰還させて電圧を
順次に測定する測定ピン構成グレープを複数有して、各
測定ピンでの電圧を自己診断する自己診断機能を有する
半導体試験装置において、 上記それぞれのセンス・リレーに換えて、上記フォース
ラインと上記センスラインとの間に１つのセンス・リレ
ーを設け、 上記１つのセンス・リレーと各測定ピンとの間の内部抵
抗値を測定する内部抵抗値測定手段を設け、 上記内部抵抗値と上記フォースラインに流れる電流値と
の積の値を補正電圧値とし、各測定ピンの電圧を測定す
るときに上記１つのセンス・リレー点での電圧値と上記
補正電圧値とを加減算する演算手段を設け、 各測定ピン毎に設けていたセンス・リレーを１つのセン
ス・リレーに置き換えた自己診断機能を具備することを
特徴とする半導体試験装置。 - 【請求項２】 フォース・リレー及びセンス・リレーは
フォトモスリレー（Photo MOS Relay）であることを特
徴とする請求項１記載の半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000285245A JP2002090414A (ja) | 2000-09-14 | 2000-09-14 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000285245A JP2002090414A (ja) | 2000-09-14 | 2000-09-14 | 半導体試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002090414A true JP2002090414A (ja) | 2002-03-27 |
Family
ID=18769347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000285245A Withdrawn JP2002090414A (ja) | 2000-09-14 | 2000-09-14 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002090414A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347373A (ja) * | 2002-05-24 | 2003-12-05 | Agilent Technol Inc | ウエハ上の回路を試験するシステム及び方法 |
| JP2008203073A (ja) * | 2007-02-20 | 2008-09-04 | Yokogawa Electric Corp | 半導体試験装置 |
| JP2010216921A (ja) * | 2009-03-16 | 2010-09-30 | Advantest Corp | 試験装置およびキャリブレーション方法 |
-
2000
- 2000-09-14 JP JP2000285245A patent/JP2002090414A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347373A (ja) * | 2002-05-24 | 2003-12-05 | Agilent Technol Inc | ウエハ上の回路を試験するシステム及び方法 |
| JP2008203073A (ja) * | 2007-02-20 | 2008-09-04 | Yokogawa Electric Corp | 半導体試験装置 |
| JP2010216921A (ja) * | 2009-03-16 | 2010-09-30 | Advantest Corp | 試験装置およびキャリブレーション方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6487700B1 (en) | Semiconductor device simulating apparatus and semiconductor test program debugging apparatus using it | |
| US4907230A (en) | Apparatus and method for testing printed circuit boards and their components | |
| US6756804B2 (en) | Semiconductor integrated circuit device | |
| US6879174B2 (en) | Testing method and testing device for semiconductor integrated circuits | |
| KR20010098552A (ko) | 반도체 테스트 시스템을 위한 글리치 검출 | |
| US7317324B2 (en) | Semiconductor integrated circuit testing device and method | |
| US6173426B1 (en) | Method of locating faults in LSI | |
| US5043655A (en) | Current sensing buffer for digital signal line testing | |
| US11422201B1 (en) | Devices and methods for voltage supply monitoring | |
| US7202688B2 (en) | Output buffer circuit having signal path used for testing and integrated circuit and test method including the same | |
| JP2002090414A (ja) | 半導体試験装置 | |
| US20010028256A1 (en) | Diagnostic apparatus for electronics circuit and diagnostic method using same | |
| JP2008527322A (ja) | 回路配置並びにその検査および／または診断方法 | |
| US7321482B2 (en) | Sub-circuit voltage manipulation | |
| JP2002174674A (ja) | 半導体試験装置及びその予防保守方法 | |
| JPS5883282A (ja) | 電子的アセンブリのテスト方法および装置 | |
| JP3104739B2 (ja) | Ｌｓｉの不良解析に用いるｌｓｉテスター | |
| JP2000088914A (ja) | 半導体集積回路装置の試験方法 | |
| JP2001147254A (ja) | 半導体集積回路のテスト装置とそのテスト方法 | |
| JP3372488B2 (ja) | 半導体ｃｍｏｓ集積回路の試験装置 | |
| JP2003107135A (ja) | バーンイン装置 | |
| EP0622735A1 (en) | Tie-up and tie-down circuits with a primary input for testability improvement of logic networks | |
| JPH06160487A (ja) | Ｃｍｏｓ型集積回路のテストパターンおよび試験方法，テストパターンの作成方法 | |
| Ding | DC Parametric Test and IDDQ Test Using Advantest T2000 ATE | |
| JPH0377081A (ja) | Ｌｓｉの試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071204 |