JPH06160487A - Ｃｍｏｓ型集積回路のテストパターンおよび試験方法，テストパターンの作成方法 - Google Patents
Ｃｍｏｓ型集積回路のテストパターンおよび試験方法，テストパターンの作成方法Info
- Publication number
- JPH06160487A JPH06160487A JP4329915A JP32991592A JPH06160487A JP H06160487 A JPH06160487 A JP H06160487A JP 4329915 A JP4329915 A JP 4329915A JP 32991592 A JP32991592 A JP 32991592A JP H06160487 A JPH06160487 A JP H06160487A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- test pattern
- pattern
- current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 電源電流として直流電流が流れるサイクルを
有するＣＭＯＳ型集積回路の電源リーク電流の選別，電
源リーク電流の検出を可能にする。 【構成】 テストパターンの中に各テストサイクルで直
流の電源電流が流れるか否かの情報もリーク電流期待値
パターンとして組み込む構成とする。そして、集積回路
試験装置１２を用い前記テストパターンを実行し、この
とき流れる電源電流ＩDDが試験験装置内の比較回路１３
を用いてある決められたリーク電流の値を越えるか否か
を比較する。この比較結果はリーク検出信号１４として
集積回路試験装置１２に入力される。この信号１４は集
積回路試験装置１２によりテストパターンの中のリーク
電流期待値パターンと比較される。このようにして集積
回路試験装置は直流の電源電流が流れないサイクルで、
決められたリーク電流値を越えた場合にリーク電流不良
と判定することができる。
有するＣＭＯＳ型集積回路の電源リーク電流の選別，電
源リーク電流の検出を可能にする。 【構成】 テストパターンの中に各テストサイクルで直
流の電源電流が流れるか否かの情報もリーク電流期待値
パターンとして組み込む構成とする。そして、集積回路
試験装置１２を用い前記テストパターンを実行し、この
とき流れる電源電流ＩDDが試験験装置内の比較回路１３
を用いてある決められたリーク電流の値を越えるか否か
を比較する。この比較結果はリーク検出信号１４として
集積回路試験装置１２に入力される。この信号１４は集
積回路試験装置１２によりテストパターンの中のリーク
電流期待値パターンと比較される。このようにして集積
回路試験装置は直流の電源電流が流れないサイクルで、
決められたリーク電流値を越えた場合にリーク電流不良
と判定することができる。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＭＯＳ型集積回路に
流れる電源リーク電流を評価するためのテストパターン
および電源リーク電流の試験方法，テストパターンの作
成方法に関するものである。
流れる電源リーク電流を評価するためのテストパターン
および電源リーク電流の試験方法，テストパターンの作
成方法に関するものである。
【０００２】
【従来の技術】ＣＭＯＳ型集積回路で大きな電源リーク
電流が流れる場合は信頼性上問題となるため、選別する
必要がある。ところが集積回路内部にリーク電流が流れ
るリークパスが内在していても、そのリークパスにリー
ク電流が流れないかぎり電源リークとして検出すること
はできない。このような集積回路に入力パターンを入力
し、内部回路の状態を変化させると、そのリークパスに
電圧が印加された時点で電源リーク電流の増加が検出で
きる。
電流が流れる場合は信頼性上問題となるため、選別する
必要がある。ところが集積回路内部にリーク電流が流れ
るリークパスが内在していても、そのリークパスにリー
ク電流が流れないかぎり電源リークとして検出すること
はできない。このような集積回路に入力パターンを入力
し、内部回路の状態を変化させると、そのリークパスに
電圧が印加された時点で電源リーク電流の増加が検出で
きる。
【０００３】このようにして入力パターンの各サイクル
毎に電源リーク電流を測定あるいは設定レベルを越えた
かどうかを判定すれば、信頼性上問題となるリークパス
を含むか否かを判別できる。さらに、判定レベルを越え
た時点で入力パターンをホールド状態にすれば、リーク
電流が流れる状態を保持することができ、各種のリーク
の原因解析に利用できる。なお、ＣＭＯＳ型集積回路が
スイッチング動作した場合にスイッチング電流が流れる
ため、スイッチング完了後に上記の電源リーク電流の測
定あるいは判定を行う必要がある。ところが、ＣＭＯＳ
型集積回路で以上のようなリーク選別，リーク解析がで
きるのは、電源電流として直流的電源電流が流れないＣ
ＭＯＳ集積回路の場合である。
毎に電源リーク電流を測定あるいは設定レベルを越えた
かどうかを判定すれば、信頼性上問題となるリークパス
を含むか否かを判別できる。さらに、判定レベルを越え
た時点で入力パターンをホールド状態にすれば、リーク
電流が流れる状態を保持することができ、各種のリーク
の原因解析に利用できる。なお、ＣＭＯＳ型集積回路が
スイッチング動作した場合にスイッチング電流が流れる
ため、スイッチング完了後に上記の電源リーク電流の測
定あるいは判定を行う必要がある。ところが、ＣＭＯＳ
型集積回路で以上のようなリーク選別，リーク解析がで
きるのは、電源電流として直流的電源電流が流れないＣ
ＭＯＳ集積回路の場合である。
【０００４】一方、ＣＭＯＳ型メモリ集積回路あるいは
メモリを搭載したＣＭＯＳ型集積回路ではメモリ読出し
のサイクルで直流的な電源電流が流れる。このような集
積回路において、先に述べたリークの選別を行なおうと
すると、入力パターンの各サイクル毎にリーク電流が流
れたり、直流電流が流れたりするため、リークの選別，
リーク電流の解析ができなくなる。
メモリを搭載したＣＭＯＳ型集積回路ではメモリ読出し
のサイクルで直流的な電源電流が流れる。このような集
積回路において、先に述べたリークの選別を行なおうと
すると、入力パターンの各サイクル毎にリーク電流が流
れたり、直流電流が流れたりするため、リークの選別，
リーク電流の解析ができなくなる。
【０００５】
【発明が解決しようとする課題】以上のように、従来の
電源リーク電流を選別するためのテストパターンでは電
源電流として直流電流が流れるサイクルを有するＣＭＯ
Ｓ型集積回路に適用できなかった。当然、適用できるテ
ストパターンがなく、また電源リーク電流の試験方法，
テストパターンの作成方法も明らかにされていなかっ
た。
電源リーク電流を選別するためのテストパターンでは電
源電流として直流電流が流れるサイクルを有するＣＭＯ
Ｓ型集積回路に適用できなかった。当然、適用できるテ
ストパターンがなく、また電源リーク電流の試験方法，
テストパターンの作成方法も明らかにされていなかっ
た。
【０００６】本発明は以上の点に鑑みてなされたもので
あり、その目的は、直流の電源電流が流れるサイクルで
は電源リーク電流の判定をしないようにしたテストパタ
ーンおよび電源リーク判定を行うための試験方法，電源
リーク電流判定を行うためのテストパターンの作成方法
を提供することにある。
あり、その目的は、直流の電源電流が流れるサイクルで
は電源リーク電流の判定をしないようにしたテストパタ
ーンおよび電源リーク判定を行うための試験方法，電源
リーク電流判定を行うためのテストパターンの作成方法
を提供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め本発明は、電源リーク電流を評価するためのテストパ
ターンにそのテストパターンの各サイクルで直流の電源
電流が流れるか否かの情報を組み込み、このテストパタ
ーン実行時に直流の電源電流が流れるサイクルでは電源
リーク電流が設定レベルを越えたどうかの判定をしない
ようにしたものである。
め本発明は、電源リーク電流を評価するためのテストパ
ターンにそのテストパターンの各サイクルで直流の電源
電流が流れるか否かの情報を組み込み、このテストパタ
ーン実行時に直流の電源電流が流れるサイクルでは電源
リーク電流が設定レベルを越えたどうかの判定をしない
ようにしたものである。
【０００８】さらに本発明は、テストパターンの作成を
容易にするため、集積回路試験装置にて電源リーク電流
評価用のテストパターンを実行する際に、テストパター
ンの各サイクルにおいて直流の電源電流が判定レベルを
越えたか否かを判定し、その判定の情報を試験装置に入
力して、テストパターンの実行終了後、試験装置に入力
された前記判定情報をテストパターンの中にリーク検出
用の期待値パターンとして組み込むことができるように
したものである。
容易にするため、集積回路試験装置にて電源リーク電流
評価用のテストパターンを実行する際に、テストパター
ンの各サイクルにおいて直流の電源電流が判定レベルを
越えたか否かを判定し、その判定の情報を試験装置に入
力して、テストパターンの実行終了後、試験装置に入力
された前記判定情報をテストパターンの中にリーク検出
用の期待値パターンとして組み込むことができるように
したものである。
【０００９】
【作用】したがって本発明においては、テストパターン
の各サイクルで直流の電源電流が流れるか否かの情報を
テストパターンに組み込むことにより、上記の電源リー
ク電流の測定あるいは判定方法を、直流の電源電流が流
れるサイクルを有するＣＭＯＳ型集積回路に適用でき
る。
の各サイクルで直流の電源電流が流れるか否かの情報を
テストパターンに組み込むことにより、上記の電源リー
ク電流の測定あるいは判定方法を、直流の電源電流が流
れるサイクルを有するＣＭＯＳ型集積回路に適用でき
る。
【００１０】すなわち、集積回路試験装置を用いてテス
トパターンを実行する際、そのとき流れる電源電流が集
積回路試験装置に付加した比較回路を用いてある決めら
れたリーク電流の値を越えるか否かを比較する。そし
て、この比較結果はリーク検出信号として集積回路試験
装置に入力される。このリーク検出信号は集積回路試験
装置によりテストパターンの中のリーク電流期待値パタ
ーンと比較される。このようにして集積回路試験装置は
直流の電源電流が流れないサイクルで、決められたリー
ク電流値を越えた場合にリーク電流不良と判定する。
トパターンを実行する際、そのとき流れる電源電流が集
積回路試験装置に付加した比較回路を用いてある決めら
れたリーク電流の値を越えるか否かを比較する。そし
て、この比較結果はリーク検出信号として集積回路試験
装置に入力される。このリーク検出信号は集積回路試験
装置によりテストパターンの中のリーク電流期待値パタ
ーンと比較される。このようにして集積回路試験装置は
直流の電源電流が流れないサイクルで、決められたリー
ク電流値を越えた場合にリーク電流不良と判定する。
【００１１】
【実施例】次に本発明の実施例を説明するまえに、本発
明の概要について説明する。一般にＣＭＯＳ型集積回路
では、大きな電源リーク電流が流れる場合は信頼性上問
題となるため、選別する必要がある。直流の電源電流が
流れないＣＭＯＳ集積回路では先に説明したように、テ
ストパターンを入力しパターンの各サイクル毎に電源リ
ーク電流を測定あるいは設定レベルを越えたかどうかを
判定すれば、信頼性上問題となるリークパスを含むか否
かを判別できる。さらに、判定レベルを越えた時点で入
力パターンをホールド状態にすれば、リーク電流が流れ
る状態を保持することができ、各種のリークの原因解析
に利用できる。なお、ＣＭＯＳ集積回路がスイッチング
動作した場合にスイッチング電流が流れるため、スイッ
チング完了後に上記の電源リーク電流の測定あるいは判
定を行う必要がある。
明の概要について説明する。一般にＣＭＯＳ型集積回路
では、大きな電源リーク電流が流れる場合は信頼性上問
題となるため、選別する必要がある。直流の電源電流が
流れないＣＭＯＳ集積回路では先に説明したように、テ
ストパターンを入力しパターンの各サイクル毎に電源リ
ーク電流を測定あるいは設定レベルを越えたかどうかを
判定すれば、信頼性上問題となるリークパスを含むか否
かを判別できる。さらに、判定レベルを越えた時点で入
力パターンをホールド状態にすれば、リーク電流が流れ
る状態を保持することができ、各種のリークの原因解析
に利用できる。なお、ＣＭＯＳ集積回路がスイッチング
動作した場合にスイッチング電流が流れるため、スイッ
チング完了後に上記の電源リーク電流の測定あるいは判
定を行う必要がある。
【００１２】一方、ＣＭＯＳ型メモリ集積回路あるいは
メモリを搭載したＣＭＯＳ型集積回路ではメモリ読出し
時に直流的な電源電流が流れる。このように直流の電源
電流が流れる集積回路について、先に述べたリークの選
別を行なおうとすると、入力パターンの各サイクル毎に
リーク電流が流れたり、直流の電源電流が流れたりする
ためリークの選別，リーク電流の解析ができなくなる。
メモリを搭載したＣＭＯＳ型集積回路ではメモリ読出し
時に直流的な電源電流が流れる。このように直流の電源
電流が流れる集積回路について、先に述べたリークの選
別を行なおうとすると、入力パターンの各サイクル毎に
リーク電流が流れたり、直流の電源電流が流れたりする
ためリークの選別，リーク電流の解析ができなくなる。
【００１３】本発明は以上の点に着目して、直流の電源
電流が流れるサイクルを有するＣＭＯＳ型集積回路に上
記の電源リーク電流の測定あるいは判定方法を適用する
ため、その集積回路を評価するためのテストパターンの
中に各テストサイクルで直流の電源電流が流れるか否か
の情報も組み込む構成としたものである。
電流が流れるサイクルを有するＣＭＯＳ型集積回路に上
記の電源リーク電流の測定あるいは判定方法を適用する
ため、その集積回路を評価するためのテストパターンの
中に各テストサイクルで直流の電源電流が流れるか否か
の情報も組み込む構成としたものである。
【００１４】そして、このテストパターンを用いた電源
リークの試験方法は本発明では次のような方法で行う。
すなわち、集積回路試験装置を用いて上記のテストパタ
ーンを実行し、このとき流れる電源電流が集積回路試験
装置に付加した比較回路を用いてある決められたリーク
電流の値を越えるか否かを比較する。そして、この比較
結果はリーク検出信号として集積回路試験装置に入力さ
れる。このリーク検出信号は集積回路試験装置によりテ
ストパターンの中のリーク電流期待値パターンと比較さ
れる。このようにして集積回路試験装置は直流の電源電
流が流れないサイクルで、決められたリーク電流値を越
えた場合にリーク電流不良と判定することができる。
リークの試験方法は本発明では次のような方法で行う。
すなわち、集積回路試験装置を用いて上記のテストパタ
ーンを実行し、このとき流れる電源電流が集積回路試験
装置に付加した比較回路を用いてある決められたリーク
電流の値を越えるか否かを比較する。そして、この比較
結果はリーク検出信号として集積回路試験装置に入力さ
れる。このリーク検出信号は集積回路試験装置によりテ
ストパターンの中のリーク電流期待値パターンと比較さ
れる。このようにして集積回路試験装置は直流の電源電
流が流れないサイクルで、決められたリーク電流値を越
えた場合にリーク電流不良と判定することができる。
【００１５】また、上記のテストパターンの作成方法は
種々考えられるが、効率的に作成するため本発明では次
のような方法を用いた。集積回路試験装置を用いて、直
流の電源電流が流れるＣＭＯＳ型集積回路において電源
リーク電流評価用のテストパターンを実行し、テストパ
ターンの各サイクルにおいて直流の電源電流が判定レベ
ルを越えたか否かを判定する。このとき、前記判定の情
報を前記試験装置に入力し、テストパターンの実行終了
後、試験装置に入力された前記判定情報を前記テストパ
ターンの中に組み込むことによりテストパターンを作成
することができる。
種々考えられるが、効率的に作成するため本発明では次
のような方法を用いた。集積回路試験装置を用いて、直
流の電源電流が流れるＣＭＯＳ型集積回路において電源
リーク電流評価用のテストパターンを実行し、テストパ
ターンの各サイクルにおいて直流の電源電流が判定レベ
ルを越えたか否かを判定する。このとき、前記判定の情
報を前記試験装置に入力し、テストパターンの実行終了
後、試験装置に入力された前記判定情報を前記テストパ
ターンの中に組み込むことによりテストパターンを作成
することができる。
【００１６】以下実施例により本発明を詳細に説明す
る。 実施例１ 図１に、本発明によるＣＭＯＳ型集積回路用テストパタ
ーンの一例を示す。このテストパターンは、入力パター
ンＴａとリーク電流期待値パターンＴｂからなる。そし
て、入力パターンＴａはＣＭＯＳ型集積回路の入力端子
に印加するパターンであり、機能試験パターンの中の入
力パターンあるいはリーク電流検出用に作成したパター
ンを使用する。また、リーク電流期待値パターンＴｂは
ＣＭＯＳ型集積回路に流れる電源電流をディジタル的に
比較するためのパターンで、図１では集積回路に直流電
流が流れる場合はＬ（論理レベルロー）で、流れない場
合はＨ（論理レベルハイ）である。
る。 実施例１ 図１に、本発明によるＣＭＯＳ型集積回路用テストパタ
ーンの一例を示す。このテストパターンは、入力パター
ンＴａとリーク電流期待値パターンＴｂからなる。そし
て、入力パターンＴａはＣＭＯＳ型集積回路の入力端子
に印加するパターンであり、機能試験パターンの中の入
力パターンあるいはリーク電流検出用に作成したパター
ンを使用する。また、リーク電流期待値パターンＴｂは
ＣＭＯＳ型集積回路に流れる電源電流をディジタル的に
比較するためのパターンで、図１では集積回路に直流電
流が流れる場合はＬ（論理レベルロー）で、流れない場
合はＨ（論理レベルハイ）である。
【００１７】ここで、集積回路の内部論理状態により直
流電流が流れたり流れなかったりするサイクルがある。
このような場合はリーク電流期待値パターンはＸとす
る。このＸは判定をしないという意味である。なお、直
流電流が流れる場合もＸとしても問題はない。リーク電
流期待値パターンは、電源リーク電流をディジタル的に
比較するためのパターンで、集積回路試験装置に付加し
たリーク電流比較回路の出力であるリーク検出信号と比
較するときのパターンである。
流電流が流れたり流れなかったりするサイクルがある。
このような場合はリーク電流期待値パターンはＸとす
る。このＸは判定をしないという意味である。なお、直
流電流が流れる場合もＸとしても問題はない。リーク電
流期待値パターンは、電源リーク電流をディジタル的に
比較するためのパターンで、集積回路試験装置に付加し
たリーク電流比較回路の出力であるリーク検出信号と比
較するときのパターンである。
【００１８】図１の例ではテストパターンアドレスつま
りＡＤ１とＡＤ２がＸで、ＡＤ３とＡＤ６がＬで、他は
Ｈである。このためＡＤ１とＡＤ２は電流判定をせず、
ＡＤ３とＡＤ６は直流電流が流れることを判定し、他の
アドレスはリーク電流が流れるか否かを判定する。例え
ば上記リーク電流比較回路がリークを検出した場合と直
流電源電流が流れる場合は、リーク検出信号としてＬを
出力し、リークを検出しない場合はＨを出力する。集積
回路試験装置はリーク電流期待値パターンとリーク検出
信号とを比較し、一致しなければリーク電流が流れたと
判定する。
りＡＤ１とＡＤ２がＸで、ＡＤ３とＡＤ６がＬで、他は
Ｈである。このためＡＤ１とＡＤ２は電流判定をせず、
ＡＤ３とＡＤ６は直流電流が流れることを判定し、他の
アドレスはリーク電流が流れるか否かを判定する。例え
ば上記リーク電流比較回路がリークを検出した場合と直
流電源電流が流れる場合は、リーク検出信号としてＬを
出力し、リークを検出しない場合はＨを出力する。集積
回路試験装置はリーク電流期待値パターンとリーク検出
信号とを比較し、一致しなければリーク電流が流れたと
判定する。
【００１９】実施例２ 図２および図３は本発明によるテストパターンの使用方
法を説明するための図である。図２はテストパターンを
実行する試験回路である。被測定対象となるＣＭＯＳ型
集積回路１１には集積回路試験装置１２から電源電圧，
入力パターンが印加される。比較回路１３はリークを検
出する回路であり、その出力としてのリーク検出信号１
４が集積回路試験装置１２に入力されている。ＣＭＯＳ
型集積回路１１に印加される入力パターンは、図１のテ
ストパターンの中の入力パターンであり、これが集積回
路試験装置１２から出力される。比較回路１３の出力で
あるリーク検出信号１４は集積回路試験装置１２に入力
され、図１のリーク電流期待値パターンと一致するかど
うか照合される。図１のリーク電流期待値パターンがＨ
のサイクルでリーク検出信号１４がＬになると、両者が
一致しないため、集積回路試験装置１２はリーク不良と
判定する。なお、図２中符号１１1 〜１１ｎはＣＭＯＳ
型集積回路１１の入力端子、１１Vはその電源端子を示
す。
法を説明するための図である。図２はテストパターンを
実行する試験回路である。被測定対象となるＣＭＯＳ型
集積回路１１には集積回路試験装置１２から電源電圧，
入力パターンが印加される。比較回路１３はリークを検
出する回路であり、その出力としてのリーク検出信号１
４が集積回路試験装置１２に入力されている。ＣＭＯＳ
型集積回路１１に印加される入力パターンは、図１のテ
ストパターンの中の入力パターンであり、これが集積回
路試験装置１２から出力される。比較回路１３の出力で
あるリーク検出信号１４は集積回路試験装置１２に入力
され、図１のリーク電流期待値パターンと一致するかど
うか照合される。図１のリーク電流期待値パターンがＨ
のサイクルでリーク検出信号１４がＬになると、両者が
一致しないため、集積回路試験装置１２はリーク不良と
判定する。なお、図２中符号１１1 〜１１ｎはＣＭＯＳ
型集積回路１１の入力端子、１１Vはその電源端子を示
す。
【００２０】つぎにリーク電流検出回路の動作を説明す
る。ここで、ＣＭＯＳ型集積回路１１の電源電圧ＶDDは
集積回路試験装置１２からＲ3 の抵抗を通してＣＭＯＳ
型集積回路１２に印加される。このＲ3は電流検出用の
抵抗である。抵抗Ｒ3に流れる電源電流をＩDD，集積回
路試験装置１２から出力される電源電圧をＶDD0 ，集積
回路１１に印加される電源電圧をＶDDとするとＶDDは次
式になる。
る。ここで、ＣＭＯＳ型集積回路１１の電源電圧ＶDDは
集積回路試験装置１２からＲ3 の抵抗を通してＣＭＯＳ
型集積回路１２に印加される。このＲ3は電流検出用の
抵抗である。抵抗Ｒ3に流れる電源電流をＩDD，集積回
路試験装置１２から出力される電源電圧をＶDD0 ，集積
回路１１に印加される電源電圧をＶDDとするとＶDDは次
式になる。
【００２１】 ＶDD＝ＶDD0−ＩDD ・ Ｒ3 ・・・・・(1) そして、抵抗Ｒ1と抵抗Ｒ2で分圧された比較電圧ＶREF
は次式になる。 ＶREF＝（ＶDD0／（Ｒ1＋Ｒ2））・ Ｒ2 ・・・・・(2)
は次式になる。 ＶREF＝（ＶDD0／（Ｒ1＋Ｒ2））・ Ｒ2 ・・・・・(2)
【００２２】比較回路１３ではＶDDとＶREFが比較さ
れ、その出力は以下のようになる。 ＶDD＞ＶREF なら比較回路出力はＨ ＶDD＜ＶREF なら比較回路出力はＬ
れ、その出力は以下のようになる。 ＶDD＞ＶREF なら比較回路出力はＨ ＶDD＜ＶREF なら比較回路出力はＬ
【００２３】電源電流ＩDDが１０μＡ以上でＬ、１０μ
Ａ以下でＨになるように設定する場合の各定数の一例と
して、 Ｒ1＝１０Ω，Ｒ2＝５ＫΩ，Ｒ3＝１ＫΩ，ＶDD0＝５．
０Ｖ とすれば(2)式より、ＶREF＝４．９９０Ｖとなる。ＩDD
＝１０μＡのときのＶDDは(1)式より、ＶREFと同じ４．
９９０Ｖとなる。このため電源電流ＩDDの値により比較
回路１３の出力は以下のようになる。
Ａ以下でＨになるように設定する場合の各定数の一例と
して、 Ｒ1＝１０Ω，Ｒ2＝５ＫΩ，Ｒ3＝１ＫΩ，ＶDD0＝５．
０Ｖ とすれば(2)式より、ＶREF＝４．９９０Ｖとなる。ＩDD
＝１０μＡのときのＶDDは(1)式より、ＶREFと同じ４．
９９０Ｖとなる。このため電源電流ＩDDの値により比較
回路１３の出力は以下のようになる。
【００２４】ＩDD＞１０μＡ では ＶDD＜ＶREF，比
較回路の出力Ｌ ＩDD＜１０μＡ では ＶDD＞ＶREF，比較回路の出力
Ｈ
較回路の出力Ｌ ＩDD＜１０μＡ では ＶDD＞ＶREF，比較回路の出力
Ｈ
【００２５】図３(a)〜(c)に、それぞれ電源電流ＩDD，
リーク検出信号，ストローブ信号の波形の一例を示す。
このＩDD波形は各サイクルで必ずスイッチング電流が短
い時間流れる。スイッチング電流が流れる時間帯を除い
た各サイクルでは、リーク電流が流れる場合、直流電流
が流れる場合、リーク電流が流れない場合に分けられる
（同図(a) ）。ストローブ信号は、集積回路試験装置が
リーク検出信号とリーク電流期待値パターンとを比較す
るときのタイミングを指定する信号である（同図
(c)）。
リーク検出信号，ストローブ信号の波形の一例を示す。
このＩDD波形は各サイクルで必ずスイッチング電流が短
い時間流れる。スイッチング電流が流れる時間帯を除い
た各サイクルでは、リーク電流が流れる場合、直流電流
が流れる場合、リーク電流が流れない場合に分けられる
（同図(a) ）。ストローブ信号は、集積回路試験装置が
リーク検出信号とリーク電流期待値パターンとを比較す
るときのタイミングを指定する信号である（同図
(c)）。
【００２６】図３の例では、ストローブ信号がＨのとき
に比較を実行する。スイッチング電流が流れる場合は比
較回路１３の出力がＬとなるため（同図(b) ）、スイッ
チング電流が流れる可能性のある時間帯にこのストロー
ブを設定してはならない。なお、本実施例におけるＩDD
の電流に対応する比較回路１３出力の論理レベルを表１
に示す。なお、表１中比較器出力のＬ* はスイッチング
時に一時的にＬとなることを表わす。
に比較を実行する。スイッチング電流が流れる場合は比
較回路１３の出力がＬとなるため（同図(b) ）、スイッ
チング電流が流れる可能性のある時間帯にこのストロー
ブを設定してはならない。なお、本実施例におけるＩDD
の電流に対応する比較回路１３出力の論理レベルを表１
に示す。なお、表１中比較器出力のＬ* はスイッチング
時に一時的にＬとなることを表わす。
【００２７】
【表１】
【００２８】ところで、直流の電源電流あるいはスイッ
チング電流が非常に大きい場合は、電流検出抵抗Ｒ3 に
よる電圧降下が大きくなり、ＶDDが大幅に低下すること
が問題になる場合がある。このような場合は、図５に示
すような回路で対処できる。図５(a)は簡易型の回路で
あり、電流検出抵抗Ｒ3にダイオード２０を付加しただ
けである。この回路の最大電圧降下はダイオード２０の
順方向電圧になる。
チング電流が非常に大きい場合は、電流検出抵抗Ｒ3 に
よる電圧降下が大きくなり、ＶDDが大幅に低下すること
が問題になる場合がある。このような場合は、図５に示
すような回路で対処できる。図５(a)は簡易型の回路で
あり、電流検出抵抗Ｒ3にダイオード２０を付加しただ
けである。この回路の最大電圧降下はダイオード２０の
順方向電圧になる。
【００２９】図５(b)は電圧降下を同図(a)より低くでき
る回路であり、インバータ２１，トランジスタ２２およ
び２３等から構成される。図５(b) の電圧降下防止パタ
ーンＴｃは、テストパターンの中に入力パターンとして
組み込み、集積回路試験装置１２から出力する。そのパ
ターンは次のようにして作成する。図１のリーク電流期
待値パターンを複写して入力パターンとして同パターン
の中に組み込む。この組み込んだパターンの中のＸのみ
をＬに変更する。これで電圧降下防止パターンを含むテ
ストパターンは完成である。この電圧降下防止パターン
の波形はＣＭＯＳ型集積回路がスイッチングする可能性
のある時間帯は常にＬとする。
る回路であり、インバータ２１，トランジスタ２２およ
び２３等から構成される。図５(b) の電圧降下防止パタ
ーンＴｃは、テストパターンの中に入力パターンとして
組み込み、集積回路試験装置１２から出力する。そのパ
ターンは次のようにして作成する。図１のリーク電流期
待値パターンを複写して入力パターンとして同パターン
の中に組み込む。この組み込んだパターンの中のＸのみ
をＬに変更する。これで電圧降下防止パターンを含むテ
ストパターンは完成である。この電圧降下防止パターン
の波形はＣＭＯＳ型集積回路がスイッチングする可能性
のある時間帯は常にＬとする。
【００３０】スイッチング電流が流れる場合、直流の電
源電流が流れる場合および集積回路の内部論路状態によ
り直流の電源電流が流れたり流れなっかたりする場合
は、電圧降下防止パターンＴｃがＬであるため、その期
間は図５(b) のトランジスタ２４がＯＮ状態となり電圧
降下を防止できる。このトランジスタ２４のコレクタ−
エミッタ間の飽和電圧は非常に低いため、測定上全く問
題のないレベルまで電圧降下を小さくできる。リーク電
流を検出する場合のみトランジスタ２４がＯＦＦ状態と
なる。このように本発明においては、テストパターンの
各サイクルで直流の電源電流が流れるか否かの情報を含
むテストパターンを使用することにより、ＣＭＯＳ集積
回路の電源リーク電流を検出することができる。
源電流が流れる場合および集積回路の内部論路状態によ
り直流の電源電流が流れたり流れなっかたりする場合
は、電圧降下防止パターンＴｃがＬであるため、その期
間は図５(b) のトランジスタ２４がＯＮ状態となり電圧
降下を防止できる。このトランジスタ２４のコレクタ−
エミッタ間の飽和電圧は非常に低いため、測定上全く問
題のないレベルまで電圧降下を小さくできる。リーク電
流を検出する場合のみトランジスタ２４がＯＦＦ状態と
なる。このように本発明においては、テストパターンの
各サイクルで直流の電源電流が流れるか否かの情報を含
むテストパターンを使用することにより、ＣＭＯＳ集積
回路の電源リーク電流を検出することができる。
【００３１】実施例３ 次に、本発明によるテストパターンの作成方法を図２，
図４を参照して説明する。この実施例の基本的な考え方
は図２の試験回路を使用してテストパターンの各サイク
ルで直流の電源電流が流れるか否かを検出し、その情報
で図１の中のリーク電流期待値パターンを作成すること
である。直流電源電流はリーク電流と比較して非常に大
きい。例えば直流電源電流として２０ｍＡ程度流れる場
合には、電流ばらつきを考慮して１０ｍＡ以上流れれば
直流電流が流れるサイクルと判定し、それ以下ならリー
ク電流が流れるサイクルと判定できる。
図４を参照して説明する。この実施例の基本的な考え方
は図２の試験回路を使用してテストパターンの各サイク
ルで直流の電源電流が流れるか否かを検出し、その情報
で図１の中のリーク電流期待値パターンを作成すること
である。直流電源電流はリーク電流と比較して非常に大
きい。例えば直流電源電流として２０ｍＡ程度流れる場
合には、電流ばらつきを考慮して１０ｍＡ以上流れれば
直流電流が流れるサイクルと判定し、それ以下ならリー
ク電流が流れるサイクルと判定できる。
【００３２】一例として図２の電流検出抵抗Ｒ3 の値を
１Ωにし、他の各定数をリーク検出の場合に一例として
設定した定数と同じにすれば、ＩDD＞１０ｍＡのときに
比較回路１３の出力がＬになり、ＩDD＜１０ｍＡのとき
に比較回路１３の出力がＨになる。この比較回路１３の
出力は直流電流信号として集積回路試験装置１２に送ら
れる。このとき使用するテストパターンは図１の中のリ
ーク電流期待値パターンはすべてＨにしておく。リーク
検出信号は集積回路試験装置１２によって図１のリーク
電流期待値パターンと比較される。なお、判定する検出
信号と期待値パターンはリークではないが、ここではそ
れぞれリーク検出信号，リーク電流期待値パターンと呼
ぶことにする。直流電流が１０ｍＡ以上流れた場合はリ
ーク検出信号はＬとなり、リーク電流期待値パターンと
一致しないため集積回路試験装置はエラーと判断する。
１Ωにし、他の各定数をリーク検出の場合に一例として
設定した定数と同じにすれば、ＩDD＞１０ｍＡのときに
比較回路１３の出力がＬになり、ＩDD＜１０ｍＡのとき
に比較回路１３の出力がＨになる。この比較回路１３の
出力は直流電流信号として集積回路試験装置１２に送ら
れる。このとき使用するテストパターンは図１の中のリ
ーク電流期待値パターンはすべてＨにしておく。リーク
検出信号は集積回路試験装置１２によって図１のリーク
電流期待値パターンと比較される。なお、判定する検出
信号と期待値パターンはリークではないが、ここではそ
れぞれリーク検出信号，リーク電流期待値パターンと呼
ぶことにする。直流電流が１０ｍＡ以上流れた場合はリ
ーク検出信号はＬとなり、リーク電流期待値パターンと
一致しないため集積回路試験装置はエラーと判断する。
【００３３】図４(a)〜(c)に、それぞれ上記ＩDD，リー
ク検出信号，ストローブ信号の波形の例を示す。全テス
トパターンの実行終了後に、図１のリーク電流期待値パ
ターンとして、エラーを生じたサイクルをＬあるいはＸ
とし、その他はＨとすれば図１のテストパターンが作成
できる。さらにＣＭＯＳ型集積回路によっては内部の論
理状態により直流電流が流れたり流れなかったりするサ
イクルがある。このようなサイクルはＸとする。
ク検出信号，ストローブ信号の波形の例を示す。全テス
トパターンの実行終了後に、図１のリーク電流期待値パ
ターンとして、エラーを生じたサイクルをＬあるいはＸ
とし、その他はＨとすれば図１のテストパターンが作成
できる。さらにＣＭＯＳ型集積回路によっては内部の論
理状態により直流電流が流れたり流れなかったりするサ
イクルがある。このようなサイクルはＸとする。
【００３４】以上の方法でテストパターンを作成する際
に注意することは、各サイクルにおいて１０ｍＡ以上の
リーク電流が流れない良品のＣＭＯＳ型集積回路を用い
ることである。なお、リーク検出信号をリーク電流期待
値パターンと比較する際の比較のタイミングを指定する
ストローブ信号はスイッチング電流が流れない時間帯に
設定する必要がある。
に注意することは、各サイクルにおいて１０ｍＡ以上の
リーク電流が流れない良品のＣＭＯＳ型集積回路を用い
ることである。なお、リーク検出信号をリーク電流期待
値パターンと比較する際の比較のタイミングを指定する
ストローブ信号はスイッチング電流が流れない時間帯に
設定する必要がある。
【００３５】
【発明の効果】以上説明したように本発明によれば、電
源リーク電流を評価するためのテストパターンにおいて
テストパターンの各サイクルで直流の電源電流が流れる
か否かの情報を前記テストパターンに組み込み、このテ
ストパターン実行時に直流の電源電流が流れるサイクル
では電源リーク電流が設定レベルを越えたどうかの判定
をしないようにしたので、直流の電源電流が流れるサイ
クルを有するＣＭＯＳ型集積回路について集積回路の内
部の状態を変化させて、電源リーク電流の選別，電源リ
ーク電流の検出を実施することが可能となる。
源リーク電流を評価するためのテストパターンにおいて
テストパターンの各サイクルで直流の電源電流が流れる
か否かの情報を前記テストパターンに組み込み、このテ
ストパターン実行時に直流の電源電流が流れるサイクル
では電源リーク電流が設定レベルを越えたどうかの判定
をしないようにしたので、直流の電源電流が流れるサイ
クルを有するＣＭＯＳ型集積回路について集積回路の内
部の状態を変化させて、電源リーク電流の選別，電源リ
ーク電流の検出を実施することが可能となる。
【図１】本発明によるＣＭＯＳ型集積回路用テストパタ
ーンの一例を示す図である。
ーンの一例を示す図である。
【図２】本発明の一実施例による電源リーク電流評価用
のテストパターンを実行する試験回路，および電源リー
ク電流評価用のテストパターンを作成するための回路を
示す図である。
のテストパターンを実行する試験回路，および電源リー
ク電流評価用のテストパターンを作成するための回路を
示す図である。
【図３】図２の実施例の動作を説明するための電源電流
ＩDD，リーク検出信号，ストローブ信号の波形の例を示
す図である。
ＩDD，リーク検出信号，ストローブ信号の波形の例を示
す図である。
【図４】本発明の他の実施例の動作を説明するための電
源電流ＩDD，リーク検出信号，ストローブ信号の波形の
例を示す図である。
源電流ＩDD，リーク検出信号，ストローブ信号の波形の
例を示す図である。
【図５】図２の実施例において直流電源電流あるいはス
イッチング電流が非常に大きい場合に電流検出抵抗によ
る電圧降下を防止する回路を示す図である。
イッチング電流が非常に大きい場合に電流検出抵抗によ
る電圧降下を防止する回路を示す図である。
１１ ＣＭＯＳ型集積回路 １２ 集積回路試験装置 １３ 比較回路 １４ リーク検出信号 ＶDD0 集積回路試験装置から出力されるＣＭＯＳ型集
積回路用の電源電圧 ＶDD ＣＭＯＳ型集積回路に印加される電源電圧 ＩDD ＣＭＯＳ型集積回路に流れる電源電流 Ｒ1，Ｒ2 電源電流比較用の電圧ＶREFを発生させる抵
抗 Ｒ3 電源電流検出用の抵抗 ＶREF 電源電流比較用の電圧
積回路用の電源電圧 ＶDD ＣＭＯＳ型集積回路に印加される電源電圧 ＩDD ＣＭＯＳ型集積回路に流れる電源電流 Ｒ1，Ｒ2 電源電流比較用の電圧ＶREFを発生させる抵
抗 Ｒ3 電源電流検出用の抵抗 ＶREF 電源電流比較用の電圧
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/66 Ｗ 7377−4Ｍ Ｚ 7377−4Ｍ
Claims (3)
- 【請求項１】 ＣＭＯＳ型集積回路を評価するためのテ
ストパターンにおいて、テストパターンの各サイクルで
直流の電源電流が流れるか否かの情報も前記テストパタ
ーンに組み込むことを特徴とするＣＭＯＳ型集積回路の
テストパターン。 - 【請求項２】 ＣＭＯＳ型集積回路でテストパターンを
実行中にテストパターンの各サイクルにおける電源リー
ク電流が設定レベルを越えたかどうかを判定する場合に
おいて、前記テストパターンとして、テストパターンの
各サイクルにおいてＣＭＯＳ型集積回路に直流の電源電
流が流れるか否かの情報を含んだテストパターンを使用
し、前記直流の電源電流が流れないサイクルにおいて前
記電源リーク電流が設定レベルを越えたかどうかを判定
することを特徴とするＣＭＯＳ型集積回路の試験方法。 - 【請求項３】 集積回路試験装置を用いて、直流の電源
電流が流れるサイクルを有するＣＭＯＳ型集積回路にお
いてテストパターンを実行し、テストパターンの各サイ
クルにおいて直流の電源電流が判定レベルを越えたか否
かを判定し、前記判定の情報を前記試験装置に入力し
て、テストパターンの実行終了後、前記試験装置に入力
された前記判定情報を前記テストパターンの中にリーク
検出用の期待値パターンとして組み込むことを特徴とす
るＣＭＯＳ型集積回路用テストパターンの作成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4329915A JPH06160487A (ja) | 1992-11-17 | 1992-11-17 | Ｃｍｏｓ型集積回路のテストパターンおよび試験方法，テストパターンの作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4329915A JPH06160487A (ja) | 1992-11-17 | 1992-11-17 | Ｃｍｏｓ型集積回路のテストパターンおよび試験方法，テストパターンの作成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06160487A true JPH06160487A (ja) | 1994-06-07 |
Family
ID=18226690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4329915A Pending JPH06160487A (ja) | 1992-11-17 | 1992-11-17 | Ｃｍｏｓ型集積回路のテストパターンおよび試験方法，テストパターンの作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06160487A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999027375A1 (fr) * | 1997-11-20 | 1999-06-03 | Advantest Corporation | Dispositif de test de circuits integres |
| US5949798A (en) * | 1996-02-06 | 1999-09-07 | Nec Corporation | Integrated circuit fault testing system based on power spectrum analysis of power supply current |
| US6119250A (en) * | 1996-05-07 | 2000-09-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit |
| US7609079B2 (en) * | 2006-03-02 | 2009-10-27 | Dialog Semiconductor Gmbh | Probeless DC testing of CMOS I/O circuits |
-
1992
- 1992-11-17 JP JP4329915A patent/JPH06160487A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5949798A (en) * | 1996-02-06 | 1999-09-07 | Nec Corporation | Integrated circuit fault testing system based on power spectrum analysis of power supply current |
| US6119250A (en) * | 1996-05-07 | 2000-09-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit |
| WO1999027375A1 (fr) * | 1997-11-20 | 1999-06-03 | Advantest Corporation | Dispositif de test de circuits integres |
| US6323668B1 (en) | 1997-11-20 | 2001-11-27 | Advantest Corporation | IC testing device |
| GB2338311B (en) * | 1997-11-20 | 2002-04-17 | Advantest Corp | IC testing apparatus |
| US7609079B2 (en) * | 2006-03-02 | 2009-10-27 | Dialog Semiconductor Gmbh | Probeless DC testing of CMOS I/O circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736862A (en) | System for detecting faults in connections between integrated circuits and circuit board traces | |
| JP3816975B2 (ja) | 製造欠陥分析装置 | |
| JP2001318130A (ja) | 半導体テストシステム | |
| JPH0954140A (ja) | 半導体集積回路のテスト方法および装置 | |
| JP2000206176A (ja) | バ―イン装置 | |
| US6031386A (en) | Apparatus and method for defect testing of integrated circuits | |
| EP0439922B1 (en) | Integrated circuit transfer test device system utilizing lateral transistors | |
| JPH06160487A (ja) | Ｃｍｏｓ型集積回路のテストパターンおよび試験方法，テストパターンの作成方法 | |
| JP4259692B2 (ja) | 回路基板検査装置 | |
| JPH11142471A (ja) | バーンイン試験方法及びバーンイン試験装置 | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| JPH09264921A (ja) | Ｌｓｉの電源電流テスト方法 | |
| JP3372488B2 (ja) | 半導体ｃｍｏｓ集積回路の試験装置 | |
| US4686462A (en) | Fast recovery power supply | |
| JPH0132953B2 (ja) | ||
| JPH05232176A (ja) | 導通試験装置 | |
| JPS63147666A (ja) | サ−マルヘツド基板の検査装置 | |
| JPH11271398A (ja) | 半導体集積回路検査装置及びその故障検出方法 | |
| US5841965A (en) | System and method for automatically determining test point for DC parametric test | |
| JP3396109B2 (ja) | Ｄｃテストポイント自動決定装置及び方法 | |
| JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
| JP3186555B2 (ja) | 集積回路装置と基板との接続テスト装置および接続テスト方法 | |
| JPH10288650A (ja) | 半導体集積回路 | |
| JP2606208Y2 (ja) | ワイヤーハーネス試験装置 | |
| JPH0377345A (ja) | 半導体測定装置 |