JPH0132953B2 - - Google Patents
Info
- Publication number
- JPH0132953B2 JPH0132953B2 JP56151033A JP15103381A JPH0132953B2 JP H0132953 B2 JPH0132953 B2 JP H0132953B2 JP 56151033 A JP56151033 A JP 56151033A JP 15103381 A JP15103381 A JP 15103381A JP H0132953 B2 JPH0132953 B2 JP H0132953B2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- voltage
- under test
- section
- tester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 2
- 238000005259 measurement Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、ICテスタにおいて被試験ICの逆差
し状態を自動的にチエツクすることが可能なよう
にしたIC試験方式に関する。
し状態を自動的にチエツクすることが可能なよう
にしたIC試験方式に関する。
一般に、ICの諸特性を測定する場合、自動IC
テスタを使用し、被試験ICを所定のソケツト部
に順次挿入して、直流特性、交流特性等を自動測
定し、測定終了後、正常ICと不良ICとを選別し
てそれぞれ別のソータに投入するようにしてい
る。
テスタを使用し、被試験ICを所定のソケツト部
に順次挿入して、直流特性、交流特性等を自動測
定し、測定終了後、正常ICと不良ICとを選別し
てそれぞれ別のソータに投入するようにしてい
る。
ところで、従来の測定方式によると、ICが逆
向きにセツトされた場合、ICのVCC端子とGND
端子間に加えられる電圧が逆向きになり、当該
ICに大電流が流れ、場合によつては当該ICが破
壊されるケースが生じていた。これは、元々IC
はその構造上、第１図に破線で示される如き寄生
ダイオードがVCC端子とGND端子間に形成され
るようになつており、逆向きに電流を流すとこの
寄生ダイオードの順方向特性により大電流が流れ
るためである。
向きにセツトされた場合、ICのVCC端子とGND
端子間に加えられる電圧が逆向きになり、当該
ICに大電流が流れ、場合によつては当該ICが破
壊されるケースが生じていた。これは、元々IC
はその構造上、第１図に破線で示される如き寄生
ダイオードがVCC端子とGND端子間に形成され
るようになつており、逆向きに電流を流すとこの
寄生ダイオードの順方向特性により大電流が流れ
るためである。
本発明は上記問題点を解決し、ICテスタに被
試験ICが逆向きにセツトされても、本来のテス
ト項目の実施に入る前にこれを検出するように
し、被試験ICの破壊を防止することを目的とし、
そしてそのため本発明は、ICの諸特性を自動的
に試験するICテスタにおいて、被試験ICが挿入
されたVCC端子とGND端子間に所定の微少な定
電流を極性を変えて交互に流すとともに、該定電
流を流したときのVCC端子とGND端子間の電圧
を測定し、該測定電圧が所定の設定値よりも小な
るとき当該被試験ICが逆差し状態にあると判定
することを特徴とする。
試験ICが逆向きにセツトされても、本来のテス
ト項目の実施に入る前にこれを検出するように
し、被試験ICの破壊を防止することを目的とし、
そしてそのため本発明は、ICの諸特性を自動的
に試験するICテスタにおいて、被試験ICが挿入
されたVCC端子とGND端子間に所定の微少な定
電流を極性を変えて交互に流すとともに、該定電
流を流したときのVCC端子とGND端子間の電圧
を測定し、該測定電圧が所定の設定値よりも小な
るとき当該被試験ICが逆差し状態にあると判定
することを特徴とする。
以下本発明を図面により説明する。
第２図は本発明の動作原理を説明するための図
であり、ICの内部構成を示しているものである。
であり、ICの内部構成を示しているものである。
被試験ICが正しい方向でセツトされた場合に
は、VCCに正電位が加えられ、GNDは接地電位
となる。このとき被試験IC内を流れる電流はIF1
の如き経路をたどり、少なくとも１段分のダイオ
ードおよび抵抗を流れることになる。
は、VCCに正電位が加えられ、GNDは接地電位
となる。このとき被試験IC内を流れる電流はIF1
の如き経路をたどり、少なくとも１段分のダイオ
ードおよび抵抗を流れることになる。
一方、被試験ICが逆向きにセツトされた場合
には、VCCが接地電位、GNDが正電位となる。
には、VCCが接地電位、GNDが正電位となる。
したがつて、このとき被試験IC内を流れる電
流は図示の如く寄生ダイオード１段分を流れる
IF1である。
流は図示の如く寄生ダイオード１段分を流れる
IF1である。
そこで、IF1＝IF2となる如く、微少な定電流を
ICテスタ側から流すと、それによつて生じる
VCC―GND間の端子電圧は異なる値をとること
になる。つまり、正しい方向にセツトしたときの
方が高い電圧を示すことになる。これは、IF1が
ダイオード２段分あるいはダイオード１段分＋抵
抗分の経路をとるのに対し、IF2はダイオード１
段分を通るのみであるからである。
ICテスタ側から流すと、それによつて生じる
VCC―GND間の端子電圧は異なる値をとること
になる。つまり、正しい方向にセツトしたときの
方が高い電圧を示すことになる。これは、IF1が
ダイオード２段分あるいはダイオード１段分＋抵
抗分の経路をとるのに対し、IF2はダイオード１
段分を通るのみであるからである。
第３図は本発明による実施例の要部ブロツク図
であり、図中、１はICテスタ、２は被試験IC、
３は定電流源回路、４は電圧測定部、５は定電流
源制御部、６は設定値回路部、７は比較部、８は
プログラム制御部である。
であり、図中、１はICテスタ、２は被試験IC、
３は定電流源回路、４は電圧測定部、５は定電流
源制御部、６は設定値回路部、７は比較部、８は
プログラム制御部である。
第３図において試験動作は以下のようにして行
なわれる。まず、プログラム制御部８は設定回路
部６に所定の電圧値、例えば0.7Vの情報をセツ
トしておく。つぎに、プログラム制御部８は、定
電流源制御部５に所定の微少な定電流を順方向に
流すよう指示する。定電流源制御部５は、この指
示を受けて、定電流源回路３から微少定電流、例
えば0.1mAを順方向に流すよう制御を行なう。そ
してこのとき電圧測定部４は、ICテスタ１内の
VCC―GND端子間の電圧を測定してその電圧値
情報を比較部７に送出する。比較部７では、設定
値回路部６に前もつてセツトされている電圧値情
報と、電圧測定部４から送出されてきた電圧値情
報との大小関係を比較して、その結果をプログラ
ム制御部８へ報告する。
なわれる。まず、プログラム制御部８は設定回路
部６に所定の電圧値、例えば0.7Vの情報をセツ
トしておく。つぎに、プログラム制御部８は、定
電流源制御部５に所定の微少な定電流を順方向に
流すよう指示する。定電流源制御部５は、この指
示を受けて、定電流源回路３から微少定電流、例
えば0.1mAを順方向に流すよう制御を行なう。そ
してこのとき電圧測定部４は、ICテスタ１内の
VCC―GND端子間の電圧を測定してその電圧値
情報を比較部７に送出する。比較部７では、設定
値回路部６に前もつてセツトされている電圧値情
報と、電圧測定部４から送出されてきた電圧値情
報との大小関係を比較して、その結果をプログラ
ム制御部８へ報告する。
次に、プログラム制御部８は定電流源制御部５
に上記所定の微少定電流を逆方向に流すよう指示
する。定電流源制御部５は、この指示を受けて、
定電流源回路３から上記と同一の0.1mAを逆方向
に流すよう制御を行なう。そして、電圧測定部４
は、上記と同様に、ICテスタ１内のVCC―GND
端子間の電圧を測定してその電圧値情報を比較部
７に送出する。比較部７では上記と同様に、設定
値回路部６にセツトされている電圧値情報と電圧
測定部４から送出されてきた電圧値情報との大小
関係を比較してその結果をプログラム制御部８へ
報告する。
に上記所定の微少定電流を逆方向に流すよう指示
する。定電流源制御部５は、この指示を受けて、
定電流源回路３から上記と同一の0.1mAを逆方向
に流すよう制御を行なう。そして、電圧測定部４
は、上記と同様に、ICテスタ１内のVCC―GND
端子間の電圧を測定してその電圧値情報を比較部
７に送出する。比較部７では上記と同様に、設定
値回路部６にセツトされている電圧値情報と電圧
測定部４から送出されてきた電圧値情報との大小
関係を比較してその結果をプログラム制御部８へ
報告する。
プログラム制御部８では、微少定電流を順方向
に流したときと、逆方向に流したときとの、比較
部７からの比較結果にもとづいて、当該被試験
ICが正常にセツトされているか、または逆差し
状態にセツトされているかを判定する。
に流したときと、逆方向に流したときとの、比較
部７からの比較結果にもとづいて、当該被試験
ICが正常にセツトされているか、または逆差し
状態にセツトされているかを判定する。
実施例においては0.1mAの定電流を順方向に流
したときVCC―GND間は約0.8Vの値を示し、逆
方向に流したとき約0.5Vの値を示すので、被試
験ICが逆差し状態にあるとき、比較部７は測定
電圧が設定値よりも小なることをプログラム制御
部８に通知する。プログラム制御部８は、この通
知により、当該被試験ICが逆差し状態にあるも
のと判定処理を行ない、以後、当該被試験ICに
ついての通常の各種試験項目の実施を行なわず、
当該被試験ICを所定のソータに投入するよう図
示しない機構制御部へ指示する。一方上記測定電
圧が設定値よりも大であるときはプログラム制御
部８は、所定の手順にしたがつて、各種試験項目
の実施を行なつてゆく。
したときVCC―GND間は約0.8Vの値を示し、逆
方向に流したとき約0.5Vの値を示すので、被試
験ICが逆差し状態にあるとき、比較部７は測定
電圧が設定値よりも小なることをプログラム制御
部８に通知する。プログラム制御部８は、この通
知により、当該被試験ICが逆差し状態にあるも
のと判定処理を行ない、以後、当該被試験ICに
ついての通常の各種試験項目の実施を行なわず、
当該被試験ICを所定のソータに投入するよう図
示しない機構制御部へ指示する。一方上記測定電
圧が設定値よりも大であるときはプログラム制御
部８は、所定の手順にしたがつて、各種試験項目
の実施を行なつてゆく。
以上説明したように本発明によれば、ICテス
タにおいて通常の試験動作に入る前に、被試験
ICの逆差し状態をチエツクし、逆差し状態の被
試験ICを試験対象から除外することが可能とな
るため、逆差しにもとづく被試験ICの破壊を防
止することができる。
タにおいて通常の試験動作に入る前に、被試験
ICの逆差し状態をチエツクし、逆差し状態の被
試験ICを試験対象から除外することが可能とな
るため、逆差しにもとづく被試験ICの破壊を防
止することができる。
第１図はICの寄生ダイオードを示す図、第２
図は本発明の動作原理を説明するための図、第３
図は本発明による実施例の要部ブロツク図であ
る。 第３図において、１はICテスタ、２は被試験
IC、３は定電流源回路、４は電圧測定部、６は
設定値回路部、７は比較部、８はプログラム制御
部である。
図は本発明の動作原理を説明するための図、第３
図は本発明による実施例の要部ブロツク図であ
る。 第３図において、１はICテスタ、２は被試験
IC、３は定電流源回路、４は電圧測定部、６は
設定値回路部、７は比較部、８はプログラム制御
部である。
Claims (1)
- １ ICの諸特性を自動的に試験するICテスタに
おいて、被試験ICが挿入されたVCC端子とGND
端子間に所定の微少な定電流を極性を変えて交互
に流すとともに、該定電流を流したときのVCC
端子とGND端子間の電圧を測定し、該測定電圧
が所定の設定値よりも小なるとき当該被試験IC
が逆差し状態にあると判定することを特徴とする
ICテスタにおけるIC逆差しチエツク方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151033A JPS5852581A (ja) | 1981-09-24 | 1981-09-24 | Ｉｃテスタにおけるｉｃ逆差しチェック方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151033A JPS5852581A (ja) | 1981-09-24 | 1981-09-24 | Ｉｃテスタにおけるｉｃ逆差しチェック方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5852581A JPS5852581A (ja) | 1983-03-28 |
| JPH0132953B2 true JPH0132953B2 (ja) | 1989-07-11 |
Family
ID=15509828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56151033A Granted JPS5852581A (ja) | 1981-09-24 | 1981-09-24 | Ｉｃテスタにおけるｉｃ逆差しチェック方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5852581A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4764925A (en) * | 1984-06-14 | 1988-08-16 | Fairchild Camera & Instrument | Method and apparatus for testing integrated circuits |
| JP4490299B2 (ja) | 2005-02-01 | 2010-06-23 | 株式会社東海理化電機製作所 | レバースイッチ装置 |
| EP3502912A1 (en) * | 2017-12-19 | 2019-06-26 | Gemalto Sa | Method of activating a feature of a chip |
-
1981
- 1981-09-24 JP JP56151033A patent/JPS5852581A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5852581A (ja) | 1983-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1046923B1 (en) | Apparatus for inspecting electric component for inverter circuit | |
| US7764066B2 (en) | Simulated battery logic testing device | |
| US6807507B2 (en) | Electrical over stress (EOS) monitor | |
| EP0714032A2 (en) | Manufacturing defect analyzer | |
| US4837502A (en) | Computer-aided, logic pulsing probe for locating faulty circuits on a printed circuit card | |
| EP0188013B1 (en) | Fusible link short detector with array of reference fuses | |
| US4862069A (en) | Method of in-circuit testing | |
| US5670892A (en) | Apparatus and method for measuring quiescent current utilizing timeset switching | |
| US5101152A (en) | Integrated circuit transfer test device system utilizing lateral transistors | |
| JPH0132953B2 (ja) | ||
| US4864219A (en) | Method and apparatus for verifying proper placement of integrated circuits on circuit boards | |
| EP0172593A2 (en) | Short detector for fusible link array | |
| US5940413A (en) | Method for detecting operational errors in a tester for semiconductor devices | |
| AU686639B2 (en) | Process and device for testing an integrated circuit soldered on a board | |
| US4031461A (en) | Source related potential indicating continuity tester | |
| US5869977A (en) | Defect insertion testability mode for IDDQ testing methods | |
| JPH06160487A (ja) | Ｃｍｏｓ型集積回路のテストパターンおよび試験方法，テストパターンの作成方法 | |
| US7030794B2 (en) | System, method, and software for testing electrical devices | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| US6101458A (en) | Automatic ranging apparatus and method for precise integrated circuit current measurements | |
| EP0294449A1 (en) | Computer-aided probe with tri-state circuitry test capability | |
| JP2003315420A (ja) | Ｉｃテスタシステム及びそのテストプログラム設定方法 | |
| JP2666352B2 (ja) | 回路間接続試験方法 | |
| JPS63195580A (ja) | 半導体素子の試験方法 | |
| EP0216276A2 (en) | Semiconductor logic tester with fast-recovery power supply |