JPS5852581A - Ｉｃテスタにおけるｉｃ逆差しチェック方式 - Google Patents
Ｉｃテスタにおけるｉｃ逆差しチェック方式Info
- Publication number
- JPS5852581A JPS5852581A JP56151033A JP15103381A JPS5852581A JP S5852581 A JPS5852581 A JP S5852581A JP 56151033 A JP56151033 A JP 56151033A JP 15103381 A JP15103381 A JP 15103381A JP S5852581 A JPS5852581 A JP S5852581A
- Authority
- JP
- Japan
- Prior art keywords
- tester
- control part
- terminal
- voltage
- vcc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、工Ｃテスタにおいて被試験ＩＣの逆差し状態
を自動的にチェックすることが可能なようにしたＩＣ試
験方式に関する。
を自動的にチェックすることが可能なようにしたＩＣ試
験方式に関する。
一般に、ＩＣの諸物件を測定する場合、自動ＩＣテスタ
を使用し、被試験ＩＣを所定のソケット部に順次挿入し
て、直流特性、交流特性等を自動測定し、測定終了後、
正常ＩＣと不良ＩＣとを選別してそれぞれ別のソータに
投入するようにしている０ ところで、従来の測定方式によると、ＩＣが逆向きにセ
ットされた場合、ＩＣのｖＣＣ端子とＧＮＤ端子間に加
えられる電圧が逆向きになり、当該ＩＣに大電流が流れ
、場合によっては当該ＩＣが破壊されるケースが生じて
いた。これは、元々ＩＣはその構造上、第１図に破線で
示される如き寄生ダイオードが■ＣＣ端子とＧＮＤ端子
間に形成されるようになっておシ、逆向きに電流を流す
とこの寄生ダイオードの順方向特性によ）大電流が流れ
るためである○ 本発明は上記問題点を解決し、ＩＣテスタに被試験ＩＣ
が逆向きにセットされても、本来のテスト項目の実施に
入る前にこれを検出するようにし、被試験ＩＣの破壊を
防止することを目的とし、そしてそのため本発明は、Ｉ
Ｃの諸物件を自動的に試験するＩＣテスタにおいて、被
試験ＩＣが挿入されたＶＣＣ端子とＧＮＤ端子間に所定
の微少な定電流を極性を変えて交互に流すとともに、該
定電流を流したときのＶＣＣ端子とＧＮＤ端子ｊｉｒｌ
の１区圧を測定し、該測定電圧が所定の設定値よりも小
なるとき当該被試、験ＩＣが逆差し状態にあると判定す
ることを特徴とする。
を使用し、被試験ＩＣを所定のソケット部に順次挿入し
て、直流特性、交流特性等を自動測定し、測定終了後、
正常ＩＣと不良ＩＣとを選別してそれぞれ別のソータに
投入するようにしている０ ところで、従来の測定方式によると、ＩＣが逆向きにセ
ットされた場合、ＩＣのｖＣＣ端子とＧＮＤ端子間に加
えられる電圧が逆向きになり、当該ＩＣに大電流が流れ
、場合によっては当該ＩＣが破壊されるケースが生じて
いた。これは、元々ＩＣはその構造上、第１図に破線で
示される如き寄生ダイオードが■ＣＣ端子とＧＮＤ端子
間に形成されるようになっておシ、逆向きに電流を流す
とこの寄生ダイオードの順方向特性によ）大電流が流れ
るためである○ 本発明は上記問題点を解決し、ＩＣテスタに被試験ＩＣ
が逆向きにセットされても、本来のテスト項目の実施に
入る前にこれを検出するようにし、被試験ＩＣの破壊を
防止することを目的とし、そしてそのため本発明は、Ｉ
Ｃの諸物件を自動的に試験するＩＣテスタにおいて、被
試験ＩＣが挿入されたＶＣＣ端子とＧＮＤ端子間に所定
の微少な定電流を極性を変えて交互に流すとともに、該
定電流を流したときのＶＣＣ端子とＧＮＤ端子ｊｉｒｌ
の１区圧を測定し、該測定電圧が所定の設定値よりも小
なるとき当該被試、験ＩＣが逆差し状態にあると判定す
ることを特徴とする。
以下本発明を図面により１悦明する。
第２図は本発明のＩψｊ作原理を説明するだめの図であ
り、ＩＣの内部構成を示しているものであ４被試験ＩＣ
が正しい方向でセットされた１易合には、ｖＣＣに正電
位が加えられ、ＧＮＤは接地電位となる。このとき被試
験ＩＣ内を流れる電流はＩＦ・１の如き経路をたどり、
少なくとも１段分のダイオードおよび抵抗を流れること
になる。
り、ＩＣの内部構成を示しているものであ４被試験ＩＣ
が正しい方向でセットされた１易合には、ｖＣＣに正電
位が加えられ、ＧＮＤは接地電位となる。このとき被試
験ＩＣ内を流れる電流はＩＦ・１の如き経路をたどり、
少なくとも１段分のダイオードおよび抵抗を流れること
になる。
一方、被試験ＩＣが逆向きにセットされた１合には、Ｖ
ＣＣが接地電位、ＧＮＤが正電位となる。
ＣＣが接地電位、ＧＮＤが正電位となる。
したがって、このとき被試験ＩＣ内を流れる電流は図示
の如くａ生ダイオード１段分を流れるＩＦＩである。
の如くａ生ダイオード１段分を流れるＩＦＩである。
そこで、ＩＦｌ−ＩＦ２となる如く、微少な定電流をＩ
Ｃテスタ側から流すと、それによって生じるｖ ｃ ｄ
Ｇ Ｎ Ｄ間の端子電圧は異なる値をとることになる。
Ｃテスタ側から流すと、それによって生じるｖ ｃ ｄ
Ｇ Ｎ Ｄ間の端子電圧は異なる値をとることになる。
つまり、正しい方向にセントしたときの方が高い電圧を
示すことになる。これは、ＩＦＩがダイオード２段分あ
るいはダイオード１段分士抵抗分の経路をとるのに対し
、ｌ−Ｆ２はダイオード１段分を通るのみであるからで
ある。
示すことになる。これは、ＩＦＩがダイオード２段分あ
るいはダイオード１段分士抵抗分の経路をとるのに対し
、ｌ−Ｆ２はダイオード１段分を通るのみであるからで
ある。
第３図は本発明による実施例の要部ブロック図であり、
図中、１はＩＣテスタ、２は被試験ＩＣ。
図中、１はＩＣテスタ、２は被試験ＩＣ。
３は定電流源回路、４は電圧測定部、５は定直流源制御
部、６は設定値回路部、７は比快部、８はプログラム制
研１部である。
部、６は設定値回路部、７は比快部、８はプログラム制
研１部である。
第３図において試験動作は以下のようにして行なわれる
。まず、プログラム制御部８は設定回路部６に所定の電
圧値、例えば０．７ Ｖの情報をセットしておく。つぎ
に、プログラム制御ｊｌ１１部８は、定電流源制御部５
に所定の微少な定電流を順方向に流すよう指示する。定
電流源制御部５は、この指示を受けて、定電流源回路３
から微少定電流、例えば０．１ ｍＡを順方向に流すよ
う制御を行なう。そしてこのとき電圧測定部４は、■Ｃ
テスタ１内のＶＣＣ−ＧＮＤ端子間の電圧を測定してそ
の電圧値３− 情報を比較部７に送出する。比較部７では、設定値回路
部６に前もってセットされている電圧値情報と、電圧測
定部４から送出されてきた電圧値情報との大小関係を比
較して、その結果をプログラム制御部８へ報告する。
。まず、プログラム制御部８は設定回路部６に所定の電
圧値、例えば０．７ Ｖの情報をセットしておく。つぎ
に、プログラム制御ｊｌ１１部８は、定電流源制御部５
に所定の微少な定電流を順方向に流すよう指示する。定
電流源制御部５は、この指示を受けて、定電流源回路３
から微少定電流、例えば０．１ ｍＡを順方向に流すよ
う制御を行なう。そしてこのとき電圧測定部４は、■Ｃ
テスタ１内のＶＣＣ−ＧＮＤ端子間の電圧を測定してそ
の電圧値３− 情報を比較部７に送出する。比較部７では、設定値回路
部６に前もってセットされている電圧値情報と、電圧測
定部４から送出されてきた電圧値情報との大小関係を比
較して、その結果をプログラム制御部８へ報告する。
次に、プログラム制御部８は定電流源制御部５に上記所
定の微少定電流を逆方向に流すよう指示する。定電流源
制御部５は、この指示を受けて、定電流源回路３から上
記と同一の０．１ ｍＡを逆方向に流すよう制御を行な
う。そして、電圧測定部４は、上記と同様に、■Ｃテス
タ１内のＶＣＣ−ＧＮＤ端子間の電圧を測定してその電
圧値情報を比較部７に送出する。比較部７では上記と同
様に、設定ｒ直回路部６にセットされている亀圧直情報
と、電圧測定部４から送出されてきた電圧値情報との大
小関係を比較してその結果をプログラム制御部８へ報告
する。
定の微少定電流を逆方向に流すよう指示する。定電流源
制御部５は、この指示を受けて、定電流源回路３から上
記と同一の０．１ ｍＡを逆方向に流すよう制御を行な
う。そして、電圧測定部４は、上記と同様に、■Ｃテス
タ１内のＶＣＣ−ＧＮＤ端子間の電圧を測定してその電
圧値情報を比較部７に送出する。比較部７では上記と同
様に、設定ｒ直回路部６にセットされている亀圧直情報
と、電圧測定部４から送出されてきた電圧値情報との大
小関係を比較してその結果をプログラム制御部８へ報告
する。
プログラム制御部８では、微少定′准流を順方向に流し
たときと、逆方向に流したときとの、比較部７からの比
較結果にもとづいて、当該被試験ＩＣ４− が正常にセットされているか、゛まだは逆差し状態にセ
ットされているかを判定する。
たときと、逆方向に流したときとの、比較部７からの比
較結果にもとづいて、当該被試験ＩＣ４− が正常にセットされているか、゛まだは逆差し状態にセ
ットされているかを判定する。
実施例においては０．１ｍＡの定電流を順方向に流した
ときＶＣＣ−ＧＮＤ間は約Ｏ，Ｓ ＶＯ値を示し、逆方
向に流したとき約０．５ Ｖの値を示すので、被試験Ｉ
Ｃが逆差し状態にあるとき、比較部７は測定電圧が設定
値よ）も小なることをプログラム制御部８に通知する。
ときＶＣＣ−ＧＮＤ間は約Ｏ，Ｓ ＶＯ値を示し、逆方
向に流したとき約０．５ Ｖの値を示すので、被試験Ｉ
Ｃが逆差し状態にあるとき、比較部７は測定電圧が設定
値よ）も小なることをプログラム制御部８に通知する。
プログラム制御部８は、この通知により、当該被試験Ｉ
Ｃが逆差し状態にあるものと判定処理を行ない、以後、
当該被試験ＩＣについての通常の各種試験項目の実施を
行々わす、当該被試験ＩＣを所定のソータに投入するよ
う図７示しない機構制御部へ指示する。一方上記測定電
圧が設定値よりも大であるときはプログラム制御部８は
、所定の手順にしたがって、各種試験項目の実施を行な
ってゆく。
Ｃが逆差し状態にあるものと判定処理を行ない、以後、
当該被試験ＩＣについての通常の各種試験項目の実施を
行々わす、当該被試験ＩＣを所定のソータに投入するよ
う図７示しない機構制御部へ指示する。一方上記測定電
圧が設定値よりも大であるときはプログラム制御部８は
、所定の手順にしたがって、各種試験項目の実施を行な
ってゆく。
以上説明したように本発明によれば、ＩＣテスタにおい
て通常の試験動作に入る前に、被試験ＩＣの逆差し状態
をチェックし、逆差し状態の被試験ＩＣを試験対象から
除外することが可能と々るため、逆差しにもとづく被試
験ＩＣの破壊を防止することができる。
て通常の試験動作に入る前に、被試験ＩＣの逆差し状態
をチェックし、逆差し状態の被試験ＩＣを試験対象から
除外することが可能と々るため、逆差しにもとづく被試
験ＩＣの破壊を防止することができる。
第１１ｊ；１はＩＣの寄生ダイオードを示す図、第２図
は本発明のＨｒｂ作原理をｇｌｌ、明するだめの図、第
３図は本発明による実り′気例の四部ブロック図である
。 第３図において、■はＩＣテスタ、２ｄ被試験ＩＣ，３
れ定′ｌイ流源回路、４は箪圧測定部、６は設定値回路
部、７は比較部、８けプログラム制御部である。 ７− 茅１図 等２図
は本発明のＨｒｂ作原理をｇｌｌ、明するだめの図、第
３図は本発明による実り′気例の四部ブロック図である
。 第３図において、■はＩＣテスタ、２ｄ被試験ＩＣ，３
れ定′ｌイ流源回路、４は箪圧測定部、６は設定値回路
部、７は比較部、８けプログラム制御部である。 ７− 茅１図 等２図
Claims (1)
- ＩＣの諸物件を自動的に試験するＩＣテスタにおいて、
被試験ＩＣが挿入された■ＣＣ端子と■Ｄ端子間に所定
の微少な定電流を極性を変えて交互に流すとともに、該
定電流を流したときのＶＣＣ端子とＧＮＤ端子間の電圧
を測定し、該測定電圧が所定の設定値よりも小なるとき
当該被試験ＩＣが逆差し状態にあると判定することを特
徴とするＩＣテスタにおけるＩＣ逆差しチェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151033A JPS5852581A (ja) | 1981-09-24 | 1981-09-24 | Ｉｃテスタにおけるｉｃ逆差しチェック方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151033A JPS5852581A (ja) | 1981-09-24 | 1981-09-24 | Ｉｃテスタにおけるｉｃ逆差しチェック方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5852581A true JPS5852581A (ja) | 1983-03-28 |
| JPH0132953B2 JPH0132953B2 (ja) | 1989-07-11 |
Family
ID=15509828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56151033A Granted JPS5852581A (ja) | 1981-09-24 | 1981-09-24 | Ｉｃテスタにおけるｉｃ逆差しチェック方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5852581A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0165865A2 (en) * | 1984-06-14 | 1985-12-27 | Fairchild Semiconductor Corporation | Method and apparatus for testing integrated circuits |
| US7488907B2 (en) | 2005-02-01 | 2009-02-10 | Kabushiki Kaisha Tokai Rika Denki Seisakusho | Lever switch device |
| US11086376B2 (en) * | 2017-12-19 | 2021-08-10 | Thales Dis France Sa | Method of activating a feature of a chip |
-
1981
- 1981-09-24 JP JP56151033A patent/JPS5852581A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0165865A2 (en) * | 1984-06-14 | 1985-12-27 | Fairchild Semiconductor Corporation | Method and apparatus for testing integrated circuits |
| US7488907B2 (en) | 2005-02-01 | 2009-02-10 | Kabushiki Kaisha Tokai Rika Denki Seisakusho | Lever switch device |
| US11086376B2 (en) * | 2017-12-19 | 2021-08-10 | Thales Dis France Sa | Method of activating a feature of a chip |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0132953B2 (ja) | 1989-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7764066B2 (en) | Simulated battery logic testing device | |
| US7382141B2 (en) | Testing a batch of electrical components | |
| JPS5852581A (ja) | Ｉｃテスタにおけるｉｃ逆差しチェック方式 | |
| JPS6390783A (ja) | インサ−キツトテスタ | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| JP2919147B2 (ja) | 半導体集積回路の試験方法 | |
| US6229326B1 (en) | Method and apparatus for testing electronic device in burn-in process | |
| US3345565A (en) | Continuity field test bridge circuit with diode-controlled visual indicator means | |
| JPS63195580A (ja) | 半導体素子の試験方法 | |
| JPH05232176A (ja) | 導通試験装置 | |
| JP2002098733A (ja) | 半導体装置の選別方法 | |
| JPH04223283A (ja) | 静電破壊耐量試験装置 | |
| JP3173233B2 (ja) | Ｉｃ検査装置 | |
| JP2666352B2 (ja) | 回路間接続試験方法 | |
| JPH0110616Y2 (ja) | ||
| JPH05273298A (ja) | 半導体集積回路装置及びそのテスト方法 | |
| JP2963234B2 (ja) | 高速デバイス試験方法 | |
| JPH11295385A (ja) | 電子回路素子の接触確認装置 | |
| JP2985895B2 (ja) | 半導体装置の試験方法 | |
| JPS6117965A (ja) | 電源ユニツト試験方法 | |
| JPH0378672A (ja) | 半導体装置用試験装置 | |
| JPH07191079A (ja) | 半導体集積回路の評価方法及び評価治具 | |
| JPH11271398A (ja) | 半導体集積回路検査装置及びその故障検出方法 | |
| JPS63266368A (ja) | 電流比較器 | |
| JPS62182677A (ja) | 集積回路のソケツト插入不良検知方法 |