JPS6390783A - インサ−キツトテスタ - Google Patents

インサ−キツトテスタ

Info

Publication number
JPS6390783A
JPS6390783A JP61236735A JP23673586A JPS6390783A JP S6390783 A JPS6390783 A JP S6390783A JP 61236735 A JP61236735 A JP 61236735A JP 23673586 A JP23673586 A JP 23673586A JP S6390783 A JPS6390783 A JP S6390783A
Authority
JP
Japan
Prior art keywords
voltage
terminals
test
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61236735A
Other languages
English (en)
Inventor
Kenzo Nakanishi
中西 研三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP61236735A priority Critical patent/JPS6390783A/ja
Publication of JPS6390783A publication Critical patent/JPS6390783A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、プリント基板上に実装された部品をコンタ
クトビンを経由してチェックするインサーキットテスタ
に関する。
(ロ)従来の技術とその問題点 従来のこの種のインサーキットテスタにおいては、プリ
ント基板上の部品を1点づつ部品単位でチェックするよ
うにしているが、1πζ品単位のチェックでは良否の判
定が堆しい部品や、部品単位では合格しても回路構成に
おいて動作しない部品などを有する場合には基板の良否
を判定することができないという問題点があった。
この発明はこのような事情を考慮してなされたもので、
被試験^(板に駆動電圧を供給して模擬的に駆動させ、
基板を機能的にチェックするインササ−キットテスタを
提供するものである。
(ハ)問題点を解決するための手段 第1図はこの発明の構成を示すブロック図であり、10
1は被試験基板102のチェックすべき端子の中から任
意の端子を選択する選択手段、103は選択手段102
に選択ずべき端子を順次指定する指定手段、104は選
択手段102によって選択された端子に試験電圧および
/又は電流を印加する試験用電源、105は試験用電源
10/1が出力しないとき、指定手段103の指令に対
応ケる回路駆動電圧を被試験基板102の所定回路に印
加する駆動用電源、106は選択手段102によって選
択された端子間の電圧および/又は電流を測定しその測
定値を出力する測定手段、107は予め複数の参照値を
記憶し、指定手段103の指令に対応する前記参照bl
を出力する記憶手段、108は前記測定値と前記参照値
を比較する比較手段、109は比較手段108の比較結
果を表示する表示手段である。
(ニ)作用 指定手段103が出力すると、その出力に対応して、選
択手段101が被試験基板102のチェックすべき端子
を順次選択する。選択された端子間には指定手段103
の出力に対応した電圧又は電流が試験用電源104によ
って印加され、その端子へ1JFc給される電流又は端
子11!]電圧が測定手段106によって測定される。
そして、その測定値は、指定手段+03の出力に対応し
て出力される記憶手段107の参照値と比較r段10B
において比較され、その比較結果が表示手段109によ
り出力される。さらに指定手段103の出力に対応した
電圧が駆動用電源105から被試験基板102の所定の
回路に印加されると、選択手段はチェックすべき端子を
指定手段103の出力に対応して選択する。そして、選
択された端子間電圧が測定手段10Gによって測定され
、指定手段103の出力に対応して出力される記憶手段
107からの参照電圧値と比較手段108において比較
され、その比較結果が表示手段109により出力される
(ホ)実施例 以下、図面に示す実施例に基づいてこの発明を詳述する
。なお、これによってこの発明が限定されるものではな
い。
第2図はこの発明の一実施例を示すブロック図であり、
lは回路駆動用DC−DCコンバーク1aや抵抗tbや
コンデンサICやダイオードブリッジldなどが実装さ
れた被試験基板・、2は被試験基板lの実装部品の端子
に対応する位置にコンタクトビン2aが配置されたビン
ボード、3はリレーから構成されビンボード2によって
接続される多数の端子の中から1対の端子を順次選択す
るスキャナー回路、4はスキャナー回路3によって選択
された端子間に直流又は交流の試験用電圧および電流を
供給する試験用電源、5はスキャナー回路3によって選
択された端子への供給電流又は端子間電圧を測定する測
定回路、6はD C−I) Cコ・ノx<    b 
 I  、、  L−tl、l#k ’iiT 4N9
 ?r U(i61+ m j片T本rfI 加−d−
Xプログラマブル電源、7はCPU7 aSROM7b
11NAM7cおよびI10ボート7e、7dからなる
マイクロコンピユータ(以下マイコンという)、8はマ
イコン7に人力するキーボード、9はマイコン7の出力
を表示するたとえばCrZTのような表示器である。
このような構成において、マイコン7のIlA M2C
には、まず、試験用電源4が出力するときの被試験基板
1の実装素子に対応したスキャナー回路3の端子選択順
序、その端子に対応した試験用電源4の出力値、プログ
ラマブル電源6が出力するときのその出力電圧値とその
出力順序、その出力順序に対応したスキャナー回路3の
端子選択順序、そして測定回路5から人力される各種端
子間電圧値と比較する参照電圧および、電流値などがキ
ーボード8から!10ボー)7eを介して入力され設定
される。そして、キーボード8から個別部品のチェック
がマイコン7へ指示されると、CP U 7 aはRO
M7bに内蔵されているプログラムとRAM7cに設定
されたデータに対応して被試験基反1の実装素子の個別
チェック、パターン間のショート・オーブンテストを行
う。つまり、スキャナー回路3によって被試験基板!の
実装素子の各個別端子が順次選択され、その端子間に試
験用電源4からその端子に対応する電圧又は電流が供給
され、電圧が供給されるときには電流値が、電流が供給
されるときには電圧値がそれぞれ測定回路5により測定
され、その測定値とRAM7cに設定された参照値が比
較されて、その比較結果が表示器9に表示される。
このように被試験基板lの実装素子の個別ヂエック、パ
ターン間のショート・オーブンテストが終了すると、次
に、試験用電源4の出力が停止され、プログラマブル電
源6の出力が開始される。プログラマブル電源6はマイ
コン7のrLAM7cに設定された出力値に対応した電
圧を順次DC−DCインバータIλに入力し、それによ
って駆動する基板lの回路の各端子電圧はスキャナー回
路3によって順次判定回路5に人力されて測定され、I
tAM7cに設定された参照値と比較されてその比較結
果が表示器9に表示される。
つまり具体的には、DC−DCコンバータ!3の入力端
子にプログラマブル電源6から規定範囲の電圧(たとえ
ばDC5V±0.5V)が人力されるとDC−DCコン
バータ2aの各出力端子が所定値(+12V、+5V、
−12Vなど)を出力するか否かがチェックされDC−
DCコンバータの良否が判別される。
また、DC−DCコンバータIaの入力端子に規定範囲
よりも低い電圧が印加された場合、基板l上の所定回路
(たとえば、電圧低下警告表示回路)の作動信号が出力
したか否かが測定回路5で測定され、その結果が表示器
9によって表示される。
このようにして、基板の実装部品やパターンの個別チェ
ックが行われるとともに、回路の機能的な動作チェック
が行われ、基板のチェックの確実性が向上する。
(へ)発明の効果 この発明によれば、基板の実装部品やパターンの個別チ
ェックと、回路の機能的な動作チェックが同時に行われ
るので、基板検査工程における検査作業が確実に能率よ
く行われるとともに、基板不良箇所の発見が短時間に行
われ、基板の生産性が向上する。
【図面の簡単な説明】
第1図はこの発明の構成を示すブロック図、第2図はこ
の発明の一実施例を示ずブロック図である。 1・・・・・・被試験基板、     2・・・・・・
ピンボード、3・・・・・・スキャナー回路、    
4・・・・・・試験用電源、5・・・・・・測定回路、 6・・・・・・プログラマブル電源、 7・・・・・・マイクロコンピュータ、8・・・・・・
キーボード、9・・・・・・表示器。 ¥i31図

Claims (1)

  1. 【特許請求の範囲】 1、(a)被試験基板のチェックすべき端子の中から任
    意の端子を選択する選択手段、 (b)前記選択手段に選択すべき端子を順次指定する指
    定手段、 (c)前記選択手段によって選択された端子に試験電圧
    および/又は電流を印加する試 験用電源、 (d)前記試験用電源が出力しないとき、前記指定手段
    の指令に対応する回路駆動電圧 を前記被試験基板の所定回路に印加する 駆動用電源、 (e)前記選択手段によって選択された端子間の電圧お
    よび/又は電流を測定しその測 定値を出力する測定手段、 (f)予め複数の参照値を記憶し、前記指定手段の指令
    に対応する前記参照値を出力す る記憶手段、 (g)前記測定値と前記参照値を比較する比較手段、 (h)前記比較手段の比較結果を表示する表示手段、 から構成されたインサーキットテスタ。
JP61236735A 1986-10-03 1986-10-03 インサ−キツトテスタ Pending JPS6390783A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61236735A JPS6390783A (ja) 1986-10-03 1986-10-03 インサ−キツトテスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61236735A JPS6390783A (ja) 1986-10-03 1986-10-03 インサ−キツトテスタ

Publications (1)

Publication Number Publication Date
JPS6390783A true JPS6390783A (ja) 1988-04-21

Family

ID=17005009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61236735A Pending JPS6390783A (ja) 1986-10-03 1986-10-03 インサ−キツトテスタ

Country Status (1)

Country Link
JP (1) JPS6390783A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01274079A (ja) * 1988-04-26 1989-11-01 Toto Ltd 制御回路の検査装置
JPH05107309A (ja) * 1991-10-14 1993-04-27 Sharp Corp インサーキツトボード・テストシステム
JPH07128399A (ja) * 1993-11-08 1995-05-19 Honda Motor Co Ltd インバータ回路の検査装置
JP2005294433A (ja) * 2004-03-31 2005-10-20 Nec Electronics Corp 電子回路,ローカルメモリを有する電子回路及びその実装方法
JP2013205406A (ja) * 2012-03-29 2013-10-07 Keihin Corp セル電圧測定基板の検査装置
JP2014074714A (ja) * 2012-09-12 2014-04-24 Hioki Ee Corp 回路基板検査装置
JP2014106179A (ja) * 2012-11-29 2014-06-09 Hioki Ee Corp 基板検査装置
JP2015064290A (ja) * 2013-09-25 2015-04-09 日置電機株式会社 回路基板検査装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01274079A (ja) * 1988-04-26 1989-11-01 Toto Ltd 制御回路の検査装置
JPH05107309A (ja) * 1991-10-14 1993-04-27 Sharp Corp インサーキツトボード・テストシステム
JPH07128399A (ja) * 1993-11-08 1995-05-19 Honda Motor Co Ltd インバータ回路の検査装置
JP2005294433A (ja) * 2004-03-31 2005-10-20 Nec Electronics Corp 電子回路,ローカルメモリを有する電子回路及びその実装方法
JP2013205406A (ja) * 2012-03-29 2013-10-07 Keihin Corp セル電圧測定基板の検査装置
JP2014074714A (ja) * 2012-09-12 2014-04-24 Hioki Ee Corp 回路基板検査装置
JP2014106179A (ja) * 2012-11-29 2014-06-09 Hioki Ee Corp 基板検査装置
JP2015064290A (ja) * 2013-09-25 2015-04-09 日置電機株式会社 回路基板検査装置

Similar Documents

Publication Publication Date Title
JPH10508108A (ja) 集積回路と回路基板トレースとの接続における故障を検出するためのシステム
JPS6390783A (ja) インサ−キツトテスタ
JP2919147B2 (ja) 半導体集積回路の試験方法
KR0179185B1 (ko) 릴레이 단락/개방 검사장치
JPH10170585A (ja) 回路基板検査方法
KR0179093B1 (ko) 테스트 어댑터 보드 체크기
JP4069755B2 (ja) 回路検査装置および回路検査方法
JPH0421106Y2 (ja)
JPH0231176A (ja) 回路基板検査方法
KR960002785B1 (ko) 회로기판의 부품검사장치
KR970006388B1 (ko) 릴레이 동작 감시회로
JPH0654338B2 (ja) 多層プリント配線基板のショート位置検出装置
KR0130119B1 (ko) 네일 픽스춰의 테스트 핀 접촉 상태 검사 장치와 그 방법
JP3047115B2 (ja) 回路基板検査装置における実装基板のインピーダンス関連データ作成方法
KR100604147B1 (ko) 엘씨디 보드 검사장치
JPH0267972A (ja) 回路基板検査方法
JPH0581867B2 (ja)
JPH03197881A (ja) インサーキットテスタにおける不良データの出力表示方法
KR20020022223A (ko) 고전원 장치에 대한 검사 시스템
JPS60142277A (ja) Ledレベルメ−タユニツトの検査装置
JPH10253698A (ja) 半導体素子の特性試験方法及びその装置
JPH04223283A (ja) 静電破壊耐量試験装置
JPS6275273A (ja) コンデンサ良否判定装置
JPH0288977A (ja) 半導体装置の試験方法
JPS63147666A (ja) サ−マルヘツド基板の検査装置