JP2919147B2 - 半導体集積回路の試験方法 - Google Patents

半導体集積回路の試験方法

Info

Publication number
JP2919147B2
JP2919147B2 JP4003494A JP349492A JP2919147B2 JP 2919147 B2 JP2919147 B2 JP 2919147B2 JP 4003494 A JP4003494 A JP 4003494A JP 349492 A JP349492 A JP 349492A JP 2919147 B2 JP2919147 B2 JP 2919147B2
Authority
JP
Japan
Prior art keywords
pins
semiconductor integrated
integrated circuit
characteristic measuring
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4003494A
Other languages
English (en)
Other versions
JPH05190637A (ja
Inventor
敏行 末次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP4003494A priority Critical patent/JP2919147B2/ja
Publication of JPH05190637A publication Critical patent/JPH05190637A/ja
Application granted granted Critical
Publication of JP2919147B2 publication Critical patent/JP2919147B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の試験
方法に関する。
【０００２】
【従来の技術】従来の半導体試験装置は、図３に示す様
に、同時に複数ピン３をＤＣ測定する場合、全てのＤＣ
特性測定器１に同じ設定、すなわち印加電圧、印加電
流、判定値を与えることにより、同種類のピン１３の試
験項目を、同時に測定する機能を有している。
【０００３】すなわち、被測定デバイス２の被測定ピン
３の内４ピン毎それぞれＤＣ特性測定器１のＤＣ１より
ＤＣ４に接続して、４ピン同時に同一試験の短縮を計っ
ている。
【０００４】
【発明が解決しようとする課題】従来の試験装置では、
同時に複数ピンをＤＣ測定する場合、印加電圧が同じで
あることから、図４に示す様な、被測定デバイス２のと
なりあうピン間のショートチェックを兼ねたピンリーク
試験項目では、ピン間ショートがあっても電流は流れな
い為、不良を検出できず、１ピン毎測定を行わねばなら
ないという問題があった。
【０００５】
【課題を解決するための手段】本発明の特徴は、半導体
集積回路の複数ピンのそれぞれにＤＣ特性測定器を接続
してそれぞれの該ピンに接続された該半導体集積回路の
内部回路の状態を測定する際に、前記複数のＤＣ特性測
定器はそれぞれ独立した印加電圧、印加電流および判定
値を与える機能を有し、隣合うピンには極性が同じで互
いに異なる電圧を印加してピン間のショート状態の測定
を可能とした半導体集積回路の試験方法にある。
【０００６】
【実施例】本発明について図面を参照して説明する。図
１は、本発明の一実施例に用いる試験装置のＤＣ特性測
定器のブロック図である。４台のＤＣ特性測定器１のＤ
Ｃ１よりＤＣ４にて、同時に、被測定デバイス２の被測
定ピン３の内の４ピンを測定することができる。
【０００７】この際、各測定器より独立した印加値（Ｆ
ＯＲＣＥ１〜ＦＯＲＣＥ４）とそれぞれに対応した判定
値（ＬＩＭＩＴ１〜ＬＩＭＩＴ４）を与えられる。
【０００８】尚、印加値、判定値を同じにすれば従来機
能に等しい。これより、図２に示す様に、被測定デバイ
ス２のとなりあうピン間のショートチェックを兼ねたピ
ンリーク試験項目でもピン間シュートが起こった場合、
印加電圧の差による電流Ｉにてショート不良を検出する
ことができる。ここでは印加電圧をＤＣ１とＤＣ３を
５．５Ｖ、ＤＣ２とＤＣ４を５．０Ｖとしている。
【０００９】
【発明の効果】以上説明したように本発明は、ＤＣ特性
測定器の設定を同テスト項目においても独立して与える
ことから、前述したピン間ショートテストを兼ねたリー
クテスト等でも複数ピンを同時に試験することができる
為、試験時間を短縮できるという効果を有する。
【図面の簡単な説明】
【図１】本発明の実施例に用いるＤＣ測定器のブロック
図。
【図２】本発明の実施例のリーク試験項目の測定回路
図。
【図３】従来技術のＤＣ測定器のブロック図。
【図４】従来技術のＤＣ測定器によるリーク試験の測定
回路図。
【符号の説明】
１ ＤＣ特性測定器 ２ 被測定デバイス ３ 被測定ピン ４ ピン間ショート部

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体集積回路の複数ピンのそれぞれに
    ＤＣ特性測定器を接続してそれぞれの該ピンに接続され
    た該半導体集積回路の内部回路の状態を測定する際に、
    前記複数のＤＣ特性測定器はそれぞれ独立した印加電
    圧、印加電流および判定値を与える機能を有し、隣合う
    ピンには極性が同じで互いに異なる電圧を印加してピン
    間のショート状態の測定を可能とした事を特徴とする半
    導体集積回路の試験方法。
JP4003494A 1992-01-13 1992-01-13 半導体集積回路の試験方法 Expired - Fee Related JP2919147B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4003494A JP2919147B2 (ja) 1992-01-13 1992-01-13 半導体集積回路の試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4003494A JP2919147B2 (ja) 1992-01-13 1992-01-13 半導体集積回路の試験方法

Publications (2)

Publication Number Publication Date
JPH05190637A JPH05190637A (ja) 1993-07-30
JP2919147B2 true JP2919147B2 (ja) 1999-07-12

Family

ID=11558894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4003494A Expired - Fee Related JP2919147B2 (ja) 1992-01-13 1992-01-13 半導体集積回路の試験方法

Country Status (1)

Country Link
JP (1) JP2919147B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3246543B2 (ja) * 1996-05-28 2002-01-15 日本電気株式会社 半導体装置の試験方法
JP3396834B2 (ja) * 1997-12-17 2003-04-14 日本電気エンジニアリング株式会社 Ｉｃ接続試験方法
JP4978779B2 (ja) * 2007-04-09 2012-07-18 横河電機株式会社 半導体集積回路の試験方法及びｉｃテスタ
JP5003955B2 (ja) * 2007-11-21 2012-08-22 横河電機株式会社 Ｉｃテスタ
KR102298923B1 (ko) 2017-05-24 2021-09-08 에스케이하이닉스 주식회사 반도체 장치, 테스트 방법 및 이를 포함하는 시스템

Also Published As

Publication number Publication date
JPH05190637A (ja) 1993-07-30

Similar Documents

Publication Publication Date Title
US7019547B2 (en) Pin driver for AC and DC semiconductor device testing
JPH09211088A (ja) Ｃｍｏｓ集積回路の故障検出方法及び装置
JPH10508108A (ja) 集積回路と回路基板トレースとの接続における故障を検出するためのシステム
JP2919147B2 (ja) 半導体集積回路の試験方法
US6657452B2 (en) Configuration for measurement of internal voltages of an integrated semiconductor apparatus
US5905381A (en) Functional OBIC analysis
US5760596A (en) Testing series passive components without contacting the driven node
KR960703232A (ko) 회로기판에 접속된 ic용 테스트 시스템 및 방법(process and device for testing an integrated circuit soldered on a board)
JP2730504B2 (ja) 試験用プローブピンの接触不良判断方法およびインサーキットテスタ
JPH11142471A (ja) バーンイン試験方法及びバーンイン試験装置
JP3372488B2 (ja) 半導体ｃｍｏｓ集積回路の試験装置
JP2963234B2 (ja) 高速デバイス試験方法
JP2821302B2 (ja) 半導体ｉｃのテスト方法
US5990699A (en) Method for detecting opens through time variant current measurement
JPH05264676A (ja) 故障検出方法及び検出装置
JPH01129432A (ja) 集積回路
JP2527623Y2 (ja) Ｉｃ試験装置
JPS587573A (ja) Ｉｃ試験方法
JPH06148264A (ja) リーク電流の測定方法
JPH01240873A (ja) 半導体集積回路の試験方法
JP2919312B2 (ja) 半導体装置の検査方法
JPS60143787A (ja) 演算増幅器の試験方法
KR100701374B1 (ko) 반도체 소자의 아이디디큐 불량분석 방법
JPH01100474A (ja) 回路基板検査装置
JPH0378672A (ja) 半導体装置用試験装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990330

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees