JP4978779B2 - 半導体集積回路の試験方法及びｉｃテスタ - Google Patents

半導体集積回路の試験方法及びｉｃテスタ Download PDF

Info

Publication number
JP4978779B2
JP4978779B2 JP2007101334A JP2007101334A JP4978779B2 JP 4978779 B2 JP4978779 B2 JP 4978779B2 JP 2007101334 A JP2007101334 A JP 2007101334A JP 2007101334 A JP2007101334 A JP 2007101334A JP 4978779 B2 JP4978779 B2 JP 4978779B2
Authority
JP
Japan
Prior art keywords
pin
integrated circuit
semiconductor integrated
tester
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007101334A
Other languages
English (en)
Other versions
JP2008256632A (ja
JP2008256632A5 (ja
Inventor
英樹 永沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2007101334A priority Critical patent/JP4978779B2/ja
Priority to KR1020070055950A priority patent/KR101045036B1/ko
Priority to CNA2007101371757A priority patent/CN101285864A/zh
Priority to TW096127710A priority patent/TWI333079B/zh
Publication of JP2008256632A publication Critical patent/JP2008256632A/ja
Publication of JP2008256632A5 publication Critical patent/JP2008256632A5/ja
Application granted granted Critical
Publication of JP4978779B2 publication Critical patent/JP4978779B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体集積回路、例えば、液晶駆動ドライバのピン間ショートを検出する半導体集積回路の試験方法及びＩＣテスタに関するものである。
ＩＣテスタは、半導体集積回路に信号を出力し、半導体集積回路の出力により良否の判定を行っている。また、ＩＣテスタは、例えば、下記特許文献１に示されているように、半導体集積回路のピン間ショートの判定を行っている。
特開平５−１９０６３７号公報
このような装置を図３に示し説明する。
図３において、被試験対象（以下ＤＵＴと略す）１０は、例えば、液晶駆動ドライバで、図４に示されるように、ＴＡＢテープ１１に、半導体集積回路１２が搭載され、半導体集積回路１２が複数のピン１３に配線（図示せず）を介して接続されている。ＤＣ測定部２０は、ＩＣテスタに設けられ、ＤＵＴ１０のピンごとに接続し、直流電圧出力または直流電流測定を行う。制御部３０は、ＤＣ測定部２０の制御とピン間ショートの判定を行う。ピン間抵抗Ｒは、ＤＵＴ１０のピン間の抵抗成分を示す。なお、ピン間ショート以外の試験のための構成は省略している。
このような装置のピン間ショート試験動作を説明する。ＤＣ測定部２０が、制御部３０の制御により、ＤＵＴ１０の所望ピンに電圧出力し、この所望ピンの隣接するＤＵＴ１０のピンを、ＤＣ測定部２０が測定する。ピン間ショートの場合、ピン間抵抗Ｒが低く、ピン間ショートでない場合、ピン間ショート抵抗Ｒが高くなるので、制御部３０は、ＤＣ測定部２０が測定する電流が所望の値より大きいときピン間ショートと判定する。
近年、液晶ディスプレイの大型化、画素数の上昇により、液晶駆動ドライバが約７００ピンと多ピン化し、ピン間ピッチが約３０μｍで、ピン間の隙間は約１０μｍと狭くなってきている。このため、図５（ａ）に示すように、埃やチリなどの異物１４がピン間に付着し、完全なショートな状態だけでなく、図５（ｂ）に示すように、異物１４が僅かに他方のピンに接触しない状態が発生し、試験時はピン間ショートがなく、ＤＵＴ１０が良品と判定されても、その後、僅かな隙間がショートして、不良となってしまうという問題点があった。
そこで、本発明の目的は、完全なショートでなくとも、ピン間ショートの検出が行える半導体集積回路の試験方法及びＩＣテスタを実現することにある。
このような課題を達成するために、本発明のうち請求項１記載の発明は、
複数のピンを有する半導体集積回路のピン間ショートを検出する半導体集積回路の試験方法において、
ＩＣテスタまたは前記半導体集積回路が、前記半導体集積回路の所望ピンにパルスまたはステップ信号を発生し、
前記ＩＣテスタが、判定タイミングで、前記所望ピンに隣接する前記半導体集積回路のピンからの波形が判定値より大きいとき、ピン間ショートと判定することを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明であって、
半導体集積回路は、液晶駆動ドライバであることを特徴とするものである。
請求項３記載の発明は、
複数のピンを有する半導体集積回路を試験するＩＣテスタにおいて、
前記半導体集積回路の所望ピンにパルスまたはステップ信号を発生し、判定タイミングで、この所望ピンに隣接する隣接ピンの波形が判定値より大きいとき、ピン間ショートと判定する試験部を設けたことを特徴とするものである。
請求項４記載の発明は、請求項３記載の発明であって、
試験部は、
所望ピンにパルスまたはステップ信号を発生するパルス発生部と、
隣接ピンを測定する測定部と
を有するものである。
請求項５記載の発明は、請求項３または４記載の発明であって、
半導体集積回路は、液晶駆動ドライバであることを特徴とするものである。
本発明によれば以下のような効果がある。
請求項１，２によれば、ＩＣテスタまたは半導体集積回路が半導体集積回路の所望ピンにパルスまたはステップ信号を与え、ＩＣテスタが所望ピンに隣接する半導体集積回路のピンの波形によりピン間ショートの判定を行うので、完全なショートでなくとも、ピン間ショートを検出することができる。
請求項３〜５によれば、試験部が半導体集積回路の所望ピンにパルスまたはステップ信号を与え、試験部が所望ピンに隣接する半導体集積回路の隣接ピンの波形によりピン間ショートを判定するので、完全なショートでなくとも、ピン間ショートを検出することができる。
以下本発明を、図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。
図１において、ＤＵＴ１０は、例えば、液晶駆動ドライバで、図４に示されるように、ＴＡＢテープ１１に、半導体集積回路１２が搭載され、半導体集積回路１２が複数のピン１３に配線（図示せず）を介して接続されている。試験部４０は、ＩＣテスタに設けられ、ＤＵＴ１０の複数ピンに電気的に接続し、ＤＵＴ１０の所望ピンにパルスを発生し、この所望ピンに隣接する隣接ピンの波形によりピン間ショートを判定する。試験部４０は、ＤＵＴ１０のピンごとに、パルス発生部４１、測定部４２を設け、制御部４３を設ける。パルス発生部４１は例えばアクティブロード回路で、所望ピンにパルスを発生する。測定部４２は例えばＡ／Ｄ変換部で、隣接ピンを測定する。制御部４３は、パルス発生部４１、測定部４２を制御し、測定部４２の測定結果により、ピン間ショートの判定を行う。ピン間容量Ｃは、ＤＵＴ１０のピン間の容量成分を示す。なお、ピン間ショート以外の試験のための構成は省略している。
このような装置の動作を説明する。図２は、ＤＵＴ１０の隣接ピンの波形例を示した図である。ある。
パルス発生部４１が、制御部４３の制御により、ＤＵＴ１０の所望ピンにパルスを出力し、この所望ピンの隣接するＤＵＴ１０のピンを、測定部４２が測定する。ピン間ショートでない場合、図２の波形ａのようになり、図５（ｂ）に示すように、異物１４が僅かに他方のピンに接触しない場合、図２の波形ｂのようになるので、制御部４３は、ストローブ（判定タイミング）で、測定部４２の測定結果が判定値より大きいとき、ピン間ショートと判定する。制御部４３は、ストローブで、測定部４２の測定結果が判定値より小さいとき、ピン間ショートと判定しない。ここで、測定結果が判定値と同一の場合をピン間ショートにするかどうかはどちらでもよい。なお、完全なピン間ショートの場合、波形ｂのように変化しないが、パルスがそのまま測定部４２に入力されるので、判定値より大きくなることはいうまでもない。つまり、ピン間ショートと判定される。
このように、パルス発生部４１がＤＵＴ１０の所望ピンにパルスを与え、測定部４２が所望ピンに隣接するＤＵＴ１０の隣接ピンを測定し、この測定結果により、制御部４３がピン間ショートの判定を行うので、完全なショートでなくとも、ピン間ショートを検出することができる。
なお、本発明はこれに限定されるものではなく、測定部４２はＡ／Ｄ変換部を示したが、コンパレータでも、Ａ／Ｄ変換部とこのＡ／Ｄ変換部の出力を入力するデジタルコンパレータとの組み合わせでもよい。この場合、制御部４３で、ピン間ショートの判定は不要となる。また、測定部４３内に、ピン間ショートを判定する構成を含めてもよい。
また、パルス発生部４１がパルスを発生する構成を示したが、ステップ信号でもよい。
また、パルス発生部４１を設けた構成を示したが、ＤＵＴ１０自身に所望のピンにパルスまたはステップ信号を出力させ、隣接ピンを測定部４３で測定する構成としてもよい。
本発明の一実施例を示した構成図である。 ＤＵＴ１０の隣接ピンの波形例を示した図である。 従来のＩＣテスタの構成を示した図である。 ＤＵＴ１０の具体的構成を示した図である。 ＤＵＴ１０の要部拡大断面図である。
符号の説明
１０ ＤＵＴ
１２ 半導体集積回路
１３ ピン
４０ 試験部
４１ パルス発生部
４２ 測定部

Claims (5)

  1. 複数のピンを有する半導体集積回路のピン間ショートを検出する半導体集積回路の試験方法において、
    ＩＣテスタまたは前記半導体集積回路が、前記半導体集積回路の所望ピンにパルスまたはステップ信号を発生し、
    前記ＩＣテスタが、判定タイミングで、前記所望ピンに隣接する前記半導体集積回路のピンからの波形が判定値より大きいとき、ピン間ショートと判定することを特徴とする半導体集積回路の試験方法。
  2. 半導体集積回路は、液晶駆動ドライバであることを特徴とする請求項１記載の半導体集積回路の試験方法。
  3. 複数のピンを有する半導体集積回路を試験するＩＣテスタにおいて、
    前記半導体集積回路の所望ピンにパルスまたはステップ信号を発生し、判定タイミングで、この所望ピンに隣接する隣接ピンの波形が判定値より大きいとき、ピン間ショートと判定する試験部を設けたことを特徴とするＩＣテスタ。
  4. 試験部は、
    所望ピンにパルスまたはステップ信号を発生するパルス発生部と、
    隣接ピンを測定する測定部と
    を有する請求項３記載のＩＣテスタ。
  5. 半導体集積回路は、液晶駆動ドライバであることを特徴とする請求項３または４記載のＩＣテスタ。
JP2007101334A 2007-04-09 2007-04-09 半導体集積回路の試験方法及びｉｃテスタ Active JP4978779B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007101334A JP4978779B2 (ja) 2007-04-09 2007-04-09 半導体集積回路の試験方法及びｉｃテスタ
KR1020070055950A KR101045036B1 (ko) 2007-04-09 2007-06-08 Ｉｃ 테스터
CNA2007101371757A CN101285864A (zh) 2007-04-09 2007-07-30 半导体集成电路的测试方法及集成电路测试器
TW096127710A TWI333079B (en) 2007-04-09 2007-07-30 Testing method for semiconductor integrated circuit and ic tester thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007101334A JP4978779B2 (ja) 2007-04-09 2007-04-09 半導体集積回路の試験方法及びｉｃテスタ

Publications (3)

Publication Number Publication Date
JP2008256632A JP2008256632A (ja) 2008-10-23
JP2008256632A5 JP2008256632A5 (ja) 2010-05-20
JP4978779B2 true JP4978779B2 (ja) 2012-07-18

Family

ID=39980331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007101334A Active JP4978779B2 (ja) 2007-04-09 2007-04-09 半導体集積回路の試験方法及びｉｃテスタ

Country Status (4)

Country Link
JP (1) JP4978779B2 (ja)
KR (1) KR101045036B1 (ja)
CN (1) CN101285864A (ja)
TW (1) TWI333079B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5003955B2 (ja) * 2007-11-21 2012-08-22 横河電機株式会社 Ｉｃテスタ
CN101697003B (zh) * 2009-11-06 2011-08-03 烽火通信科技股份有限公司 一种短路检测方法和短路检测装置
CN102244378B (zh) * 2010-05-11 2015-06-10 立锜科技股份有限公司 Ic的保护装置及方法
CN103544911A (zh) * 2012-07-17 2014-01-29 东莞万士达液晶显示器有限公司 电子装置
TWI461715B (zh) * 2012-12-06 2014-11-21 Wistron Corp 測試裝置以及電子裝置的測試方法
TWI618937B (zh) * 2016-12-27 2018-03-21 瑞昱半導體股份有限公司 積體電路測試方法
CN106771832B (zh) * 2017-02-23 2019-08-16 京东方科技集团股份有限公司 一种电路检测装置、电路检测方法及应用其的显示装置
US20210041488A1 (en) * 2019-08-11 2021-02-11 Nuvoton Technology Corporation Measuring Input Capacitance with Automatic Test Equipment (ATE)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04128665A (ja) * 1990-09-19 1992-04-30 Nec Yamagata Ltd 半導体装置の開放・接触検出装置
JP2919147B2 (ja) * 1992-01-13 1999-07-12 九州日本電気株式会社 半導体集積回路の試験方法
JPH06186302A (ja) * 1992-12-18 1994-07-08 Nippon Steel Corp 半導体装置
JP3246543B2 (ja) * 1996-05-28 2002-01-15 日本電気株式会社 半導体装置の試験方法
JPH10339756A (ja) * 1997-06-10 1998-12-22 Yokogawa Electric Corp ピン間ショート検査方法及びその検査方法を用いたｌｓｉ試験装置
JP2001004968A (ja) * 1999-06-18 2001-01-12 Sharp Corp 液晶表示装置及びその検査装置
JP2002122623A (ja) 2000-10-12 2002-04-26 Yoshikazu Ichiyama 回路基板の短絡回路検出装置
KR20040063576A (ko) * 2003-01-08 2004-07-14 삼성전자주식회사 누설 전류 측정에 의한 반도체 장치의 출력핀들에 대한단락/단선 테스트 방법
JP4412250B2 (ja) 2005-07-08 2010-02-10 トヨタ自動車株式会社 半導体装置およびその端子間短絡検出方法

Also Published As

Publication number Publication date
KR101045036B1 (ko) 2011-06-30
JP2008256632A (ja) 2008-10-23
TWI333079B (en) 2010-11-11
TW200841029A (en) 2008-10-16
KR20080091693A (ko) 2008-10-14
CN101285864A (zh) 2008-10-15

Similar Documents

Publication Publication Date Title
JP4978779B2 (ja) 半導体集積回路の試験方法及びｉｃテスタ
JP4708269B2 (ja) 半導体装置、及び半導体装置の検査方法
JP2007205792A (ja) 試験装置及び試験方法
JP2002156399A (ja) 回路基板の検査装置及び検査方法
JP2008203077A (ja) 回路検査装置及び回路検査方法
JP5085275B2 (ja) 絶縁検査装置
JP2007183165A (ja) 配線不良検査方法及び配線不良検査装置
JPH1184420A (ja) 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ
JP5032892B2 (ja) 回路基板検査方法及び装置
JP2009002857A (ja) 回路素子測定装置
JP4314096B2 (ja) 半導体集積回路検査装置および半導体集積回路検査方法
JP2010165755A (ja) 半導体装置
JP4754264B2 (ja) 半導体集積回路および半導体集積回路を搭載した製品のテスト方法
JP4061533B2 (ja) Ｉｃテスタ
JP3598643B2 (ja) 半導体集積回路測定装置および半導体集積回路装置
JP3553509B2 (ja) 半導体集積回路及びその検査方法
JP2011015259A (ja) 半導体集積回路装置およびその試験方法
JP2010014597A (ja) 可動式コンタクト検査装置
JP2011075334A (ja) 半導体集積回路及びそのテスト方法
JP5003955B2 (ja) Ｉｃテスタ
JP4924231B2 (ja) 半導体試験装置
JP2001289919A (ja) パス故障診断装置、パス故障診断方法および自己診断機能を有する半導体集積回路装置
JP2000147071A (ja) アナログ回路の特性検査装置
JP2004095802A (ja) 半導体試験装置
JP4227815B2 (ja) 半導体集積回路装置およびその検査方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100405

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120322

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4978779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170427

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170427

Year of fee payment: 5

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170427

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533