TWI333079B - Testing method for semiconductor integrated circuit and ic tester thereof - Google Patents

Description

1333079 九、發明說明： 【發明所屬之技術領域】 積 本發明係關於半導體積體電路(Semieon(juct〇r integrate(j Circuit)，例如用以檢測出液晶驅動裝置之接腳間短路的 體電路的測試方法及1C測試器。 赞 【先前技術】 ㈣山器係將訊號輸出到半導體積體電路，且藉由半導體牙 體電路之輸出，以判定好壞。又，IC測試器如下 ^ 不，進行半導_魏路讀_短_敬。 α馱1戶 【專利文獻1】曰本專利特開平5-190637號公報 如圖3所示，說明此種襞置。 置而如圖4卿， 裝捲帶(TAB tape，Tape Aut_edB_g 黏合本 $路12經由配線(未圖示)連接到複數之 積

2 設置於IC_ 1連接至贿 直机電壓輸出或直流電流測定。控制部3G則 而進C 的控制’以及接腳間短路的判定。接電:义部2〇 =電阻成分。又’接腳間短路以外之其他用 2〇 〇c DC測定部2〇再測定鄰接該所望接腳之聰 1 所望接腳’且 腳間短路時，接腳間電阻㈣低 的接，。由於當接 阻R變高，因此控制部30即於Dc測^腳=路時’接腳間電 所希望值時，判定為接腳間短路。、σ斤测定之電流大於 【發明内容】 5 1333079 (發明所欲解決之課題） 近年來，由於液晶顯示器逐漸大型化，晝 液晶驅動細向多接腳化，達約7〇〇接聊，=== Γ且?之間Γ變窄，達10_。於是，不僅有如圖V 塵或塵土4異物14附著於接腳間，而呈完全短路的狀離； 並無接腳間短路，使DU™被判定為良品， 其後，僅有之間隙發生短路，遂成為不良品的問題。 法盘2 T’r本之目的為：提供—種半導體積體電路的測試方 財現即使麟完全贿，仍可檢測出接腳 (解決課題之手段） 後一ίΐ成上述課題，於本發财，申料利細第1項之發明

It由祕上述駿接腳之辭導體频電路的^所產 生的波形，以進行接腳間短路之判定。 座 明中申圍第2項之發明，係如申請專利範圍第1項之發 =路 ㈣若波形大於判定值，則由IC測試關定為接腳 複數3項之發明係―種IC測試器’用以測試具有 歿數接腳之半導體積體電路。 、喇 職H之雜為：設有i試部，胁料導體積 相鄰垃腳產生脈衝或階躍訊號，且藉由鄰接上述所望接腳之 相鄰接腳的波形，以判定接腳間短路。 腳之 申請專利_第4項之發明，係如申請糊細第3項之 月中’於狀時點若波形大於舣值，則由測試部判定為接腳g 短路 之發====係如申請專利範圍第3或4項 階躍訊號；測定部1以測定相鄰接^在所望接腳產生脈衝或 (發明之效果） 依本發明’可獲得如下之效果： 而IC 以進 仍可檢測出接 依申請專利範圍第1、第2項，Ic 號加以輸出到半導體積 望接腳之半導體積體電路的接腳之波形， ==咖心_，即使麵完全短路， 到衝或階躍訊號輸出 使並非凡王紐路’仍可檢測出接腳間短路。 【實施方式】 圖1係顯示本發明 又 以下，參照圖式，詳細說明本發明 之一實施例的結構圖。 液晶轉裝置而如圖4所示，將半 1Γ捲帶11，且將半導_體電路η、ί 器，且電連接至DUT10的複數接腳，而於 又置j 生脈衝；再藉由鄰接該所雜腳相卿 之所望接腳產 產生部41、測定部42，以及批杂Ur μ 母接腳6又置脈衝 動負載電路(ACtiveLoadarcu^ ；^3=，生部41以例如主 42則以例如A/D轉換部，=目；^接腳產生脈衝。測定部 生部41及測定部42，且藉㈣^ 。控制部43控制脈衝產 稭由測疋部42的測定結果，以進行接腳 /y 間短路之判定。腳間電容c佐月s _ 又，接腳間短路以外之^^不丽10之接腳間的電容成分。 其次，說明此種裝測試的結構’則省略之。 之所望接腳輸出脈衝ii; ==43懈 的接腳。又，若並未接之咖〇 如圖2之波形b所示。因此差，於„到f 一邊的接腳時，則成為 控若測定部42之測定結果 f路；而於閃 未接腳間鱗。在此，測定、纟^㈣;M3則判定為並 間短路或並未接腳間短路皆^。同時’可判定為接腳 雖不會變化成如波形㈣二日=在況， ^2,因此變成_值大， 而測=====_， 41目丨丨益cb tL·、Β丨—λ_ι_ «* 川的相鄰接腳。控告丨丨部 則错由此測>〇。果’進行接腳間短路之判定，因 ^ 王紐路，仍可檢測出接腳間短路。 並非元 邻，ΐϋίΓΐί不限於此種情況，測定部42係顯示场轉換 出加以輸人的數位比較器二者的組合。^; 行接腳間短路之判定。又，於雜 控^ 間短路的結構。 用以判疋接腳 躍訊ί ]脈衝產生部41係顯示用以產生脈衝的結構，但亦可為階， 又’雖顯示設有脈衝產生部W的結構 ==她細觀雜㈣物腳=測定= 1333079 【圖式簡單說明】 圖1顯示本發明之一實施例的結構圖。 圖2顯示DUT10之相鄰接腳之波形例的說明圖。 圖3顯示昔知之1C測試器的結構圖。 圖4顯示DUT10之具體結構的說明圖。 圖5(a)、5(b) DUT10之主要部的放大剖面圖。 【主要元件符號說明】 10〜受測試對象 11〜帶狀自動化黏合構裝捲帶 12〜半導體積體電路 13〜接腳 14〜異物 20〜DC測定部 30〜控制部 40〜測試部 41〜脈衝產生部 42〜測定部 43〜控制部 C〜腳間電容 R〜接腳間電阻 A/D〜轉換部 a〜並未接腳間短路時所形成之波形 b〜異物差一點接觸到另一邊的接腳時所形成之波形

Claims (1)

1333079 十、申請專利範圍·· 腳之有複數接 其特徵為： 腳產電路於該彻積_之所望接 接腳腳之該—體電路的 中，1項之半雜積體電路之測試方法，其 I路从知波社於攸值，驗C__定為接腳間 之半麵體電路； 接腳產生脈衝或階I臟°，斜導體積體電路之所望 波形，以秋接腳間短路。*由鄰接該所望接腳之相鄰接腳的 波形4大3奴IC賴.財，於欺時點若 皮ίΓίί疋值，則由測試部判定為接腳間短路。 有：°月專利範圍第3或4項之1C測試器，其中’測試部具 =生:以:=;;腳產生脈衝或階躍訊號;* 十一、圖式：