JP5032892B2 - 回路基板検査方法及び装置 - Google Patents
回路基板検査方法及び装置 Download PDFInfo
- Publication number
- JP5032892B2 JP5032892B2 JP2007146214A JP2007146214A JP5032892B2 JP 5032892 B2 JP5032892 B2 JP 5032892B2 JP 2007146214 A JP2007146214 A JP 2007146214A JP 2007146214 A JP2007146214 A JP 2007146214A JP 5032892 B2 JP5032892 B2 JP 5032892B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- signal
- power supply
- circuit board
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
定電流電源の一方の出力端子を前記一つの信号ピンに接続し、前記定電流電源の他方の出力端子を前記電源ピンに接続して、前記一つの信号ピンから前記電源ピンへと所定値の電流を印加し、他の残余の信号ピンは、前記定電流電源の前記他方の出力端子に接続して、前記電源ピンと前記電流を印加した信号ピンとの間の電圧値を測定することによって前記IC部品の前記回路基板への逆実装を判定する回路基板検査方法において、
(a)前記電源ピンと前記電流を印加した信号ピンとの間の電圧の測定により電圧値が得られなかった場合に、該信号ピンをフェイルピンとして記憶する工程と、
(b)前記電流を印加した信号ピンを順次他の信号ピンに切り替えて、前記全ての信号ピンに対して前記工程(a)を実施する工程と、
(c)前記工程(b)が終了した後、前記IC部品が前記回路基板に正常に実装されているか否かを判定する工程と、
を有し、前記工程(c)において、前記電流を印加した信号ピンが全てフェイルピンである場合、前記IC部品が前記回路基板に逆に実装されていると判定することを特徴とする回路基板検査方法が提供される。
(A)前記IC部品の前記電源ピン及び前記各信号ピンと接触して電気的に接続可能な複数のピンプローブを備え、前記IC部品が取り付けられた回路基板を固定するための回路基板固定手段と、
(B)所定値の電流を供給することのできる定電流電源と、
(C)前記定電流電源の一方の出力端子を前記一つの信号ピンに接続された前記ピンプローブに接続し、前記定電流電源の他方の出力端子を前記電源ピンに接続された前記ピンプローブに接続し、他の残余の前記信号ピンに接続されたピンプローブは、前記定電流電源の前記他方の出力端子に接続するためのピン選択切替手段と、
(D)前記ピン選択切替手段を制御し、前記定電流電源に接続された前記一つの信号ピンから前記電源ピンへと所定値の電流を印加し、他の残余の前記信号ピンは、前記定電流電源の前記他方の出力端子に接続して、前記電源ピンと前記電流を印加した信号ピンとの間の電圧値を測定し、
前記信号ピンに電流を印加したとき、前記電流を印加した信号ピンと前記電源ピンとの間に電圧値が得られなかった場合に、該信号ピンをフェイルピンとして記憶し、
電流を印加する信号ピンを順次他の信号ピンに切り替えて、前記全ての信号ピンに対して前記測定を実施する、
制御手段と、
を有し、前記制御手段は、前記電流を印加した信号ピンが全てフェイルピンである場合、前記IC部品が前記回路基板に逆に実装されていると判定することを特徴とする回路基板検査装置が提供される。
図1〜図4を参照して、本発明に係る回路基板検査方法の一実施例について説明する。
本実施例にて、本発明の回路基板検査方法を実施するに際して、電源ピン3と、いずれかの信号ピン5又はグランドピン4との間に、本例では、電源ピン3と信号ピン5bとの間に定電流電源10を接続し、電源ピン3と信号ピン5bとの間の電圧を電圧計11で測定する。
上述のように、本発明の回路基板検査方法によれば、IC部品の逆実装検査と同時に、IC部品の各ピン間のショートの有無の検査を行うことができる。
本発明によれば、上記第一及び第の二の測定原理に基づき、全ての信号ピン5に対して、本発明の回路基板検査を実施する。つまり、定電流電源10の信号ピン5に接続された側の出力端子(正側)を、順次、他の信号ピン5に切り替えることにより、全ての信号ピン5に対して、回路基板検査を実施する。
(a)定電流電源の一方の出力端子を一つの信号ピンに接続し、定電流電源の他方の出力端子を電源ピンに接続して、一つの信号ピンから電源ピンへと所定値の電流を印加し、他の残余の信号ピンは、定電流電源の前記他方の出力端子に接続して、電源ピンと電流を印加した信号ピンとの間の電圧値を測定する。
(b)上記測定により電圧値が得られなかった場合に、該信号ピンをフェイルピンとして記憶する。
(c)引き続いて、電流を印加した信号ピンを順次他の信号ピンに切り替えて、全ての信号ピンに対して前記工程(a)、(b)を実施する。
(i)電流を印加した信号ピンが全てフェイルピンである場合には、IC部品が回路基板に逆に実装されていると判定する。つまり、
(ii)電流を印加した信号ピンの内少なくとも一つの信号ピンはフェイルピンでない場合には、IC部品が回路基板に正常に実装されていると判定する。
オープン検査は、図4に示すように、従来行われているオープン検査にて行うことができる。
次に、図5〜図8を参照して、実施例1で説明した本発明の回路基板検査方法を実施するための検査装置の一実施例について説明する。
(i)電流を印加した信号ピン5が全てフェイルピンである場合、IC部品が回路基板に逆に実装されていると判定する。即ち、
(ii)電流を印加した信号ピン5の内少なくとも一つの信号ピン5はフェイルピンでない場合、
IC部品1が回路基板1Aに正常に実装されていると判定する。
1A 回路基板
2 IC本体
3 電源ピン
4 グランドピン
5(5a、5b、5c) 入出力ピン(信号ピン)
10 定電流電源(信号源)
11 電圧計
14 定電圧電源
15 電流計
100 回路基板検査装置
102 ピンボード(回路基板固定手段)
103 押し治具(回路基板固定手段)
110 スキャナボード(ピン選択切替手段)
120 測定部
130 制御部(制御手段)
140 記録部
D1、D2 寄生ダイオード
N(N1、N2、・・・、Nn) ピンプローブ
SW(SW1、SW2、・・・、SWn) スイッチング装置
Claims (4)
- 電源ピン、グランドピン及び複数の信号ピンを備え、前記電源ピン及び前記グランドピンと、前記各信号ピンとの間に寄生ダイオードが存在しているIC部品が取り付けられた回路基板の良否を判定する回路基板検査方法であって、
定電流電源の一方の出力端子を前記一つの信号ピンに接続し、前記定電流電源の他方の出力端子を前記電源ピンに接続して、前記一つの信号ピンから前記電源ピンへと所定値の電流を印加し、他の残余の信号ピンは、前記定電流電源の前記他方の出力端子に接続して、前記電源ピンと前記電流を印加した信号ピンとの間の電圧値を測定することによって前記IC部品の前記回路基板への逆実装を判定する回路基板検査方法において、
(a)前記電源ピンと前記電流を印加した信号ピンとの間の電圧の測定により電圧値が得られなかった場合に、該信号ピンをフェイルピンとして記憶する工程と、
(b)前記電流を印加した信号ピンを順次他の信号ピンに切り替えて、前記全ての信号ピンに対して前記工程(a)を実施する工程と、
(c)前記工程(b)が終了した後、前記IC部品が前記回路基板に正常に実装されているか否かを判定する工程と、
を有し、前記工程(c)において、前記電流を印加した信号ピンが全てフェイルピンである場合、前記IC部品が前記回路基板に逆に実装されていると判定することを特徴とする回路基板検査方法。 - 前記工程(c)において、前記IC部品が前記回路基板に正常に実装されていると判定された場合、前記フェイルピンとして記憶された信号ピンと、その両隣りのピンに対して、並びに、前記電源ピン及び前記グランドピンと、その両隣りのピンに対して、オープン検査を行い、ショート状態にあるピンを確定することを特徴とする請求項1に記載の回路基板検査方法。
- 電源ピン、グランドピン及び複数の信号ピンを備え、前記電源ピン及び前記グランドピンと、前記各信号ピンとの間に寄生ダイオードが存在しているIC部品が取り付けられた回路基板の良否を判定する回路基板検査装置において、
(A)前記IC部品の前記電源ピン及び前記各信号ピンと接触して電気的に接続可能な複数のピンプローブを備え、前記IC部品が取り付けられた回路基板を固定するための回路基板固定手段と、
(B)所定値の電流を供給することのできる定電流電源と、
(C)前記定電流電源の一方の出力端子を前記一つの信号ピンに接続された前記ピンプローブに接続し、前記定電流電源の他方の出力端子を前記電源ピンに接続された前記ピンプローブに接続し、他の残余の前記信号ピンに接続されたピンプローブは、前記定電流電源の前記他方の出力端子に接続するためのピン選択切替手段と、
(D)前記ピン選択切替手段を制御し、前記定電流電源に接続された前記一つの信号ピンから前記電源ピンへと所定値の電流を印加し、他の残余の前記信号ピンは、前記定電流電源の前記他方の出力端子に接続して、前記電源ピンと前記電流を印加した信号ピンとの間の電圧値を測定し、
前記信号ピンに電流を印加したとき、前記電流を印加した信号ピンと前記電源ピンとの間に電圧値が得られなかった場合に、該信号ピンをフェイルピンとして記憶し、
電流を印加する信号ピンを順次他の信号ピンに切り替えて、前記全ての信号ピンに対して前記測定を実施する、
制御手段と、
を有し、前記制御手段は、前記電流を印加した信号ピンが全てフェイルピンである場合、前記IC部品が前記回路基板に逆に実装されていると判定することを特徴とする回路基板検査装置。 - 前記制御手段は、前記IC部品が前記回路基板に正常に実装されていると判定された場合、前記記憶された前記フェイルピンと、その両隣りのピンに対して、並びに、前記電源ピン及び前記グランドピンと、その両隣のピンに対して、オープン検査を行い、ショート状態にあるピンを確定することを特徴とする請求項3に記載の回路基板検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007146214A JP5032892B2 (ja) | 2007-05-31 | 2007-05-31 | 回路基板検査方法及び装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007146214A JP5032892B2 (ja) | 2007-05-31 | 2007-05-31 | 回路基板検査方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008298641A JP2008298641A (ja) | 2008-12-11 |
JP5032892B2 true JP5032892B2 (ja) | 2012-09-26 |
Family
ID=40172284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007146214A Active JP5032892B2 (ja) | 2007-05-31 | 2007-05-31 | 回路基板検査方法及び装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5032892B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101311871B1 (ko) | 2012-05-31 | 2013-09-27 | 크루셜텍 (주) | 터치 집적 회로의 오픈 쇼트 검사 장치 및 방법 |
KR101924413B1 (ko) * | 2018-04-30 | 2018-12-03 | 주식회사 디케이티 | 자동 얼라인이 가능한 연성회로기판 검사장치 및 검사방법 |
CN113324775B (zh) * | 2021-04-16 | 2023-12-26 | 广州亚美信息科技有限公司 | 后视系统的倒车功能测试设备、系统及方法 |
CN113219323A (zh) * | 2021-04-29 | 2021-08-06 | 深圳数马电子技术有限公司 | 一种芯片引脚连通性的测试装置、方法和可读存储介质 |
-
2007
- 2007-05-31 JP JP2007146214A patent/JP5032892B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008298641A (ja) | 2008-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8275569B2 (en) | Test apparatus and diagnosis method | |
JP4532570B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
US20090315583A1 (en) | Testable integrated circuit and ic test method | |
US5521513A (en) | Manufacturing defect analyzer | |
JP5032892B2 (ja) | 回路基板検査方法及び装置 | |
JP4978779B2 (ja) | 半導体集積回路の試験方法及びicテスタ | |
JP2008203077A (ja) | 回路検査装置及び回路検査方法 | |
JP6618826B2 (ja) | 回路基板検査装置 | |
JP5160332B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
JP2007315789A (ja) | 半導体集積回路およびその実装検査方法 | |
JP2010175489A (ja) | 回路基板検査装置および回路基板検査方法 | |
JP2008026122A (ja) | 半導体素子検査装置のメンテナンス方法 | |
JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
JP2011215007A (ja) | 試験装置及び試験方法 | |
JP4025731B2 (ja) | タイミング補正装置、タイミング補正方法及びデバイス評価装置 | |
JP3553509B2 (ja) | 半導体集積回路及びその検査方法 | |
JP2010066050A (ja) | 絶縁検査装置および絶縁検査方法 | |
JP5474392B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
JP7444071B2 (ja) | 検査装置、検査方法、及び検査装置用プログラム | |
KR101904550B1 (ko) | 전기 회로 검사 시스템 및 그 방법 | |
JP4727641B2 (ja) | テスター装置 | |
JP3436138B2 (ja) | 半導体試験装置用バイアス電源回路 | |
JP5160331B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
KR100701374B1 (ko) | 반도체 소자의 아이디디큐 불량분석 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120629 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5032892 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |