JP4025731B2

JP4025731B2 - タイミング補正装置、タイミング補正方法及びデバイス評価装置

Info

Publication number: JP4025731B2
Application number: JP2004017023A
Authority: JP
Inventors: 保則柴田
Original assignee: Elpida Memory Inc
Current assignee: Micron Memory Japan Ltd
Priority date: 2004-01-26
Filing date: 2004-01-26
Publication date: 2007-12-26
Anticipated expiration: 2024-01-26
Also published as: JP2005207989A; US20050177331A1

Description

本発明は、デバイスの試験装置に対してタイミングキャリブレーションの補正データを供給するタイミング補正装置、タイミング補正方法及びこのタイミング補正装置を備えたデバイス評価装置に関し、特に、テスタピン分岐により複数のデバイスを同時に試験する試験装置に対してタイミングキャリブレーションの補正データを供給するタイミング補正装置、タイミング補正方法及びデバイス評価装置に関する。

従来より、ＬＳＩ（Large Scale Integrated circuit：大規模集積回路）等の半導体デバイスの良否を評価するデバイス評価装置が使用されている（例えば、特許文献１及び２参照。）。デバイス評価装置には、ＤＵＴ（Device Under Test：被評価デバイス）にテスト用の信号を入出力してデバイスを試験する試験装置と、ＤＵＴを試験装置にセットして接続する（以下、実装するともいう）ハンドリング装置が設けられている。試験装置は、デバイスに例えば数十本のテスタピンを介して同時に複数の入力信号を入力し、この入力信号に対する出力信号を検出することにより必要な試験を行う。このとき、試験装置がデバイスに同じタイミングで信号を入力するために、各信号の波形を調整する。この波形の調整をタイミングキャリブレーションという。デバイス評価装置には、試験装置に対してタイミングキャリブレーションのための補正データ（以下、単に補正データともいう）を供給するタイミング補正装置が設けられている。

図６は従来のデバイス評価装置を示すブロック図である。なお、図６において、破線の矢印はタイミングキャリブレーションの補正データを取得する際の信号の流れを示し、実線の矢印は補正データを使用してデバイスの試験を行う際の信号の流れを示す。図６に示すように、従来のデバイス評価装置１０１においては、ＤＵＴであるデバイス１０２が実装され、デバイス１０２に対してテスト用の信号を入出力してデバイス１０２の良否を判定する試験装置１０３が設けられている。また、デバイス評価装置１０１には、デバイス１０２を試験装置１０３に実装するハンドリング装置１０４が設けられている。更に、デバイス評価装置１０１には、試験装置１０３に対してタイミングキャリブレーションの補正データを供給するタイミング補正装置１０５が設けられている。なお、図６においては、試験装置１０３には１個のデバイス１０２が接続されるようになっているが、実際には、試験装置１０３には複数個のデバイス１０２が接続され、この複数個のデバイス１０２に対して同時に試験を行う。

タイミング補正装置１０５には、補正データ取得回路１０６及び補正データ作成・保存回路１０７が設けられている。補正データ取得回路１０６は、試験装置１０３にデバイス１０２を実装しない状態で、テスト用の信号のタイミングを測定するものである。また、補正データ作成・保存回路１０７は、補正データ取得回路１０６の測定結果が入力され、この測定結果をオシロスコープ（図示せず）又はコンパレータ回路（図示せず）を用いて基準タイミングと比較し、その差分を計算してタイミングキャリブレーションの補正データを作成し、これを保存するものである。また、補正データ作成・保存回路１０７は、試験装置１０３がデバイス１０２に対して試験を行う際に、補正データを試験装置１０３に対して供給する。そして、試験装置１０３はこの供給された補正データに基づいてテスト用の信号をオフセットすることによりタイミングキャリブレーションを行って、デバイス１０２を試験する。

また、図７（ａ）及び（ｂ）は試験装置のテスタピンとＤＵＴとの関係を示す図であり、（ａ）はテスタピン分岐を行っていない場合を示し、（ｂ）はテスタピンで信号を２分岐している場合を示す。図７（ａ）に示すように、テスタピン分岐を行わない試験装置においては、１組のテスタピンに対して１つのＤＵＴが設けられている。一方、図７（ｂ）に示すように、テスタピンで信号を２分岐する試験装置においては、１つのテスト信号は１本のテスタピンにより２つに分岐されるため、１組のテスタピンに対して２つのＤＵＴが設けられている。このため、テスタピンの組数の２倍の数のＤＵＴを同時に試験できるようになっている。

特開平１０−０９０３５２号公報特開２００３−１８５７０７号公報

しかしながら、上述の従来の技術には、以下に示すような問題点がある。上述のデバイス評価装置においては、試験装置にデバイスを接続していない状態（以下、この状態を未実装ともいう）で補正データを取得する。しかし、デバイスの試験を行うときには、試験装置にはデバイスが接続されている。このため、補正データ取得時とデバイス試験時とではテスタピンに寄生する容量、反射波の影響、波形のなまり等が異なり、補正データと実際に補正されるべきタイミングずれとの間に、誤差が生じてしまう。特に、テスタピン分岐の試験装置を使用する場合、各テスタピンに接続されているデバイスの個数（以下、実装状態ともいう）によりタイミングずれが異なる。例えば、テスタピンで信号を２分岐する場合、２分岐されたテスタピンの両方にデバイスが接続されている場合（以下、この状態を両実装ともいう）と、２分岐されたテスタピンの一方のみにデバイスが接続されている場合（以下、この状態を片実装ともいう）とで、タイミングずれの大きさが異なってしまう。

図８は、横軸に時間をとり、縦軸に信号電位をとって、デバイスの実装状態によるタイミングずれの違いを示すグラフ図である。図８に示すように、デバイス未実装のときのタイミング補正量ΔＴ_０と、デバイス両実装のときのタイミング補正量ΔＴ_２と、デバイス片実装のときのタイミング補正量ΔＴ_１とは相互に異なっており、ΔＴ_０＜ΔＴ_１＜ΔＴ_２となっている。このため、タイミングキャリブレーションの補正データをデバイス未実装時の補正量ΔＴ_０に基づいて作成すると、デバイス試験時にはタイミング補正量に誤差が生じてしまい、しかも、この補正量の誤差は、デバイス両実装時とデバイス片実装時とで異なってしまう。この補正量の誤差は、例えば約４００ピコ秒である。このため、デバイスの試験時に精度よくタイミングキャリブレーションを行うことができず、デバイスに入力するテスト信号の波形が劣化し、派生、即ち、ある試験速度における歩留り（パス（良品）とフェイル（不良品）との比率）が低下する。また、派生を向上させるためには、試験速度を低下させなくてはならず、試験の効率が低下する。

本発明はかかる問題点に鑑みてなされたものであって、テスタピン分岐の試験装置に対しても高精度なタイミングキャリブレーションの補正データを供給することができるタイミング補正装置、タイミング補正方法及びタイミング補正装置を備えたデバイス評価装置を提供することを目的とする。

本発明に係るタイミング補正装置は、各テスタピンが夫々複数に分岐しておりこのテスタピンに接続されたデバイスにテスト用信号を入力して試験を行う試験装置に対して、前記テスト用信号のタイミングキャリブレーションの補正データを供給するタイミング補正装置において、前記各テスタピンに前記デバイスを接続した状態で前記補正データを取得する補正データ取得部と、前記試験を行うときに前記各テスタピンに接続されたデバイスの数を認識する認識部と、複数の前記補正データから前記認識されたデバイスの数に対応する前記補正データを選択して前記試験装置に対して出力する選択部と、有することを特徴とする。

本発明においては、補正データ取得部が、テスタピンに接続されたデバイスの数が相互に異なる複数の状態において夫々補正データを取得し、選択部が、この複数の補正データから、試験時に各テスタピンに接続されたデバイスの数に対応する補正データを選択することにより、最適な補正データを使用してタイミングキャリブレーションを行うことができる。これにより、デバイスに対する試験精度が向上する。

また、前記認識部は、前記デバイスの数の他に前記試験の条件も認識するものであり、前記選択部は、前記認識されたデバイスの数の他に前記試験の条件にも対応する前記補正データを選択して前記試験装置に対して出力するものであることが好ましい。これにより、デバイスに対する試験精度がより一層向上する。

本発明に係るタイミング補正方法は、各テスタピンが夫々複数に分岐しておりこのテスタピンに接続されたデバイスにテスト用信号を入力して試験を行う試験装置に対して、前記テスト用信号のタイミングキャリブレーションの補正データを供給するタイミング補正方法において、前記各テスタピンに前記デバイスを接続した状態で前記補正データを取得する補正データ取得工程と、前記各テスタピンに接続されたデバイスの数を認識する認識工程と、複数の前記補正データから前記認識されたデバイスの数に対応する前記補正データを選択して前記試験装置に対して出力する選択工程と、有することを特徴とする。

本発明に係るデバイス評価装置は、各テスタピンが夫々複数に分岐しておりこのテスタピンに接続されたデバイスにテスト用信号を入力して試験を行う試験装置と、この試験装置に前記テスト用信号のタイミングキャリブレーションの補正データを供給するタイミング補正装置と、を有し、前記タイミング補正装置は、前記各テスタピンに前記デバイスを接続した状態で前記補正データを取得する補正データ取得部と、前記試験を行うときに前記各テスタピンに接続されたデバイスの数を認識する認識部と、複数の前記補正データから前記認識されたデバイスの数に対応する前記補正データを選択して前記試験装置に対して出力する選択部と、有することを特徴とする。

本発明によれば、テスタピンに対するデバイスの接続数が異なる複数の状態において夫々タイミングキャリブレーションの補正データを取得し、デバイスの試験時には最適な補正データを使用することができるため、テスタピン分岐の試験装置に対しても、高精度なタイミングキャリブレーションの補正データを供給することができる。この結果、デバイスに対する試験精度を向上させることができる。

以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態について説明する。図１は本実施形態に係るデバイス評価装置を示すブロック図であり、図２は図１に示すデバイス評価装置の補正データ選択回路の一部分を示す図である。なお、図１において、破線の矢印はタイミングキャリブレーションの補正データを取得する際の信号の流れを示し、実線の矢印は補正データを使用してデバイスの試験を行う際の信号の流れを示す。

図１に示すように、本実施形態に係るデバイス評価装置１においては、デバイスの試験装置３が設けられている。試験装置３は、ＤＵＴであるデバイス２が接続され、デバイス２に対してテスト用の信号を入出力してデバイス２の良否を判定するものである。試験装置３においては、同時に複数のデバイス２が実装されるようになっており、各テスタピンにおいて信号が２分岐されている。即ち、図７（ｂ）に示すように、第１のデバイス２（ＤＵＴ１）と第２のデバイス２（ＤＵＴ２）とが同じテスタピンに接続されており、第３のデバイス２（ＤＵＴ３）と第４のデバイス２（ＤＵＴ４）とが同じテスタピンに接続されている。なお、図１においては、便宜上１個のデバイス２のみが示されている。また、デバイス評価装置１には、デバイス２を試験装置３に実装するハンドリング装置４が設けられている。

更に、デバイス評価装置１には、試験装置３に対してタイミングキャリブレーションの補正データを供給するタイミング補正装置５が設けられている。タイミング補正装置５においては、補正データ取得回路６、補正データ作成・保存回路７、実装状態センサ８、測定状況センサ９及び補正データ選択回路１０が設けられている。

補正データ取得回路６は、試験装置３にデバイス２を片実装及び両実装した状態で、試験条件毎に、夫々テスト用の信号のタイミングを測定するものである。即ち、補正データ取得回路６は、全ての実装状態及び試験条件について、テスト用の信号のタイミングを測定する。また、補正データ作成・保存回路７は、補正データ取得回路６の測定結果が入力され、この測定結果をオシロスコープ（図示せず）又はコンパレータ回路（図示せず）を用いて基準タイミングと比較し、その差分を計算して実装状態毎及び試験条件毎にタイミングキャリブレーションの補正データを作成し、これを保存するものである。補正データ取得回路６及び補正データ作成・保存回路７により補正データ取得部が形成されている。

実装状態センサ８は、ハンドリング装置４から実装状態、即ち、各テスタピンに接続されているデバイス２の個数を示す実装信号を受け取り、これを補正データ選択回路１０に対して出力するものである。実装信号とは、複数の２値信号からなる信号であり、各２値信号は、試験装置３における各デバイス実装位置について、デバイス２が実装されている場合はハイレベルとなり実装されていない場合はロウレベルとなる信号である。例えば、試験装置３における複数のデバイス実装位置のうち、ｋ番目（ｋは整数）の実装位置にデバイス２が実装されているか否かを示す信号は、ＤＵＴ（ｋ）実装信号であり、ハンドリング装置４からは、デバイス実装位置の数だけＤＵＴ（ｋ）実装信号が出力されることになる。また、測定状況センサ９は、試験装置３から試験条件を示す試験条件信号を受け取り、これを補正データ選択回路１０に対して出力するものである。試験条件信号とは、複数の２値信号からなる信号であり、試験が行われているか否かを示すと共に、試験が行われている場合は、試験毎に異なる試験条件、即ち、デバイス２に入力するテスト信号のタイミング及び電圧等の条件を示す信号である。

補正データ選択回路１０は、実装状態センサ８及び測定状況センサ９から夫々実装信号及び試験条件信号が入力され、これらの信号に基づいてデバイスの実装状態及び試験条件を判定し、その判定結果に基づいて、補正データ作成・保存回路７に保存されている複数の補正データから最適な補正データを選択し、試験装置３に対して出力するものである。試験装置３はこの補正データに基づいてテスト用の信号をオフセットすることによりタイミングキャリブレーションを行って、デバイス２の試験を行うものである。

図２に示すように、補正データ選択回路１０においては、ＡＮＤ回路１１が設けられている。ＡＮＤ回路１１は、ＤＵＴ（２ｎ−１）実装信号、ＤＵＴ（２ｎ）実装信号、及び試験条件信号が入力され、この３種類の信号の論理積を選択信号として出力するものである。なお、ｎは自然数である。ＤＵＴ（２ｎ−１）実装信号は、試験装置３における複数のデバイス実装位置のうち（２ｎ−１）番目の実装位置にデバイス２が実装されている場合にハイレベルとなり、実装されていない場合にロウレベルとなる信号である。同様に、ＤＵＴ（２ｎ）実装信号は、試験装置３における（２ｎ）番目の実装位置にデバイス２が実装されている場合にハイレベルとなり、実装されていない場合にロウレベルとなる信号である。試験装置３における（２ｎ−１）番目及び（２ｎ）番目の実装位置は、相互に対をなす実装位置、即ち、１本のテスタピンに接続された実装位置である。また、試験条件信号は、試験装置３が試験を行っているときにハイレベルとなり試験を行っていないときにロウレベルとなる信号である。

ＡＮＤ回路１１は、デバイスが両実装である場合、即ち、試験装置３の（２ｎ−１）番目の実装位置及び（２ｎ）番目の実装位置の双方にデバイス２が実装されている場合であって、試験を行っている場合は、選択信号としてハイレベルの選択信号を出力し、それ以外の場合はロウレベルの選択信号を出力する。実装状態センサ８、測定状況センサ９及びＡＮＤ回路１１により認識部が形成されている。また、補正データ選択回路１０における認識部以外の部分には、ＡＮＤ回路１１から出力された選択信号に基づいて、補正データ作成・保存回路７から入力された複数の補正データから、１の補正データを選択する選択部が設けられている。

次に、上述の如く構成された本実施形態に係るデバイス評価装置の動作、即ち、デバイス評価方法について説明する。図３は本実施形態における補正データの取得工程を示すフローチャート図であり、図４は本実施形態における認識工程及び選択工程を示すフローチャート図である。本実施形態におけるデバイスの評価方法は、タイミング補正工程及びデバイス試験工程とからなり、タイミング補正工程は、試験装置３の各テスタピンにデバイス２を接続した状態で補正データを取得する補正データ取得工程と、各テスタピンに接続されたデバイス２の数を認識する認識工程と、認識されたデバイスの数に基づいて、複数の補正データから１の補正データを選択して試験装置３に対して出力する選択工程とからなる。

先ず、補正データの取得工程について説明する。図１及び図３に示すように、補正データの取得を開始すると、先ず、ステップＳ１に示すように、タイミング補正装置５が、試験装置３から出力された信号又は手動で入力された情報に基づいて、試験装置３にテスタピン分岐があるかどうかを判定する。テスタピン分岐がある場合は、ステップＳ２及びＳ３に進み、実装状態毎及び試験条件毎に補正データを取得する。このとき、ハンドリング装置４がデバイス２を試験装置３に片実装又は両実装し、補正データ取得回路６が各実装状態において試験条件毎にテスト用の信号のタイミングを測定し、その測定結果を補正データ作成・保存回路７に対して出力する。そして、補正データ作成・保存回路７が、この測定結果をオシロスコープ又はコンパレータ回路により基準タイミングと比較し、その差分を計算して試験条件毎にタイミングキャリブレーションの補正データを作成し、保存する。このようにして作成される補正データの例を、表１及び表２に示す。表１は実装状態が両実装である場合の補正データを示し、表２は実装状態が片実装である場合の補正データを示す。また、表１及び表２において、上段は実装位置（ＤＵＴ１〜ＤＵＴ４）を示し、下段はタイミング補正量を示す。そして、この試験条件毎の補正データの作成及び保存を、実装状態を変えて繰返し、全ての実装状態について補正データを取得して、終了する。

一方、ステップＳ１においてテスタピン分岐がないと判定された場合は、ステップＳ４に進み、デバイスを実装した状態で試験条件毎に補正データを取得し、終了する。このようにして、全ての実装状態及び試験条件について、タイミングキャリブレーションの補正データを取得する。

次に、認識工程について説明する。先ず、図１に示すように、ハンドリング装置４が、デバイス２を試験装置３に実装する。そして、図４に示すように、補正データの使用してタイミングキャリブレーションを開始する。先ず、ステップＳ５に示すように、タイミング補正装置５が、試験装置３から出力された信号又は手入力された情報に基づいて、試験装置３にテスタピン分岐があるかどうかを判定する。テスタピン分岐がある場合は、ステップＳ６に進み、デバイスが両実装であるかどうかを判定する。

ステップＳ６においては、実装状態センサ８がハンドリング装置４から実装状態を示す実装信号を受け取り、これを補正データ選択回路１０に対して出力する。また、測定状況センサ９が試験装置３から、試験が行われているか否か及び試験条件を示す試験条件信号を受け取り、これを補正データ選択回路１０に対して出力する。そして、補正データ選択回路１０が、実装信号及び試験条件信号に基づいて実装状態及び試験条件を判定する。このとき、実装状態の判定は、図２に示すように、補正データ選択回路１０のＡＮＤ回路１１が、ＤＵＴ（２ｎ−１）実装信号、ＤＵＴ（２ｎ）実装信号及び試験条件信号の論理積をとることにより行う。即ち、両実装である場合は論理積がハイレベルとなり、それ以外の場合は論理積がロウレベルとなる。

次に、選択工程について説明する。ステップＳ６において、デバイスが両実装であると判定された場合は、ステップＳ７に進み、補正データ選択回路１０が、補正データ作成・保存回路７に保存されている実装状態及び試験条件毎の複数の補正データから、両実装用の補正データ、例えば前記表１に示す補正データを選択して、試験装置３に対して出力する。また、ステップＳ６において、デバイスが両実装でないと判定された場合は、片実装であると判断し、ステップＳ８に進み、補正データ選択回路１０が片実装用の補正データ、例えば前記表２に示す補正データを選択して、試験装置３に対して出力する。なお、試験条件信号がロウレベルであれば、両実装であっても選択信号はロウレベルになるが、この場合は試験を行っていないため、選択信号のレベルはどちらでも構わない。

一方、ステップＳ５において、テスタピン分岐なしと判定された場合は、ステップＳ９に進み、補正データ選択回路１０がテスタピンの分岐が無い場合の補正データを選択して、試験装置３に対して出力する。

その後、デバイス試験工程を実施する。即ち、図４のステップＳ１０に示すように、試験装置３がタイミング補正装置５の補正データ選択回路１０から入力された補正データに基づいて、テスト信号のタイミング補正（タイミングキャリブレーション）を行い、デバイス２に対して試験を行う。そしてこの試験を、試験条件を変えて繰り返す。これにより、デバイス２が良品であるか否かの評価を行うことができる。

本実施形態においては、タイミング補正装置がデバイスの実装状態及び試験条件毎にタイミングキャリブレーションの補正データを取得し、デバイスの試験を行う際に、実装状態及び試験条件に応じて自動的に最適な補正データを選択するため、精度よくタイミングキャリブレーションを行うことができる。これにより、テスト信号の波形の劣化及びタイミングずれを抑えることができるため、派生及び歩留りが低下することがない。この結果、デバイスの試験を精度よく行うことができると共に、派生を向上させるために試験速度を低下させる必要がないため、試験を効率よく行うことができる。

なお、本実施形態においては、テスタピンが２分岐である場合を示したが、本発明はこれに限定されず、テスタピンは３分岐以上に分岐されていてもよい。この場合、デバイスの実装状態は、片実装及び両実装の２状態ではなく、より多くの状態をとることになる。例えば、３分岐の場合は、デバイス１個のせ、２個のせ、３個のせの３状態がある。そして、この場合は、全ての実装状態について補正データを取得する。

また、本実施形態においては、実装状態及び試験状態毎に補正データを取得し、実装状態及び試験状態の双方に基づいて補正データを選択する例を示したが、実装状態毎に補正データを取得し、実装状態のみに基づいて補正データを選択してもよい。

次に、本発明の第２の実施形態について説明する。図５は本実施形態に係るデバイス評価装置を示すブロック図である。図５に示すように、本実施形態に係るデバイス評価装置２１においては、タイミング補正装置２５に監視カメラ２２が設けられており、実装状態センサ８には、ハンドリング装置４からではなく、監視カメラ２２から実装信号が入力されるようになっている。即ち、監視カメラ２２は、試験装置３におけるデバイスの実装位置を撮像し、実装状態、即ち、実装されたデバイスの数を認識し、その結果を実装状態センサ８に対して出力するものである。また、本実施形態に係るデバイス評価装置２１においては、デバイスの試験時にタイミングキャリブレーションの補正データを使用するか否かを、使用者が決定できるようになっている。本実施形態における上記以外の構成及び動作は、前述の第１の実施形態と同様である。

本実施形態においては、タイミング補正装置２５が監視カメラ２２を備えているため、ハンドリング装置４が実装信号を出力する必要がない。従って、ハンドリング装置として実装信号を出力する機能を備えていない装置を使用しても、実装状態に応じた補正データを選択することができる。本実施形態における上記以外の効果は、前述の第１の実施形態と同様である。

本発明の第１の実施形態に係るデバイス評価装置を示すブロック図である。図１に示すデバイス評価装置の補正データ選択回路の一部分を示す図である。本実施形態における補正データの取得工程を示すフローチャート図である。本実施形態における認識工程及び選択工程を示すフローチャート図である。本発明の第２の実施形態に係るデバイス評価装置を示すブロック図である。従来のデバイス評価装置を示すブロック図である。（ａ）及び（ｂ）は試験装置のテスタピンとＤＵＴとの関係を示す図であり、（ａ）はテスタピン分岐を行っていない場合を示し、（ｂ）はテスタピンで信号を２分岐している場合を示す。横軸に時間をとり、縦軸に信号電位をとって、デバイスの実装状態によるタイミングずれの違いを示すグラフ図である。

符号の説明

１、２１、１０１；デバイス評価装置
２、１０２；デバイス
３、１０３；試験装置
４、１０４；ハンドリング装置
５、２５、１０５；タイミング補正装置
６、１０６；補正データ取得回路
７、１０７；補正データ作成・保存回路
８；実装状態センサ
９；測定状況センサ
１０；補正データ選択回路
１１；ＡＮＤ回路
２２；監視カメラ

Claims

各テスタピンが夫々複数に分岐しておりこのテスタピンに接続されたデバイスにテスト用信号を入力して試験を行う試験装置に対して、前記テスト用信号のタイミングキャリブレーションの補正データを供給するタイミング補正装置において、前記各テスタピンに前記デバイスを接続した状態で前記補正データを取得する補正データ取得部と、前記試験を行うときに前記各テスタピンに接続されたデバイスの数を認識する認識部と、複数の前記補正データから前記認識されたデバイスの数に対応する前記補正データを選択して前記試験装置に対して出力する選択部と、有することを特徴とするタイミング補正装置。
前記認識部は、前記デバイスの数の他に前記試験の条件も認識するものであり、前記選択部は、前記認識されたデバイスの数の他に前記試験の条件にも対応する前記補正データを選択して前記試験装置に対して出力するものであることを特徴とする請求項１に記載のタイミング補正装置。
前記認識部は、前記デバイスを前記試験装置における接続位置に搬送するハンドリング装置から出力される信号に基づいて前記デバイスの数を認識するものであることを特徴とする請求項１又は２に記載のタイミング補正装置。
前記認識部は監視カメラを有し、この監視カメラが前記試験装置における前記デバイスの接続位置を撮像することにより前記デバイスの数を認識するものであることを特徴とする請求項１又は２に記載のタイミング補正装置。
各テスタピンが夫々複数に分岐しておりこのテスタピンに接続されたデバイスにテスト用信号を入力して試験を行う試験装置に対して、前記テスト用信号のタイミングキャリブレーションの補正データを供給するタイミング補正方法において、前記各テスタピンに前記デバイスを接続した状態で前記補正データを取得する補正データ取得工程と、前記各テスタピンに接続されたデバイスの数を認識する認識工程と、複数の前記補正データから前記認識されたデバイスの数に対応する前記補正データを選択して前記試験装置に対して出力する選択工程と、有することを特徴とするタイミング補正方法。
前記認識工程は、前記デバイスの数の他に前記試験の条件も認識する工程であり、前記選択工程は、前記認識されたデバイスの数の他に前記試験の条件にも対応する前記補正データを選択して前記試験装置に対して出力する工程であることを特徴とする請求項５に記載のタイミング補正方法。
各テスタピンが夫々複数に分岐しておりこのテスタピンに接続されたデバイスにテスト用信号を入力して試験を行う試験装置と、この試験装置に前記テスト用信号のタイミングキャリブレーションの補正データを供給するタイミング補正装置と、を有し、前記タイミング補正装置は、前記各テスタピンに前記デバイスを接続した状態で前記補正データを取得する補正データ取得部と、前記試験を行うときに前記各テスタピンに接続されたデバイスの数を認識する認識部と、複数の前記補正データから前記認識されたデバイスの数に対応する前記補正データを選択して前記試験装置に対して出力する選択部と、有することを特徴とするデバイス評価装置。
前記認識部は、前記デバイスの数の他に前記試験の条件も認識するものであり、前記選択部は、前記認識されたデバイスの数の他に前記試験の条件にも対応する前記補正データを選択して前記試験装置に対して出力するものであることを特徴とする請求項７に記載のデバイス評価装置。
前記デバイスを前記試験装置における接続位置に搬送すると共に前記テスタピンに接続された前記デバイスの数を示す信号を前記タイミング補正装置に対して出力するハンドリング装置を有し、前記認識部は、前記信号に基づいて前記デバイスの数を認識するものであることを特徴とする請求項７又は８に記載のデバイス評価装置。
前記認識部は監視カメラを有し、この監視カメラが前記試験装置における前記デバイスの接続位置を撮像することにより前記デバイスの数を認識するものであることを特徴とする請求項７又は８に記載のデバイス評価装置。