JP5472470B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

従来、半導体装置の出荷試験における高速Ｉ／Ｏの検証については、ＢＩＳＴ（built-in self-test）等による信号疎通の試験で動作確認をしている。
従来の技術であるＢＩＳＴ機能による信号疎通の試験では、Ｉ／Ｏ素子やケーブル及び基板等の不良があった場合による規格外の波形が入力されても、ＬＳＩの実力（マージン分）で信号疎通の試験を通過してしまう可能性がある。しかし、このような場合には、出荷後の環境変化等により前述の規格外の波形の入力に対しても、その影響がマージン分を超えてしまう場合があり、この場合には、誤動作を起こしてしまう。

上記の問題を未然に防止する為には、入出力信号を計測器で測定し、規格を満足しているか否かを判断する必要があるが、数ＧＨｚのクロックおよびデータの入出力が可能な測定器は高額である。また、ＬＳＩなどの場合のように、多数の検査が必要な場合、測定器の台数が少ないと膨大な時間がかかってしまう。また一度に多数の検査を行う場合は測定器が多数必要となり莫大な金額がかかってしまう。また安価で一般的な計測器では、出力可能な周波数が数１００ＭＨｚ以下であったり、ＤＣ信号しか出力できなかったり等の制限があり、数ＧＨｚの信号を用いた検査が出来ない問題がある。

また、試験用の治具を作成する場合、ＬＳＩの入出力に用いられる信号の伝送速度が１Ｇｂｐｓ以上であるため、開発・製造に莫大な費用がかかってしまう問題がある。
そこで、数ＧＨｚの信号を用いて試験を行なうために、ＬＳＩ内部に試験回路を組み込むことが考えられる。しかし、試験回路を製造するうえで、電圧振幅やジッタ量を検出する検出回路の構成素子による特性のバラツキが発生してしまうため、試験回路が搭載されたＬＳＩごとに検出回路の特性の差異が発生する問題がある。

インターフェースの高速化に伴い、伝送路などの影響による信号波形の減衰が問題となっており、ＢＩＳＴ（built-in self-test）による信号疎通の確認だけでは、目標値を満足していない場合やマージン不足等が不明であるため環境変化等により障害が発生する場合がある。

数ＧＨｚの信号を用いてＬＳＩの試験を行なう場合には、ＬＳＩ内部に試験回路を形成することが有効であるが、ＬＳＩ内部に形成された試験回路の素子ごとに特性のバラツキが発生してしまう。

従来技術においては、自分自身を試験するための試験回路を内蔵した半導体装置がある。

特開２００２−５７４１７号公報

以下の実施形態においては、試験回路の素子ごとに発生するバラツキを補償し、どの半導体装置でも同等な試験を実施出来る、試験装置を内蔵した半導体装置が提供される。

本実施形態の一側面における半導体装置は、試験装置が内蔵された半導体装置であって、該試験装置の素子のキャリブレーションを行なう、該半導体装置に内蔵されたキャリブレーション部と、該キャリブレーションの結果得られた該素子の特性の基準値からのずれの補正値を格納する、該半導体装置に内蔵されたメモリとを備え、該半導体装置の該試験装置による試験の結果を該メモリに格納された該補正値で補正し、規格に適合するか判定する。

以下の実施形態においては、試験回路の素子ごとに発生するバラツキを補償し、どの半導体装置でも同等な試験を実施出来る、試験装置を内蔵した半導体装置が提供される。

本実施形態に従った、入力振幅検出回路、位相検出回路やキャリブレーションのための試験回路の全体構成図である。 ＤＡ変換器のキャリブレーションを説明する図（その１）である。 ＤＡ変換器のキャリブレーションを説明する図（その２）である。 ＤＡ変換器のキャリブレーションを説明する図（その３）である。 ドライバの出力振幅のキャリブレーションを説明する図（その１）である。 ドライバの出力振幅のキャリブレーションを説明する図（その２）である。 ドライバの出力振幅のキャリブレーションを説明する図（その３）である。 入力振幅検出回路のキャリブレーションを説明する図（その１）である。 入力振幅検出回路のキャリブレーションを説明する図（その２）である。 入力振幅検出回路のキャリブレーションを説明する図（その３）である。 位相検出回路のキャリブレーションを説明する図（その１）である。 位相検出回路のキャリブレーションを説明する図（その２）である。 位相検出回路のキャリブレーションを説明する図（その３）である。 他ドライバから入力される信号の振幅値を検出し、規格値等に対して試験を行なう処理を説明する図（その１）である。 他ドライバから入力される信号の振幅値を検出し、規格値等に対して試験を行なう処理を説明する図（その２）である。 他ドライバから入力される信号のジッタ量を検出し、規格値等に対して試験を行なう処理を説明する図（その１）である。 他ドライバから入力される信号のジッタ量を検出し、規格値等に対して試験を行なう処理を説明する図（その２）である。 本実施形態の応用であり、他伝送路又は複数の他伝送路からのクロストーク量を検出し、目標値等に対して判別する処理を説明する図（その１）である。 本実施形態の応用であり、他伝送路又は複数の他伝送路からのクロストーク量を検出し、目標値等に対して判別する処理を説明する図（その２）である。

本実施形態においては、高速Ｉ／Ｏを搭載しているＬＳＩに検出回路（あるいは、試験回路）を組み込んで、ＬＳＩへの入力の振幅値やジッタ量を検出できるようにし、規格値（目標値）を満足しているか判別できるようにする。また、振幅値の測定は、予めキャリブレーションされたＬＳＩ内の出力回路のドライバの出力を用いて行なうようにする。このドライバは、もともと数ＧＨｚの速度で動作しているので、数ＧＨｚの０１交番信号を生成可能である。したがって、外部の計測器で数ＧＨｚの発振装置を作る必要が無くなり、試験装置のコスト削減を行なうことができる。

又、個々のバラツキによる検出回路の誤差については、ＬＳＩ単体の時に、検出回路の素子のキャリブレーションを行い、補正値をメモリに記録しておくことで、素子のバラツキの誤差を補償するようにする。

ＬＳＩの内部に、振幅検出回路とジッタ量検出回路を組み込むことにより、入力信号が規格値を満足しているかの判定に必要な入力振幅値と入力ジッタ値を測定することを可能とする。そして、その検出回路をキャリブレーションする回路をＬＳＩの内部に組み込み、さらにキャリブレーションした結果をメモリに記憶させておくことで、検出回路の誤差を補正し、素子ごとに発生するバラツキによる検出結果の誤差を補償する。

本実施形態によれば、規格外の信号波形が入力されても振幅値やジッタ量を検出することができ、入力信号が規格値を満足しているか判別が可能となる。よって、動作マージンの無い装置が出荷後に環境変化等による誤動作が発生していた問題に対して、出荷前に検査することにより製造不良の判別ができ、市場での誤動作発生を未然に防ぐ効果がある。

また、ＬＳＩ内部に試験回路を組み込むことにより、外部に試験用の治具を構成するのに比べ、安価に試験回路を構成することが出来る。
以下に、図面を参照して、本実態形態を説明する。

図１は、本実施形態に従った、入力振幅検出回路、位相検出回路やキャリブレーションのための試験回路の全体構成図である。
半導体装置９には、試験回路８が内蔵される。試験回路８には、外部入力２１と外部出力２２がある。外部入力２１と外部出力２２は、高速Ｉ／Ｏ仕様となっており、数ＧＨｚの信号の入出力を行なう。また、外部入力２１と外部出力２２は、差動入出力となっており、２本の信号線が設けられている。外部入力２１には、通常動作で使用される既存の入力回路１０が接続される。既存の入力回路１０は、レシーバ、ＣＤＲ（Clock and Data Recovery）、Deserializerが含まれる。レシーバは、外部からの入力信号を受信する構成であり、終端抵抗を有している。また、ＣＤＲは、受信信号から、クロックとデータを復元する構成であり、Deserializerは、シリアル信号である入力信号をパラレル信号に変換する構成である。

既存のＰＬＬ回路１１は、基準クロックとＰＬＬ回路からなり、半導体装置の動作クロックを提供すると共に、外部の回路と同期を取るために外部にクロック信号（基準クロック）を出力する。

既存の出力回路２０は、Serializerとドライバからなる。Serializerは、パラレル信号をシリアル信号に変換し、ドライバは、シリアル信号を外部出力用の信号に変換する。ドライバは、外部出力２２として、数ＧＨｚの信号を生成して出力する。スイッチ２３は、既存の出力回路２０のドライバのキャリブレーションを行なう場合に、ＯＮされる。スイッチ２３がＯＮされると、既存の出力回路２０のドライバの出力は、電圧比較器２に入力され、ＤＡ（Digital-Analog）変換器１９の出力と電圧比較される。比較結果は、制御部１５に送られる。

また、電圧比較器１は、ＤＡ変換器１９の出力と外部基準電圧との電圧比較を行い、結果を制御部１５に送る。
スイッチ２４がＯＮされると、既存の入力回路１０への外部入力２１が振幅検出部１７に入力される。振幅検出部１７は、外部入力２１の振幅値を検出し、これをＡＣ→ＤＣ変換部１８に出力する。ＡＣ→ＤＣ変換部１８は、振幅検出部１７が検出したコモン電圧（中心電圧）が０Ｖの信号に、”Ｌ”レベルの電圧が正の電圧となるようにＤＣ電圧を加えた信号を、電圧比較器３に出力する。電圧比較器３は、ＡＣ→ＤＣ変換部１８からの電圧値とＤＡ変換器１９の出力値とを電圧比較し、結果を制御部１５に送る。

スイッチ２５は、位相検出部１〜ｎのキャリブレーションと、外部入力２１のジッタ量検出試験の切り替えを行なうものである。いずれの場合も、入力信号が位相検出部１〜ｎに入力される。位相検出部１〜ｎには、位相クロック部１２が基準クロックから生成する、位相ずれ量が所定値ずつ異なる位相クロック信号と基準クロックが入力される。そして、位相検出部１〜ｎは、位相クロック部１２からの信号と、入力信号の位相の一致結果を検出し、一致している場合には、１を、一致していない場合には、０をレジスタ１３に出力する。レジスタ１３は、各位相検出部１〜ｎの１回分の検出結果を格納し、位相検出部１〜ｎの結果が全て揃った場合には、サンプリング用メモリ１４に検出結果を送る。サンプリング用メモリ１４は、複数回にわたる位相検出結果を格納し、位相検出処理が終わると、制御部１５に位相検出結果を送る。

制御部１５は、各キャリブレーション結果から得られた補正値をメモリ１６に格納すると共に、検出試験を行なう場合には、検出試験の結果をメモリ１６に格納された補正値で補正した値を保持する。外部通信ポート２６は、外部の試験制御用コンピュータ（不図示）より制御部１５に対し、キャリブレーションモード、装置試験モードあるいは通常モードの設定信号を入力するために用いられる。制御部１５は、指定されたモードに従って、スイッチ２３、２４、２５の切り替えその他の制御を行なう。また、制御部１５の保持する検出試験の結果は、外部通信ポートに接続された、試験制御用のコンピュータ等によって、読み出すことができる。

なお、入力振幅検出回路は、振幅検出部１７、ＡＣ→ＤＣ変換部１８、電圧比較器３からなり、位相検出回路は、位相クロック部１２、位相検出部１〜ｎ、レジスタ１３、サンプリング用メモリ１４からなる。入力振幅検出回路と位相検出回路は、制御部１５により制御される。

なお、このような制御のための信号線、例えば、制御部１５からＤＡ変換器１９への信号線は、図１では省略されているが、後述の図において必要に応じて示される。
試験回路８は、入力振幅検出回路と位相検出回路、制御部１５よりなり、半導体装置の外部入力の試験を行なう。キャリブレーション部は、試験回路８の入力振幅検出回路と位相検出回路、制御部１５を含み、更に、ＤＡ変換器１９、電圧比較器１、２を含む。

図２〜図４は、ＤＡ変換器のキャリブレーションを説明する図である。
まず、ＬＳＩの試験に際して、ＬＳＩ単体において、素子のキャリブレーションを行う。外部通信ポート２６より制御部１５へ、キャリブレーションモードへ移行する旨の命令を送信する。制御部１５は、キャリブレーションモードの命令を受信したら、キャリブレーションモードのレジスタ設定を行い、検出回路（入力振幅、入力ジッタ）についてキャリブレーションを実行する。

図２は、ＤＡ変換器のキャリブレーションに使用される回路を取り出して示した図である。
最初に、ＤＡ変換器のキャリブレーションを実行する。これは、電圧値を検出するための基準電圧についてキャリブレーションするものである。

外部から基準電圧（ＤＣ電圧）２７を設定し、電圧比較器１に基準電圧を入力する。次に、制御部１５の制御によって、ＤＡ変換器１９の電圧値を設定し、電圧比較器１にその電圧を入力する。そして電圧比較器１より出力される論理（電圧値の大小関係を表す信号であり、例えば、外部基準電圧が大きければ”１”、小さければ”０”というような値）を制御部１５にて判別する。基準電圧よりＤＡ変換器１９の電圧値が低い場合は、ＤＡ変換器１９の電圧出力を上げる方向に設定を一段階上げ、電圧比較器１の出力を判別する。これを、電圧比較器１の出力が変化するまで繰り返す。逆に、ＤＡ変換器１９の電圧値が高い場合には、ＤＡ変換器１９の電圧出力を下げる方向に設定を一段階下げ、再度、電圧比較器１の出力を判別する。これを、電圧比較器１の出力が変化するまで繰り返す。

電圧比較器１の出力が変化した場合、その時のＤＡ変換器１９の設定の結果の出力電圧が、外部基準電圧の電圧値であるということをメモリ１６に記録する。この制御を、外部基準電圧を変更し、再度実行する（例えば、３設定の外部基準電圧について行う）。

これにより、ＤＡ変換器１９の１設定において、何ｍＶ電圧が変化するか分かる。１設定において何ｍＶ電圧が変化するか分かれば、後にＤＡ変換器１９の出力電圧を制御する場合、何設定分段階的に出力を変換させたかにより、何ｍＶ出力が増加したかが分かる。

図３は、ＤＡ変換器１９のキャリブレーションの処理フローである。
最初に、ステップＳ１０において、外部基準電圧の電圧値を設定し、ステップＳ１１において、ＤＡ変換器１９の電圧値を設定する。ステップＳ１２において、制御部１５は、外部基準電圧とＤＡ変換器１９の電圧のいずれが大きいかを判断する。そして、上記したように、ＤＡ変換器１９の電圧が小さい場合には、ＤＡ変換器１９の電圧を上げる方向に設定を１段階上げる。ＤＡ変換器１９の電圧値が大きい場合には、ＤＡ変換器１９の電圧を下げる方向に設定を１段階下げる。以上の処理を、電圧比較器１の論理が変わるまで行う。そして、ステップＳ１３において、電圧比較器１の論理が変わったときのＤＡ変換器１９の電圧の設定値をメモリ１６に記録する。

図４は、ＤＡ変換器１９の電圧設定値の設定について説明する図である。
図４（ａ）は、外部基準電圧がＤＡ変換器１９の電圧より大きい場合であり、図４（ｂ）は、外部基準電圧がＤＡ変換器１９の電圧より小さい場合である。

図４（ａ）に示されるように、外部基準電圧がＤＡ変換器１９の電圧より大きい場合、ＤＡ変換器１９の出力電圧を段階的に大きくしていき、ＤＡ変換器１９の電圧が外部基準電圧より大きくなったときのＤＡ変換器１９の電圧の設定値をメモリ１６に格納する。このＤＡ変換器１９の電圧が外部基準電圧より大きくなったときは、電圧比較器１の出力の論理が変化するので、電圧比較器１の出力の変化を監視することにより、ＤＡ変換器１９の電圧の設定値をメモリ１６に格納する。

図４（ｂ）に示されるように、外部基準電圧がＤＡ変換器１９の電圧より小さい場合、ＤＡ変換器１９の出力電圧を段階的に小さくしていき、ＤＡ変換器１９の電圧が外部基準電圧より小さくなったときのＤＡ変換器１９の電圧の設定値をメモリ１６に格納する。このＤＡ変換器１９の電圧が外部基準電圧より小さくなったときは、電圧比較器１の出力の論理が変化するので、電圧比較器１の出力の変化を監視することにより、ＤＡ変換器１９の電圧の設定値をメモリ１６に格納する。

例えば、外部基準電圧を４００ｍＶに設定し、電圧比較器１に入力する。次に、ＤＡ変換器１９の設定を３５０ｍＶの推測値に設定し、電圧比較器１に入力する。電圧比較器の出力を制御部１５にて判別し、出力が“１”の場合は、ＤＡ変換器１９の設定を、先ほどの設定より１０ｍＶ上げた設定に変更し、電圧比較器１の出力を制御部１５にて判別する。この時に“１”であれば、再度、ＤＡ変換器１９の設定を変更し、“０”であれば、ＤＡ変換器の推測設定値の３６０ｍＶが、実際は４００ｍＶの電圧が出力されていることになる。よって、３６０ｍＶの設定の時に、４００ｍＶの電圧が出力されることをメモリ１６に記憶させる。

さらに、外部基準電圧を８００ｍＶ、１０００ｍＶにした時の場合も実施する。
また、外部基準電圧とＤＡ変換器１９の推定電圧値との差異が１００ｍＶ以上あった場合は、ＤＡ変換器１９の故障としキャリブレーションを中止する（制御部１５より、外部通信ポートにて、試験制御用コンピュータに対しエラー通知を行う）

図５〜図７は、ドライバの出力振幅のキャリブレーションを説明する図である。
ここでは、既存の出力回路２０のドライバの出力電圧についてキャリブレーションを実行する。
これは、数ＧＨｚの信号を外部から入力するのが困難であるため、ＬＳＩ内部のドライバを使用し、数ＧＨｚの出力信号をレシーバに入力するのに必要なキャリブレーションを行なうものである。

図５は、ドライバの出力振幅のキャリブレーションに使用される回路を取り出して示した図である。
最初に、ドライバ振幅を設定し、“Ｈ”レベル（ＤＣ電圧）を出力させる。なお、ドライバ振幅電圧は、差動電圧となっている。次に、ＤＡ変換器１９は暫定電圧を設定し、暫定電圧を出力させる。このとき、暫定電圧の設定は、ＤＡ変換器１９のキャリブレーションによって得られた値を使う。そして、電圧比較器２にて出力された論理（ドライバ出力電圧がＤＡ変換器１９の電圧より大きければ”１”、小さければ”０”という信号）を制御部１５にて判別する。ドライバの電圧が高い場合にはＤＡ変換器１９の電圧出力が上がる方向に設定を一段階上げ、電圧比較器２の出力を制御部にて判別する。これを、電圧比較器２の出力が変化するまで繰り返す。逆に、ドライバの電圧が低い場合には、ＤＡ変換器１９の電圧出力が下がる方向に設定を一段階下げ、電圧比較器２の出力を制御部にて判別する。これを、電圧比較器２の出力が変化するまで繰り返す。電圧比較器２の出力が変化したら、その時のＤＡ変換器１９の設定値（電圧値）をメモリ１６に記録する。

次に、ドライバから“Ｌ”レベル（ＤＣ電圧）を出力し、“Ｈ”レベルをキャリブレーションしたように“Ｌ”レベルのキャリブレーションを実行する。
その結果、“Ｈ”レベルの電圧値と“Ｌ”レベルの電圧値が測定されるので、この結果より、制御部１５にて振幅値を算出し、その値をメモリ１６に記録する。

図６は、ドライバの出力振幅のキャリブレーションの処理フローである。
まず、ステップＳ１５において、制御部１５が、モード設定に基づいて、スイッチ２３をＯＮにする。ステップＳ１６において、ドライバの振幅値を設定し、”Ｈ”レベルを出力させる。ステップＳ１７において、ＤＡ変換器１９の出力電圧の暫定値を設定し、暫定電圧を出力させる。このとき、暫定電圧の設定は、ＤＡ変換器１９のキャリブレーションによって得られた値を使う。ステップＳ１８において、電圧比較器２は、ドライバの電圧とＤＡ変換器１９の電圧を比較し、比較結果を判定する（ステップＳ１８）。ドライバ電圧のほうが大きい場合には、ＤＡ変換器１９の電圧の設定値を１段階上げ、ドライバ電圧と再び比較する。ＤＡ変換器１９の電圧の設定値の変更を、電圧比較器２の論理が反転するまで行い、電圧比較器２の論理が反転したときのＤＡ変換器２の出力をステップＳ１９でメモリ１６に格納する。ドライバ電圧のほうが小さい場合には、ＤＡ変換器１９の電圧の設定値を１段階下げ、ドライバ電圧と再び比較する。ＤＡ変換器１９の電圧の設定値の変更を、電圧比較器２の論理が反転するまで行い、電圧比較器２の論理が反転したときのＤＡ変換器２の出力をステップＳ１９でメモリ１６に格納する。

次に、ステップＳ１６に戻り、ドライバの出力を”Ｌ”レベルに設定する。ドライバの”Ｌ”レベルの出力に対し、ステップＳ１７、Ｓ１８を行い、電圧比較器２の論理が反転したときのＤＡ変換器２の出力をステップＳ１９でメモリ１６に格納する。

ステップＳ２０において、測定されたドライバの”Ｈ”レベルと”Ｌ”レベルの電圧値の差（ドライバの出力電圧の振幅）を制御部１５で演算し、ステップＳ２１において、メモリ１６に、ドライバの出力の振幅を記録する。ステップＳ１６において設定したドライバ振幅の設定値が実際には、ここで記録された値となって出力されることが分かる。

図７は、ＤＡ変換器１９の電圧設定値の設定について説明する図である。
図７においては、ドライバ出力電圧がＤＡ変換器１９の電圧より大きい場合を示している。ドラバ出力電圧は、”Ｈ”レベルか”Ｌ”レベルのいずれかであるが、いずれについてもＤＡ変換器１９の電圧と比較を行う。図７の場合、ＤＡ変換器１９の電圧を１段階ずつ上げていき、電圧比較器２の出力論理が反転したときのＤＡ変換器１９の電圧値をメモリ１６に格納する。ドライバ出力電圧がＤＡ変換器１９の電圧より小さい場合には、ＤＡ変換器１９の電圧を１段階ずつ下げていき、電圧比較器２の論理が反転したときのＤＡ変換器１９の電圧値をメモリ１６に格納する。この電圧比較器２の論理が反転したときというのは、ドライバ出力電圧とＤＡ変換器１９の電圧が等しいときをまたいだことを意味するので、この時点でのＤＡ変換器１９の電圧は、ドライバ出力電圧を表しているということができる。

例えば、ドライバの出力振幅の設定を４００ｍＶ（Ｈ-Ｌの値）にし、“Ｈ”レベルを出力させる。ＤＡ変換器１９の電圧設定を７００ｍＶに設定（この時の値は、ＤＡ変換器１９のキャリブレーションで得た設定値および電圧値を使用する）し、電圧比較器２に出力する。電圧比較器２からの出力を制御部１５にて判別する。判別した結果、“１”の場合、ＤＡ変換器１９の電圧を上げる方向へ設定を一段階上げ、再度、電圧比較器２の出力を判別する。これを電圧比較器２の出力が“０”に変化するまで繰り返す。ＤＡ変換器１９の設定が７９０ｍＶの時に電圧比較器２の出力が“０”に変化した場合、ドライバの“Ｈ”レベルの電圧値が７９０ｍＶとなり、この値をメモリ１６に記憶させる。

次に、ドライバの出力を“Ｌ”レベルに反転させる。そして、ＤＡ変換器１９の設定を５００ｍＶに設定し、電圧比較器２に出力させる。電圧比較器２からの出力を制御部にて判別した結果、“０”の場合、ＤＡ変換器１９の電圧を下げる方向へ設定を一段階下げ、再度、電圧比較器２の出力を判別する。これを電圧比較器２の出力が“１”に変化するまで繰り返す。ＤＡ変換器１９の設定が４１０ｍＶの時に電圧比較器２の出力が“１”に変化した場合、ドライバの“Ｌ”レベルの電圧値が４１０ｍＶとなり、この値をメモリ１６に記憶させる。

次に、先ほど記憶させた“Ｈ”レベルの電圧値から“Ｌ”レベルの電圧値を減算する演算を制御部１５にて行い、３８０ｍＶの振幅値を得る。
これにより、ドライバの４００ｍＶの振幅設定をした時に、実際は、振幅が３８０ｍＶの電圧が出力されているということになる。この４００ｍＶ設定の時は、３８０ｍＶの電圧であるという情報をメモリ１６に記憶させる。

図８〜図１０は、入力振幅検出回路のキャリブレーションを説明する図である。
ここでは、入力振幅検出回路のキャリブレーションを行う。これは、製造バラツキ等により発生する、半導体装置ごとの検出電圧値の差異を無くすために実行するキャリブレーションである。

図８は、入力振幅検出回路のキャリブレーションに使用される回路を取り出して示した図である。入力振幅検出回路のキャリブレーションにおいては、先に出力振幅がキャリブレーションされた、既存の出力回路２０のドライバの外部出力２２を外部入力２１に入力して、処理を行う。

ドライバの振幅設定を行い（出力振幅のキャリブレーションを実行した値を使用する）、数ＧＨｚの０１交番のデータ（ＡＣ電圧）を出力する。その信号を振幅検出部１７で検出し、ＡＣ→ＤＣ変換部１８（バイアス電圧を印加し、ＤＣレベルに上げる）でＤＣレベルにし、電圧検出部３に入力する。次に、ＤＡ変換器１９に暫定電圧を設定し、この暫定電圧を電圧比較器３に入力する。このとき、暫定電圧の設定は、ＤＡ変換器１９のキャリブレーションによって得られた値を使う。そして、電圧比較器３の出力論理を制御部１５にて判別する。この時、電圧比較器３の出力が０１交番のデータであれば、電圧検出のフローを実行する。

もし、電圧比較器３の出力が０１交番のデータでなければ、その時の論理を確認し、ＤＡ変換器１９の電圧を設定変更し、０１交番のデータが出力されるようにする。すなわち、ＤＡ変換器１９の電圧は、ＡＣ→ＤＣ変換部１８の出力電圧の”Ｈ”レベルよりは小さく、”Ｌ”レベルよりは大きくなるように設定する。

電圧検出のフローでは、まず、“Ｈ”レベル側の電圧値を検出する。ＤＡ変換器１９の出力電圧を上げる方向へ設定を一段階上げ、電圧比較器３の出力を確認する（ＤＡ変換器１９の電圧のほうがＡＣ→ＤＣ変換部１８の出力電圧より小さい場合に”１”となり、大きい場合に”０”となる場合を説明する）。ＤＡ変換器１９の電圧の再設定を、この電圧比較器３の出力が“０”のデータを３ビット以上（クロック信号の３サイクル（所定サイクル）以上）連続するまで繰り返す。電圧比較器３の出力が“０”を３ビット以上（クロック信号の３サイクル（所定サイクル）以上）連続出力した時のＤＡ変換器１９の設定値（電圧値）をメモリ１６に記録する。

次に、“Ｌ”レベル側の電圧値を検出する。ＤＡ変換器１９の設定を最初に設定した値に変更する。次に、ＤＡ変換器１９の出力電圧が下がる方向へ設定を一段階下げ、電圧比較器３の出力を確認する。ＤＡ変換器１９の電圧の再設定を、この電圧比較器３の出力が“１”のデータを３ビット以上（クロック信号の３サイクル（所定サイクル）以上）連続するまで繰り返す。電圧比較器３の出力が“１”を３ビット以上（クロック信号の３サイクル（所定サイクル）以上）連続出力した時のＤＡ変換器１９の設定値（電圧値）をメモリ１６に記録する。

これにより、“Ｈ”レベルと“Ｌ”レベルの電圧が検出でき、振幅値を算出することが出来る。
出力振幅のキャリブレーションにより得た振幅値と、入力振幅検出回路のキャリブレーションにて得た振幅値を比較し、差分を演算する。そして、その結果（差分の電圧値）をメモリ１６に記憶する。

図９は、入力振幅検出回路のキャリブレーションの処理フローである。
まず、ステップＳ２５において、制御部１５が、モード設定に基づいて、スイッチ２４をＯＮにする。ステップＳ２６において、ドライバの振幅値を設定し（出力振幅のキャリブレーションを実行した値を使用する）、数ＧＨｚの０１交番のデータ信号を出力させる。その信号を振幅検出部１７で検出し、ＡＣ→ＤＣ変換部１８（バイアス電圧を印加し、ＤＣレベルに上げる）でＤＣレベルにし、電圧比較器３に入力する。ステップＳ２７において、ＤＡ変換器１９の出力電圧の暫定電圧を設定し、暫定電圧を出力させる。このとき、暫定電圧の設定は、ＤＡ変換器１９のキャリブレーションによって得られた値を使う。ステップＳ２８において、電圧比較器３は、ＡＣ→ＤＣ変換部１８の電圧とＤＡ変換器１９の電圧を比較する。ＤＡ変換器１９の電圧は、ＡＣ→ＤＣ変換部１８の出力電圧の”Ｈ”レベルより小さく、”Ｌ”レベルより大きく設定する。これにより、電圧比較器３の出力は、０１交番の信号となる。ＡＣ→ＤＣ変換部１８の電圧がＤＡ変換器１９の電圧より大きいとき”１”、小さいとき”０”となるように設定されているとする。ＤＡ変換器１９の電圧を段階的に上げていき、”０”が所定回（３回）連続するようになったときのＤＡ変換器１９の電圧を、ＡＣ→ＤＣ変換部１８の”Ｈ”レベルの電圧としてメモリ１６に格納する（ステップＳ２９）。次に、ＤＡ変換器１９の電圧を、ＡＣ→ＤＣ変換部１８の出力電圧の”Ｈ”レベルより小さく、”Ｌ”レベルより大きく設定したときの電圧値に再設定する。ＤＡ変換器１９の電圧を段階的に下げていき、”１”が所定回（例えば、３回）連続するようになったときのＤＡ変換器１９の電圧を、ＡＣ→ＤＣ変換部１８の”Ｌ”レベルの電圧としてメモリ１６に格納する（ステップＳ２９）。ステップＳ３０において、制御部１６は、メモリ１６に格納された、ＡＣ→ＤＣ変換部１８の”Ｈ”レベルの電圧と”Ｌ”レベルの電圧の差を演算する（ステップＳ３０）。そして、この演算結果を入力振幅検出回路の振幅検出値とする。そして、この振幅検出値と、出力振幅のキャリブレーションの結果得られた振幅検出値との差を、メモリ３１に記録する。

図１０は、ＤＡ変換器１９の電圧設定値の設定について説明する図である。
ＤＡ変換器１９の電圧は、最初、ＡＣ→ＤＣ変換部１８の出力電圧の”Ｈ”レベルより小さく、”Ｌ”レベルより大きく設定される。ＡＣ→ＤＣ変換部１８の出力電圧の”Ｈ”レベルを検出するときは、ＤＡ変換器１９の電圧を１段階ずつ上げていき、電圧比較器３の出力論理がＤＡ変換器１９の電圧のほうが大きくなったことを所定回連続で示したときのＤＡ変換器１９の電圧値をメモリ１６に格納する。ＡＣ→ＤＣ変換部１８の出力電圧の”Ｌ”レベルを検出するときは、ＤＡ変換器１９の電圧を１段階ずつ下げていき、電圧比較器３の出力論理がＤＡ変換器１９の電圧のほうが小さくなったことを所定回連続で示したときのＤＡ変換器１９の電圧値をメモリ１６に格納する。

例えば、ドライバの振幅設定を、４００ｍＶとする。そして、０１交番のデータを出力する。次に、ＤＡ変換器１９の設定電圧を６００ｍＶにする。そして、電圧比較器３の出力を制御部１５にて判別し、０１交番のデータであればＤＡ変換器の電圧を上げる方向へ、一段階上げる。再度、電圧比較器３の出力を判別し、“０”のデータが３ビット以上（クロック信号の３サイクル（所定サイクル）以上）連続するまで繰り返す。３ビット以上（クロック信号の３サイクル（所定サイクル）以上）連続したら、その時のＤＡ変換器１９の設定値（電圧値）をメモリ１６に記録する（例えば、７８０ｍＶとする）。

次に、ＤＡ変換器１９の設定電圧を６００ｍＶに戻す。そして、ＤＡ変換器１９の電圧が下がる方向へ、一段階下げ電圧比較器３の出力を判別し、“１”のデータが３ビット以上（クロック信号の３サイクル（所定サイクル）以上）連続するまで、繰り返す。３ビット以上（クロック信号の３サイクル（所定サイクル）以上）連続したら、その時のＤＡ変換器１９の設定値（電圧値）をメモリ１６に記録する（例えば、４２０ｍＶとする）。

これにより、入力振幅検出回路から得られた振幅検出値は、３６０ｍＶとなる。ドライバの出力振幅値は、図７で説明したように、３８０ｍＶ（設定は４００ｍＶ）であるので、入力振幅検出回路が製造バラツキ等により２０ｍＶの差分が発生することが分かる。この差分値をメモリ１６に記録し、入力振幅検出回路にて検出した振幅値に対して、２０ｍＶの振幅補正を行うようにする。

図１１〜図１３は、位相検出回路のキャリブレーションを説明する図である。
次に、位相検出回路のキャリブレーションを行う。これは、製造バラツキ等により発生する、半導体装置ごとの位相検出回路の差異を無くすために実行するキャリブレーションである。

図１１は、位相検出回路のキャリブレーションに使用される回路を取り出して示した図である。
まず、既存のＰＬＬ回路１１より出力される基準クロックを、同期を取るために外部クロック３０へ出力する。次に、外部クロック３０より、基準クロックとある値分の位相差を持ち、０．０１ＵＩ（ユニットインターバル、ＵＩの値は、当業者によって適宜設定されるべきものである）以内のジッタを持ったクロックを、各位相検出部１〜ｎ（比較器）へ入力する。これを、位相クロック部１２によって生成される、基準クロックより、０．０１ＵＩ毎に０．０１ＵＩから０．０ｎＵＩまでの位相差をもった１〜ｎまでの位相クロック信号と比較し、位相検出を行う。また、位相検出部１〜ｎには、既存のＰＬＬ回路１１からの基準クロックが入力される。位相検出部１〜ｎは、外部クロックと位相クロック部１２からの位相クロック信号との比較を、基準クロックの立ち下がりのタイミングで行い、結果の論理を出力する。そして、基準クロックの次の立ち上がりのタイミングで、比較結果の論理をレジスタ１３に書き込む。また、次の基準クロックの立ち下がりのタイミングで、各位相検出部１〜ｎによりレジスタ１３に書き込まれたデータをサンプリング用メモリ１４に書き込むと共に、再度、位相検出を行う。外部クロックと位相クロック信号が共に、”１”の場合には、位相検出部の出力は、”１”となる。一方、外部クロックと位相クロック信号のいずれかが”１”で、他方が”０”となる場合には、位相検出部の出力は”０”となる。各位相検出部１〜ｎには、異なった位相差を持った位相クロック信号が入力されるので、例えば、位相検出部１〜ｋは、出力が”１”、位相検出部ｋ＋１〜ｎは、出力が”０”となる。この場合、位相検出部ｋ＋１の出力が論理が反転するタイミングとなるので、位相検出部ｋ＋１に入力される位相クロック信号の位相差が、外部クロックが持っている位相差であると判断することができる。

これを所定回数繰り返し、その検出データから位相差の平均値、及びジッタ量（最小位相値〜最大位相値）を制御部１５にて算出する。その結果より、制御部１５で、ある値分の位相値を持った位相クロック信号に対して、平均値の結果が±０．１ＵＩ以内か確認し、問題が無ければ計測ジッタ量に対して、０．０１ＵＩ分を引いたジッタ量をメモリ１６に記録する。もし、平均値の結果が±０．１ＵＩ以上であれば、検出回路に異常がある可能性があるので、制御部１５より外部通信ポートにて、試験制御用コンピュータに対しエラー通知を行う。

図１２は、位相検出回路のキャリブレーションの処理フローである。
ステップＳ３５において、モード指定により制御部１５がスイッチ２５を、外部クロック３０側に接続する。ステップＳ３６において、既存のＰＬＬ回路１１より、基準クロックを出力する。ステップＳ３７において、外部クロック３０より、基準クロックに対し予め設定された位相差値を持ったクロックを出力する。ステップＳ３８において、外部クロック３０からのクロック信号と、位相クロック部１２が生成する各位相差値を持ったそれぞれの位相クロック信号との比較を各位相検出部１〜ｎが行い、結果をレジスタ１３に書き込む。位相検出部１〜ｎの比較結果は、位相クロック信号と外部クロックが共に”１”の時には、例えば、”１”を出力し、一方が”０”の時は、例えば、”０”を出力する。このことを、比較結果の論理という。レジスタ１３は、１回分の位相検出結果のみを格納するので、１回の位相検出処理が終わったら、ステップＳ３９において、サンプリング用メモリ１４にデータを書き込む。このような位相検出処理を、予め決められた回数実行する。ステップＳ４０において、制御部１５は、検出された位相の平均値とジッタ量を算出する。ステップＳ４１において、制御部１５は、外部クロックの有する位相値、ジッタ量と、ステップＳ４０において得られた位相値、ジッタ量との差を算出し、計測された位相値の平均値と予め決められた位相値との差に問題なければ（位相値の差が所定範囲内に入っている）、計測されたジッタ量と予め決められたジッタ量との差をメモリ１６に記録する（ステップＳ４２）。

図１３は、位相検出について説明する図である。
基準クロックに対し、外部クロック３０は、ある位相差を持ったクロックを生成する。位相検出部１〜ｎは、それぞれ、０．０１ＵＩ毎に１〜ｎまでの位相差を持った位相クロック信号を位相クロック部１２から受け取り、外部クロックのクロック信号と比較する。例えば、図１３の例の場合、位相検出部ｋの受信する位相クロック信号の基準クロックに対する位相差は、（０．０１×（ｋ−１））ＵＩである。位相クロック信号と外部クロックの位相差を持ったクロック信号とを比較するタイミングは、例えば、基準クロックの立ち下がりのタイミングａとする。隣り合った位相差を持つ位相検出部のうち、比較結果の論理が反転する位相検出部の位相が、検出された位相となる。すなわち、位相検出部１〜ｋまでの比較結果の論理が”１”で、位相検出部ｋ＋１〜ｎの比較結果の論理が”０”の場合には、位相検出部ｋ＋１に入力される位相クロック信号の位相が、外部クロックの位相ということになる。図１３では、位相検出部１から位相検出部ｎ−２は、論理が”１”であるが、位相検出部ｎ−１から位相検出部ｎは、論理が”０”となる。したがって、検出された位相は、位相検出部ｎ−１に入力される位相クロック信号の位相となる。

例えば、基準クロックに対して、０．３０ＵＩ分の位相差と０．０１ＵＩのジッタ量を持ったクロックを外部クロック３０から出力する。そのクロックを各０．０１ＵＩ毎の位相差をもった位相検出により、各位相毎の論理を検出する。それを１０回繰り返し、その結果、０．３１ＵＩの結果が１回、０．３２ＵＩの結果が２回、０．３３ＵＩの結果が６回、０．３４ＵＩの結果が２回、０．３５ＵＩの結果が１回だったとする。その結果より、位相差の平均値が０．３３ＵＩ、ジッタ量が０．０４ＵＩとなる。

これより、位相差は０．３０ＵＩに対して０．３３ＵＩであり、誤差が±０．１ＵＩ以内であるので計測に問題無しと判断する。ジッタ量は、０．０４ＵＩの結果に対してもともと持っているジッタ量の０．０１ＵＩを引いた０．０３ＵＩがジッタ量検出の差分となり、この結果をメモリ１６に記録する。

半導体装置の試験の時は、測定結果のジッタ量に対して、０．０３ＵＩの差分を補正した結果が、正常なジッタ量となる。
次に、半導体装置において試験を実施し、規格を満足しているか判定を行う。

外部通信ポートより制御部１５へ、装置試験モードの命令を送信する。制御部１５は、装置試験モードの命令を受信したら装置試験モードのレジスタ設定を行い、入力振幅および入力ジッタ等の試験を実行する。

図１４及び図１５は、他ドライバから入力される信号の振幅値を検出し、規格値等に対して試験を行なう処理を説明する図である。
図１４は、他ドライバからの入力信号の振幅値の検出及び試験を行なうための構成を抜き出して示した図である。

装置に搭載されている他ＩＣ３５のドライバからの出力信号が、自ＬＳＩ３７の既存の入力回路１０のレシーバに接続されている状態で、他ＩＣ３５のドライバから０１交番のデータを出力する。他ＩＣ３５のドライバからの信号は、配線ボード（ＢＷＢ）３６を介して、自ＬＳＩ３７に入力される。その信号を振幅検出部１７で検出し、ＡＣ→ＤＣ変換部１８でＤＣレベル（信号の最低レベルが０Ｖ以上となるレベル）にし、電圧検出部３に入力する。次に、ＤＡ変換器１９に暫定電圧を設定し、暫定電圧を電圧比較器３に入力する。この暫定電圧は、電圧比較部３から”０１”の交番電圧が出力されるように設定する。このとき、暫定電圧の設定は、ＤＡ変換器１９のキャリブレーションによって得られた値を使う。そして電圧比較器３の出力論理を制御部１５にて判別し、ＤＡ変換器１９の制御を行う。

まず、ＡＣ→ＤＣ変換部１８からの信号の“Ｈ”レベル側の電圧値を検出する。ＤＡ変換器１９の電圧出力が上がる方向へ設定を一段階上げ、電圧比較器３の出力を確認する。この電圧比較器３の出力が“０”のデータを３ビット以上（クロック信号の３サイクル（所定サイクル）以上）連続するまで繰り返す（ＤＡ変換器１９の電圧のほうがＡＣ→ＤＣ変換部１８からの信号の電圧値より大きい場合に、電圧比較器３は、”０”を出力するとする）。電圧比較器３の出力が“０”を３ビット以上（クロック信号の３サイクル（所定サイクル）以上）連続出力した時のＤＡ変換器１９の設定値（電圧値）をメモリ１６に記録する。

次に、ＡＣ→ＤＣ変換部１８からの信号の“Ｌ”レベル側の電圧値を検出する。ＤＡ変換器１９の設定を最初に設定した値に変更して、次に、ＤＡ変換器１９の出力電圧が下がる方向へ設定を一段階下げ電圧比較器３の出力を確認する。この電圧比較器３の出力が“１”のデータを３ビット以上（クロック信号の３サイクル（所定サイクル）以上）連続するまで繰り返す。電圧比較器３の出力が“１”を３ビット以上（クロック信号の３サイクル（所定サイクル）以上）連続出力した時のＤＡ変換器１９の設定値（電圧値）をメモリ１６に記録する。この結果から、ＡＣ→ＤＣ変換部１８からの電圧の振幅を計算し、制御部１５にて、入力振幅検出回路のキャリブレーションにて得た補正値を使って補正する。補正値は、正または負の値であるので、メモリ１６に格納された測定電圧に補正値を加算することによって、測定値の補正をすることができる。この補正値が規格に対して満足しているか判別し、その結果を外部出力ポートより通知する。外部出力ポートには、試験制御用コンピュータが接続されており、上記判別結果が、試験の判定結果としてスクリーンに表示される。

図１５は、他ドライバからの入力信号の振幅値の検出及び試験の処理フローである。
ステップＳ４５において、モード設定に基づいて制御部１５は、スイッチ２４をＯＮにする。ステップＳ４６において、他ＩＣ３５のドライバから、０１交番のデータ信号を出力する。ステップＳ４７において、ＤＡ変換器１９の出力電圧を、他ＩＣ３５のドライバからの信号の”Ｈ”レベルと”Ｌ”レベルの間の暫定電圧に設定する。このとき、暫定電圧の設定は、ＤＡ変換器１９のキャリブレーションによって得られた値を使う。ステップＳ４８において、電圧比較器３からの出力電圧を判別する（ステップＳ４８）。最初に、ＤＡ変換器１９の電圧を１段階上げる方向に設定を変更し、電圧比較器３から出力電圧を判別し、ＤＡ変換器１９の電圧がＡＣ→ＤＣ変換部１８からの信号より大きくなった周期数を計数する。この数が所定値（例えば、３）となった場合には、そのときのＤＡ変換器１９の電圧値をＡＣ→ＤＣ変換部１８からの”Ｈ”レベルの電圧として、メモリ１６に格納する（ステップＳ４９）。次に、ＤＡ変換器１９の電圧を元に戻してから、１段階下げる方向に設定を変更し、電圧比較器３から出力電圧を判別し、ＤＡ変換器１９の電圧がＡＣ→ＤＣ変換部１８からの信号より小さくなった周期数を計数する。この数が所定値（例えば、３）となった場合には、そのときのＤＡ変換器１９の電圧値をＡＣ→ＤＣ変換部１８からの”Ｌ”レベルの電圧として、メモリ１６に格納する（ステップＳ４９）。ステップＳ５０において、測定された”Ｈ”レベルから測定された”Ｌ”レベルの電圧を減算し、振幅値を求める。ステップＳ５１において、メモリ１６に格納されている、キャリブレーションで得られた入力振幅検出回路の入力振幅値の補正値を減算結果の振幅値に加算して補正する。補正された振幅値は、規格値を満たすか否かの判断に用いられる。

例えば、振幅の規格値が２００ｍＶ以上の電圧である場合に、検出電圧振幅が４００ｍＶである場合は補正値（２０ｍＶの場合）にて４２０ｍＶに補正され、２００ｍＶ以上であり規格を満足しており、問題無しと外部通信ポート２６を介して試験制御用コンピュータに通知する。もし検出電圧が１６０ｍＶの場合、補正値（２０ｍＶ）にて補正しても１８０ｍＶであり２００ｍＶの規格に対して満足していないので、問題有りの通知を外部通信ポート２６を介して試験制御用コンピュータに行なう。

図１６及び図１７は、他ドライバから入力される信号のジッタ量を検出し、規格値等に対して試験を行なう処理を説明する図である。
図１６は、入力ジッタを測定し、規格値等に対して判別する処理に使用する構成を抜き出して図示したものである。

装置に搭載されている他ＩＣ３５のドライバからの出力信号が、自ＬＳＩ３７の既存の入力回路１０のレシーバに接続されている状態で、他ＩＣ３５のドライバから０１交番のデータ信号を出力する。ドライバから出力された信号はレシーバに入力され、レシーバよりＣＤＲ及び位相検出部１〜ｎに入力される。位相検出部１〜ｎは、比較器をｎ個備え、位相クロック部１２より、０．０１ＵＩ単位での位相差を持った位相クロック信号を位相検出部１〜ｎにそれぞれ入力する。位相検出部１〜ｎは、０．０１ＵＩ分毎の０１データ信号の位相を検出し、レジスタ１３に書き込み、そのデータをサンプリング用メモリ１４に格納する。これを所定回（例えば、数百回）行い、サンプリング用メモリ１４に記憶された情報より、制御部１５にてジッタ量を算出する。ジッタ量を算出したら、メモリ１６に記録されている補正値にてジッタ量を補正し、規格値等に対して満足しているか判断を行う。なお、位相検出部１〜ｋまでの比較結果の論理が”１”で、位相検出部ｋ＋１〜ｎの比較結果の論理が”０”の場合には、位相検出部ｋ＋１に入力される位相クロック信号の位相が、レシーバからの信号の位相ということになる。

なお、上記では、入力回路１０のレシーバの出力を位相検出回路１〜ｎに入力して、位相を検出している。これは、レシーバには終端抵抗が入っており、終端抵抗の後段で信号をサンプリングすることを意味している。終端抵抗を介していないと、信号の反射が起こり、波形が乱れてしまい、位相を正確に検出することができなくなってしまうからである。したがって、位相検出においては、レシーバの後段から信号をサンプリングする。

図１７は、他ドライバからの入力信号のジッタ値の検出及び試験の処理フローである。
ステップＳ５５において、モード設定により制御部１５は、スイッチ２５をレシーバの方向に接続する。ステップＳ５６において、既存のＰＬＬ回路１１より、クロックを出力する。ステップＳ５７において、他ＩＣ３５のドライバより０１交番のデータ信号を出力する。このデータ信号は、位相検出部１〜ｎに入力される。また、位相検出部１〜ｎには、位相クロック部１２において、上記クロックより生成される、所定値を単位とした、それぞれ異なる位相差を有する位相クロック信号が入力される。位相検出部１〜ｎは、この位相クロック信号と、データ信号との比較を行い、結果をレジスタ１３に書き込む（ステップＳ５８）。レジスタ１３に書き込まれたデータは、サンプリング用メモリ１４に入力され、格納される（ステップＳ５９）。以上の位相検出を所定回行なう。制御部１５は、サンプリング用メモリ１４に格納された位相検出結果より、上記データ信号のジッタ量を算出する（ステップＳ６０）。このジッタ量を、メモリ１６に格納された、位相検出回路のキャリブレーションで得られた補正値で補正し（ステップＳ６１）、規格値等を満たしているか否かを判断する。補正値は、正負の値を取るので、測定されたジッタ量に補正値を加算することにより、ジッタ量を補正することができる。

例えば、ジッタ量が０．６０ＵＩの規格値である場合に、検出されたジッタ量が０．５０ＵＩで補正後が０．４７ＵＩ（補正値が０．０３ＵＩの場合）の場合、規格値を満足しており、試験制御用コンピュータに問題無しと通知する。検出値が０．６５ＵＩ、補正後が０．６２ＵＩ（補正値が−０．０３ＵＩの場合）の場合、規格値に対して満足していない為、試験制御用コンピュータに問題有りと通知する。

図１８及び図１９は、本実施形態の応用であり、他伝送路又は複数の他伝送路からのクロストーク量を検出し、目標値等に対して判別する処理を説明する図である。
図１８は、クロストークを検出し、目標値等に対して判別する処理に使用する構成を抜き出して図示したものである。

他ＩＣ３５のドライバと自ＬＳＩ３７の既存の入力回路１０のレシーバとを接続する伝送路１が、他ドライバ１と他レシーバ１とを接続する他伝送路１と、他ドライバ２と他レシーバ２とを接続する他伝送路２と共に、配線ボード３６に一緒に搭載されている。このような場合、伝送路１に、他ドライバ１、２からの信号がクロストークとして載ってしまうことが起こる。このようなクロストークを検出することを行なう。

まず、他ドライバ１から０１交番のデータを出力し、他ＩＣ３５のドライバの出力を停止した状態で、自ＬＳＩ３７のレシーバに入力されるクロストーク信号を振幅検出部１７にて検出し、ＡＣ→ＤＣ変換部１８でＤＣレベルにし、電圧比較部３に入力する。次に、ＤＡ変換器１９に暫定電圧を設定し、暫定電圧を電圧比較器３に入力する。このとき、暫定電圧の設定は、ＤＡ変換器１９のキャリブレーションによって得られた値を使う。そして電圧比較器３の出力論理を制御部１５にて判別し、ＤＡ変換器１９の制御を行う。

まず、他ドライバ１から０１交番のデータ信号のクロストークの“Ｈ”レベル側の電圧値を検出する。ＤＡ変換器１９の暫定電圧値を他ドライバ１からの０１交番データ信号の”Ｈ”レベルと”Ｌ”レベルの電圧値の間になるようにする。これは、電圧比較部３の出力が０１交番信号となるように設定すればよい。次に、ＤＡ変換器１９の電圧出力が上がる方向へ設定を一段階上げ、電圧比較器３の出力を確認する。この電圧比較器３の出力が“０”のデータを３ビット以上（クロック信号の３サイクル（所定サイクル）以上）連続するまで繰り返す（ＤＡ変換器１９の電圧が、ＡＣ→ＤＣ変換部１８からの電圧より大きいと０を、小さいと１を出力するものとする）。電圧比較器３の出力が“０”を３ビット以上（クロック信号の３サイクル（所定サイクル）以上）連続出力した時のＤＡ変換器の設定値（電圧値）をメモリ１６に記録する。

次に、他ドライバ１から０１交番のデータ信号のクロストークの“Ｌ”レベル側の電圧値を検出する。ＤＡ変換器１９の電圧設定を最初に設定した値に変更して、次に、ＤＡ変換器１９の出力電圧が下がる方向へ設定を一段階下げ、電圧比較器３の出力を確認する。この電圧比較器３の出力が“１”のデータを３ビット以上（クロック信号の３サイクル（所定サイクル）以上）連続するまで繰り返す。電圧比較器３の出力が“１”を３ビット以上（クロック信号の３サイクル（所定サイクル）以上）連続出力した時のＤＡ変換器１９の設定値（電圧値）をメモリ１６に記録する。

又、他ドライバ、他レシーバ、及び他伝送路を複数有する装置において、複数の他ドライバから０１交番のデータを出力させる。そして、他ＩＣ３５のドライバの出力を停止した状態で、自ＬＳＩ３７のレシーバに入力されるクロストークを振幅検出部１７にて検出し、検出された振幅をＡＣ→ＤＣ変換部１８でＤＣレベルにし、電圧比較器３に入力する。次に、ＤＡ変換器１９に暫定電圧を設定し、暫定電圧を電圧比較器３に入力する。このとき、暫定電圧の設定は、ＤＡ変換器１９のキャリブレーションによって得られた値を使う。そして電圧比較器３の出力論理を制御部１５にて判別し、ＤＡ変換器１９の制御を行う。ＤＡ変換器１９の暫定電圧値を他ドライバからの０１交番データ信号の”Ｈ”レベルと”Ｌ”レベルの電圧値の間になるようにする。これは、電圧比較器３の出力が０１交番信号となるように設定すればよい。

まず、他ドライバからの０１交番データ信号のクロストークの“Ｈ”レベル側の電圧値を検出する。ＤＡ変換器１９の出力電圧が上がる方向へ設定を一段階上げ、電圧比較器３の出力を確認する。この電圧比較器３の出力が“０”のデータを３ビット以上（クロック信号の３サイクル（所定サイクル）以上）連続するまで繰り返す（ＤＡ変換器１９の電圧が、ＡＣ→ＤＣ変換部１８からの電圧より大きいと０を、小さいと１を出力するものとする）。電圧比較器３の出力が“０”を３ビット以上（クロック信号の３サイクル（所定サイクル）以上）連続出力した時のＤＡ変換器１９の設定値（電圧値）をメモリ１６に記録する。

次に、他ドライバからの０１交番データ信号のクロストークの“Ｌ”レベル側の電圧値を検出する。ＤＡ変換器１９の設定を最初に設定した値に変更して、次に、ＤＡ変換器１９の出力電圧が下がる方向へ設定を一段階下げ電圧比較器３の出力を確認する。この電圧比較器３の出力が“１”のデータを３ビット以上（クロック信号の３サイクル（所定サイクル）以上）連続するまで繰り返す。電圧比較器３の出力が“１”を３ビット以上（クロック信号の３サイクル（所定サイクル）以上）連続出力した時のＤＡ変換器１９の設定値（電圧値）をメモリ１６に記録する。そして、得られた、クロストークの”Ｈ”レベルの電圧から”Ｌ”レベルの電圧を減算し、クロストークの振幅値を得る。この結果について、制御部１５にてキャリブレーションにて得た、入力振幅検出回路の補正値にて補正し、規格値に対して、検出したクロストーク量（電圧）が満足しているか判別し、その結果を試験制御用コンピュータに外部出力ポートより通知する。

図１９は、クロストークを検出し目標値等に対して判別する検査、試験の処理フローである。
ステップＳ５５において、モード設定にしたがって、制御部１５は、スイッチ２４をＯＮにする。ステップＳ５６において、他ＩＣ３５のドライバの出力をＯＦＦする。ステップＳ５７において、他ドライバ１または２から０１交番のデータ信号を出力する。ステップＳ５８において、振幅検出部１７において、振幅を検出する。ステップＳ５９において、ＡＣ→ＤＣ変換部１９において、信号をＤＣレベルに上げる。ステップＳ６０において、ＤＡ変換器１９の暫定電圧を設定する。このとき、暫定電圧の設定は、ＤＡ変換器１９のキャリブレーションによって得られた値を使う。ステップＳ６１において、電圧比較器３において、ＤＡ変換器１９からの電圧と、ＡＣ→ＤＣ変換部１９からの電圧を比較する。ステップＳ６２において、制御部１５は、電圧の比較結果を判定する。すなわち、ステップＳ６０からＳ６２において、まず、最初に、ＤＡ変換器１９の電圧を、電圧比較器３からの出力が０１交番となるように設定する。次に、ＤＡ変換器１９の電圧を段階的に上げていき、ＤＡ変換器１９の電圧がＡＣ→ＤＣ変換部１９からの電圧より大きくなった回数が所定回（例えば、３回）連続する状態にする。そして、そのときのＤＡ変換器１９の電圧を、ＡＣ→ＤＣ変換部１９からの電圧の”Ｈ”レベルの電圧として、メモリ１６に記録する。また、ＤＡ変換器１９の電圧を元に戻してから、ＤＡ変換器１９の電圧を段階的に下げていき、ＤＡ変換器１９の電圧がＡＣ→ＤＣ変換部１９からの電圧より小さくなった回数が所定回（例えば、３回）連続する状態にする。そして、そのときのＤＡ変換器１９の電圧を、ＡＣ→ＤＣ変換部１９からの電圧の”Ｌ”レベルの電圧として、メモリ１６に記録する。メモリ１６に格納された、クロストークの”Ｈ”レベルの電圧から”Ｌ”レベルの電圧を減算し、クロストークの電圧振幅を得る。これをステップＳ６３において、メモリ１６に格納されている入力振幅検出回路のキャリブレーションで得られた補正値で補正し、規格を満たしているか否かを判断する。

例えば、クロストーク量を５０ｍＶ以下に抑えたい場合、上記検出方法において検出された電圧（クロストーク量）が３０ｍＶであれば、試験制御用コンピュータに問題無しと通知を行い、８０ｍＶであった場合には、試験制御用コンピュータに問題有りと通知する。

９ 試験回路
１０ 既存の入力回路
１１ 既存のＰＬＬ回路
１２ 位相クロック部
１３ レジスタ
１４ サンプリング用メモリ
１５ 制御部
１６ メモリ
１７ 振幅検出部
１８ ＡＣ→ＤＣ変換部
１９ ＤＡ変換器
２０ 既存の出力回路
２１ 外部入力
２２ 外部出力
２７ 外部基準電圧
３０ 外部クロック
３５ 他ＩＣ
３６ バックボード（ＢＷＢ）
３７ ＬＳＩ

Claims (10)

1. 試験装置が内蔵された半導体装置であって、
   該試験装置の素子のキャリブレーションを行なう、該半導体装置に内蔵されたキャリブレーション部と、
   該キャリブレーションの結果得られた該素子の特性の基準値からのずれの補正値を格納する、該半導体装置に内蔵されたメモリとを備え、
   該半導体装置の該試験装置による試験の結果を該メモリに格納された該補正値で補正し、規格に適合するか判定することを特徴とする半導体装置。
2. 前記半導体装置が、
   所定の周波数の信号を出力するドライバと、
   該ドライバの出力を入力として受信する入力回路とを備え、
   前記キャリブレーション部は、
   該入力回路への入力を分岐して受信し、受信した信号の電圧振幅を検出する、該半導体装置に内蔵された入力振幅検出回路と、
   該入力回路のレシーバの出力を分岐して受信し、受信した信号の位相値を検出し、予め決められた位相値とジッタ量を持つクロック信号を生成する外部クロックからのクロック信号の位相値を検出する、該半導体装置に内蔵された位相検出回路と、
   該入力振幅検出回路が検出した電圧振幅と該ドライバの出力の電圧振幅との差を振幅補正値として演算し、該位相検出回路が検出した位相値からジッタ量を演算し、該演算されたジッタ量と該予め決められたジッタ量との差を、ジッタ量の補正値としてそれぞれ演算する、該半導体装置に内蔵された制御部とを備え、
   前記メモリは、該振幅補正値、及び、ジッタ量の補正値を格納し、
   外部から該半導体装置に入力される信号の振幅及びジッタ量の計測結果を、該メモリに格納された該振幅補正値、ジッタ量の補正値で補正して、規格に適合するか判定することを特徴とする請求項１に記載の半導体装置。
3. 前記ドライバは、前記半導体装置が外部に信号を送信する際に使用する出力回路のドライバであることを特徴とする請求項２に記載の半導体装置。
4. 前記ドライバの出力信号の電圧振幅について、設定値と実際の値との差が計測され、該差がドライバ振幅電圧補正値として前記メモリに格納され、
   前記振幅補正値を演算するために用いられる該ドライバの電圧振幅を、該ドライバ振幅電圧補正値で補正して、該振幅補正値の演算に使用することを特徴とする請求項２に記載の半導体装置。
5. 前記ドライバの出力する、所定の周波数の信号は、０１交番の信号であることを特徴とする請求項２に記載の半導体装置。
6. 前記位相検出回路は、
   所定の位相差を単位とし、それぞれ異なる複数単位の位相差をそれぞれ持った複数の位相クロック信号を生成する位相クロック部と、
   該複数の位相クロック信号のそれぞれと、入力される信号との比較を行う複数の位相検出部と、
   からなることを特徴とする請求項２に記載の半導体装置。
7. 前記複数の位相クロック信号は、前記半導体装置に内蔵されたＰＬＬ回路から発振される基準クロックを、前記所定の位相差を単位として、位相を順次ずらして得られることを特徴とする請求項６に記載の半導体装置。
8. 前記位相検出回路は、前記複数の位相クロック信号のそれぞれと、入力される信号との比較を所定回数実行し、
   前記制御部が該所定回数の比較結果を平均することによって、ジッタ量を計測することを特徴とする請求項６に記載の半導体装置。
9. 前記入力回路の入力端子が、複数の配線を搭載する配線ボードに接続されている場合、
   該入力回路が接続される他の半導体装置以外から該入力回路に混入するクロストークを計測し、クロストーク量が規格に適合するか試験することを特徴とする請求項２に記載の半導体装置。
10. 試験装置が内蔵された半導体装置の制御方法であって、
    該半導体装置に内蔵されたキャリブレーション部を用いて、該試験装置の素子のキャリブレーションを行い、
    該半導体装置に内蔵されたメモリに、該キャリブレーションの結果得られた該素子の基準値からのずれの補正値を格納し、
    該半導体装置の試験の結果を該補正値で補正し、規格に適合するか判定することを特徴とする半導体装置の制御方法。

Images