CN114121121B - 一种测试电路 - Google Patents

一种测试电路 Download PDF

Info

Publication number
CN114121121B
CN114121121B CN202210097061.9A CN202210097061A CN114121121B CN 114121121 B CN114121121 B CN 114121121B CN 202210097061 A CN202210097061 A CN 202210097061A CN 114121121 B CN114121121 B CN 114121121B
Authority
CN
China
Prior art keywords
test
calibration
signal
test unit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210097061.9A
Other languages
English (en)
Other versions
CN114121121A (zh
Inventor
曹圭大
郑硕颧
朴英斗
薛如军
宋秀良
王福同
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Yuexin Semiconductor Technology Co ltd
Yuexin Technology Co ltd
Original Assignee
Hefei Yuexin Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Yuexin Semiconductor Technology Co ltd filed Critical Hefei Yuexin Semiconductor Technology Co ltd
Priority to CN202210097061.9A priority Critical patent/CN114121121B/zh
Publication of CN114121121A publication Critical patent/CN114121121A/zh
Application granted granted Critical
Publication of CN114121121B publication Critical patent/CN114121121B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本申请提供一种测试电路，包括：校准电路，该校准电路用于根据接收的第一电压或电流信号生成对应的校准信号，以及用于与测量设备进行连接，使得测量设备根据校准信号生成第一测量结果；测试单元，该测试单元与校准电路电连接，以用于向校准电路输出第一电压或电流信号以及采样校准信号；以及，用于与待测试存储器连接，以对待测试存储器进行测试；一控制器，其与测试单元电连接，以用于控制测试单元输出电压或电流信号；接收测试单元采样的校准信号，根据测试单元采样的校准信号生成对应的第二测量结果；以及，用于与测量设备连接，以接收第一测量结果，根据第一测量结果对第二测量结果对进行修正校准。

Description

一种测试电路
技术领域
本申请涉及存储器测试技术领域，具体而言，涉及一种测试电路。
背景技术
超大规模集成电路存储器的测试设备是集成电路行业非常重要的一环，存储产品的多样化会带来不同的设计需求与特点，而目前的存储器测试设备的测试单元在进行测试时，测试单元由于各种原因可能存在测量不准确的情况，而目前不存在对测试单元进行校准的方案，因而在测试单元无法进行校准的情况下存在着对待测器件的测试结果不准确的问题。
发明内容
本申请实施例的目的在于提供一种测试电路，用以解决目前存储器测试设备的测试单元无法进行测量结果校准带来的测量结果不准确的问题。
本申请提供一种测试电路，所述测试电路包括：校准电路，所述校准电路用于根据接收的第一电压或电流信号生成对应的校准信号，以及用于与测量设备进行连接，使得所述测量设备根据所述校准信号生成第一测量结果；测试单元，所述测试单元与所述校准电路电连接，以用于向所述校准电路输出所述第一电压或电流信号以及采样所述校准信号；以及，用于与待测试存储器连接，以对待测试存储器进行测试；一控制器，其与所述测试单元电连接，以用于控制所述测试单元输出所述电压或电流信号；接收所述测试单元采样的所述校准信号，根据所述测试单元采样的所述校准信号生成对应的第二测量结果；以及，用于与所述测量设备连接，以接收所述第一测量结果，根据所述第一测量结果对所述第二测量结果对进行修正校准。
在上述设计的测试电路中，通过控制器控制测试单元向校准电路传输第一电压或电流信号使得校准电路生成对应的校准信号，然后一方面通过测量设备测量校准电路生成的校准信号得到第一测量结果，另一方面通过测试单元采样校准电路生成的校准信号传输给控制器得到第二测量结果，最终根据更加精确的第一测量结果对第二测量结果对进行修正校准，使得修正校准后的测试单元在后续对待测试存储器进行测试时，得到的测试结果更加准确。
在本实施例的可选实施方式中，所述测试单元为M个，所述校准电路为一个，所述M个测试单元与所述校准电路电连接，以用于依次向所述校准电路输出对应的电压或电流信号以及采样对应的校准信号，其中M为大于1的正整数；所述控制器与每一所述测试单元电连接，以用于依次控制所述M个测试单元输出对应的电压或电流信号，接收每一测试单元采样的校准信号并根据每一测试单元采样的所述校准信号生成每一测试单元对应的第二测量结果；以及，依次根据每一测试单元对应的第一测量结果对每一测试单元对应的第二测量结果对进行修正校准。
在上述设计的实施方式中，通过将测试单元设计成多个，并采用一个校准电路对多个测试单元依次进行校准，进而实现对多个测试单元进行校准的基础上，达到节约成本的目的。
在本实施例的可选实施方式中，所述测试单元包括M个，所述校准电路为M个，每一所述测试单元与一校准电路电连接，每一所述测试单元用于向对应的校准电路输出电压或电流信号以及采样对应的校准信号，其中M为大于1的正整数；所述控制器与每一所述测试单元电连接，以用于依次控制所述M个测试单元输出对应的电压或电流信号，接收每一测试单元采样的校准信号并根据每一测试单元采样的所述校准信号生成每一测试单元对应的第二测量结果；以及，依次根据每一测试单元对应的第一测量结果对每一测试单元对应的第二测量结果对进行修正校准。
在上述设计的实施方式中，通过给每一测试单元对应设计一个校准电路，进而使得在测试单元具有多个时，多个测试单元的校准可同时进行，进而提高多个测试单元的校准效率。
在本实施例的可选实施方式中，每一所述测试单元包括DPS芯片、第一采样信号线和传输信号线，所述DPS芯片通过所述传输信号线与对应的校准电路的输入端连接，以向所述校准电路的输入端输入对应的电压或电流信号；所述DPS芯片通过所述第一采样信号线与对应的校准电路的输出端连接，以对所述校准电路生成的校准信号进行采样，得到所述校准信号。其中，该DPS芯片指的是可编程器件电源（Programmable device power supply，DPS）芯片。
在本实施例的可选实施方式中，所述测试电路还包括N个第一模数转换单元，每一第一模数转换单元的输入端与X个DPS芯片连接，所述第一模数转换单元用于将对应连接的DPS芯片采样的校准信号转换为对应的第一数字信号，其中，M=N*X；所述N个第一模数转换单元的输出端与所述控制器电连接，以向所述控制器发送转换的第一数字信号，使得所述控制器根据接收的第一数字信号生成对应的第二测量结果。
在本实施例的可选实施方式中，每一所述测试单元还包括第一可控开关，所述第一可控开关的输入端与所述DPS芯片连接，所述第一可控开关的输出端与所述传输信号线和第一采样信号线连接，所述第一可控开关的控制端接入一第一控制信号，以用于根据所述第一控制信号闭合或断开传输信号线和第一采样信号线与所述DPS芯片之间的连接。
在本实施例的可选实施方式中，每一所述测试单元用于与一待测试存储器电连接，以向所述待测试存储器输入一第二电压或电流信号，以及用于对所述待测试存储器输出的输出信号进行采样得到采样信号；所述控制器，还用于根据测试单元发送的采样信号生成对应的测试结果。
在本实施例的可选实施方式中，每一所述测试单元包括DPS芯片、测试信号线和第二采样信号线，所述DPS芯片通过所述测试信号线与待测试存储器的输入端连接，以向所述待测试存储器的输入端输入第二电压或电流信号；所述DPS芯片通过所述第二采样信号线与所述待测试存储器的输出端连接，以对所述待测试存储器输出的输出信号进行采样得到采样信号。
在本实施例的可选实施方式中，所述测试电路还包括N个第二模数转换单元，每一第二模数转换单元的输入端连接X个DPS芯片，所述第二模数转换单元用于将对应连接的DPS芯片采样的采样信号转换为对应的第二数字信号，其中，M=N*X；所述N个第二模数转换单元的输出端与所述控制器电连接，以向所述控制器发送转换的第二数字信号，使得所述控制器根据接收的第二数字信号生成对应的测试结果。
在本实施例的可选实施方式中，所述测试单元还包括第二可控开关，所述第二可控开关的输入端与所述DPS芯片连接，所述第二可控开关的输出端与所述测试信号线和第二采样信号线连接，所述第二可控开关的控制端接入一第二控制信号，以用于根据所述第二控制信号闭合或断开测试信号线和第二采样信号线与所述DPS芯片之间的连接。
在上述设计的实施方式中，通过设计多个测试单元并通过控制器控制多个测试单元同时对多个待测试存储器进行测试，使得在对多个待测试存储器进行测试的效率显著提高。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的测试电路的第一结构示意图；
图2为本申请实施例提供的测试电路的第二结构示意图；
图3为本申请实施例提供的测试电路的第三结构示意图；
图4为本申请实施例提供的测试电路的第四结构示意图；
图5为本申请实施例提供的测试电路的第五结构示意图；
图6为本申请实施例提供的测试电路的第六结构示意图；
图7为本申请实施例提供的测试电路的第七结构示意图；
图8为本申请实施例提供的测试电路的第八结构示意图。
图标：10-校准电路；20-测试单元；201-DPS芯片；202-第一采样信号线；203-传输信号线；204-第一可控开关；205-测试信号线；206-第二采样信号线；207-第二可控开关；30-控制器；40-第一模数转换单元；50-第二模数转换单元；A-待测试存储器；B-测量设备。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
本申请实施例提供一种测试电路，该测试电路不仅能够对待测试存储器进行测试，还能对测试单元进行校准，保障测试单元对待测试存储器测试的准确性，如图1所示，该测试电路包括校准电路10、测试单元20和控制器30，该控制器30与该测试单元20连接，该测试单元20与该校准电路10连接，并且该测试单元20还与待测试存储器A连接。
上述连接结构的测试电路在需要校准的情况下，可将校准电路10与一测量设备B连接，然后将测量设备B与控制器30连接。在这样的连接方式下进行校准时，控制器30可控制测试单元20向校准电路10输出第一电压或电流信号，校准电路10根据第一电压或电流信号可生成一校准信号，该校准信号一方面被测量设备B采集，测量设备B根据采集的校准信号生成第一测量结果，在此之后，测量设备B可将生成的第一测量结果发送给控制器30或者控制器30直接去获取测量设备B生成的第一测量结果；该校准信号另一方面被测试单元20采样并将采样得到的校准信号传回控制器30，控制器30根据测试单元20采样传输的校准信号生成第二测量结果，至此，控制器30得到了测量设备B对校准信号测量的第一测量结果以及测试单元20采样的信号生成的第二测量结果。其中，控制器30控制测试单元20发送第一电压或电流信号的方式可为根据烧录的校准配置文件控制测试单元20发送该校准配置文件对应电压大小或电流大小的信号。
由于测量设备B采用的是高精度测量仪表，因此其测量结果相比测试单元20更加准确，因此，可以以第一测量结果为标准参考结果，控制器30可将第二测量结果和第一测量结果进行比较得出第二测量结果与第一测量结果的差值，该差值即对该测试单元20的修正校准值，后续该测试单元20在对待测试存储器进行测试时，测试结果可加上该修正校准值进而得到更加准确的测试结果。
上述校准过程可通过如下举例进行理解：假设测试单元20向校准电路10传输的为一10mA的电流信号，校准电路10包含有一1KΩ的电阻，那么校准电路10的电阻可生成一10V的电压信号即校准信号，该10V的电压信号一方面被测量设备B采集得到第一测量结果，假设为10V；该10V的电压信号另一方面被测试单元20采样得到并传输给控制器30得到第二测试结果，假设为9.5V，那么即可得到修正校准值为0.5V，后续该测试单元20在对待测试存储器进行测试时，那么在得到测试单元20测试的结果后，则在测试结果上加上该0.5V即可得到对待测试存储器更加准确的测试结果。
经过上述过程对测试单元20进行校准之后，即可通过测试电路对待测试存储器进行测试，在测试时，可将测试单元20与待测试存储器连接，控制器30根据烧录的测试配置文件控制测试单元20向待测试存储器发送第二电压或电流信号，并通过测试单元20采样待测试存储器的输出信号，进而传输控制器30生成对应的测试结果，最终在测试结果上加上修正校准值，即可得到准确的测试结果。其中，前述所说的测试配置文件可以是存储器功能测试配置文件、静态参数测试配置文件、动态参数测试配置文件等等，其具体可以包括接触通断测试、输出高电平电压、输出低电平电压、输入高电平电压、输入低电平电压、输入漏电流、三态输出漏电流、待机电源电流以及工作电源电流等指标测试。
在上述设计的测试电路中，通过控制器控制测试单元向校准电路传输第一电压或电流信号使得校准电路生成对应的校准信号，然后一方面通过测量设备测量校准电路生成的校准信号得到第一测量结果，另一方面通过测试单元采样校准电路生成的校准信号传输给控制器得到第二测量结果，最终根据更加精确的第一测量结果对第二测量结果对进行修正校准，使得修正校准后的测试单元在后续对待测试存储器进行测试时，得到的测试结果更加准确。
作为一种可能的实施方式，如图2所示，该测试单元20可为多个（如M个），该校准电路10可为一个，在这样的情况下，每一测试单元20均与校准电路10连接，控制器30与每一测试单元20连接。
在上述结构的基础上，多个测试单元20进行校准时，控制器30可利用该校准电路10依次对M个测试单元20执行前述的校准过程，进而完成M个测试单元20的校准。例如，当M为3，测试单元20包括测试单元J、测试单元K和测试单元L时，控制器30可根据该校准电路10和前述的校准过程首先对测试单元J进行校准，然后对测试单元K进行校准，最后对测试单元L进行校准，在测试单元20具有多个时，采用一个校准电路10对多个测试单元20依次进行校准，进而实现对多个测试单元进行校准的基础上，达到节约成本的目的。
作为另一种可能的实施方式，如图3所示，在测试单元20为多个时，校准电路10也可以为多个，即每一个测试单元20可对应连接一个校准电路10。
在上述结构的基础上，多个测试单元20进行校准时，控制器30可同时控制每一测试单元20向对应连接的校准电路10发送对应的第一电压或电流信号，进而通过前述的校准过程来进行校准。例如，当M为3，测试单元20包括测试单元J、测试单元K和测试单元L，校准电路10包括校准电路J、校准电路K和校准电路L，测试单元J和校准电路J连接，测试单元K和校准电路K连接，测试单元L和校准电路L连接，控制器30可同时控制测试单元J向其连接的校准电路J发送对应的第一电压或电流信号、测试单元K向其连接的校准电路K发送对应的第一电压或电流信号以及测试单元L向其连接的校准电路K发送对应的第一电压或电流信号，进而同时完成测试单元J、测试单元K和测试单元L的校准。
在上述设计的实施例中，通过给每一测试单元20对应设计一个校准电路10，进而使得在测试单元20具有多个时，多个测试单元20的校准可同时进行，进而提高多个测试单元20的校准效率。
在本实施例的可选实施方式中，如图4所示，前述所说的每一测试单元20均包含有DPS芯片201、第一采样信号线202和传输信号线203，该DPS芯片201通过第一采样信号线202和传输信号线203与校准电路10连接，DPS芯片201通过传输信号线203向校准电路10输入对应的第一电压或电流信号，DPS芯片201通过第一采样信号线202对校准电路10生成的校准信号进行采样，进而传输给控制器30。其中，该DPS芯片指的是可编程器件电源（Programmable device power supply，DPS）芯片。
在测试单元20具有如上结构的基础上，DPS芯片通过第一采样信号线202采样的校准信号可通过模数转换后传输给控制器30，因此，如图5所示，测试电路中还可包含有N个第一模数转换单元40，每一第一模数转换单元40的输入端连接X个DPS芯片201，其中，M=N*X；该第一模数转换单元40用于将对应连接的DPS芯片采集的校准信号转换为对应的第一数字信号，进而传输给控制器30，使得控制器30根据接收的第一数字信号生成该第二测量结果。
对上述第一模数转换单元40和测试单元20的连接关系进行如下举例说明：假设每一第一模数转换单元40具有8个通道，每个通道可连接4条第一采样信号线202进而连接4个DPS芯片，也就是说每个第一模数转换单元40可连接32个DPS芯片，那么X则等于32，在此基础上，当N=4即第一模数转换单元具有4个时，4个第一模数转换单元40可连接128个DPS芯片，即M=128。
在本实施例的可选实施方式中，前面描述到当测试单元20具有多个时，控制器30可依次控制或同时控制多个测试单元20进行校准，在此基础上，如图6所示，每一测试单元20还可以包含一第一可控开关204，第一可控开关204的输入端与DPS芯片201连接，第一可控开关204的输出端与传输信号线203和第一采样信号线202连接，第一可控开关204的控制端接入一第一控制信号，其中，该第一可控开关204可根据该第一控制信号闭合或断开传输信号线203和第一采样信号线202与DPS芯片201之间的连接。其中，该第一控制信号可通过控制器30发送，也可以通过另外的控制设备来发送。
前述对测试单元20具有多个时，测试电路的校准过程进行了说明，在测试单元20具有多个时，测试电路不仅针对单一的待测试存储器进行测试，而是可对多个或者多种待测试存储器进行测试，如下对测试单元20具有多个时，测试电路的测试过程进行说明：
如图4或图7所示，每一测试单元20还可以包括测试信号线205和第二采样信号线206，每一测试单元20的DPS芯片201通过测试信号线205与和第二采样信号线206与待测试存储器A连接，DPS芯片201可通过测试信号线205向待测试存储器A输入第二电压或电流信号，待测试存储器A会对第二电压或电流信号进行利用进而输出相应的输出信号，DPS芯片201可通过第二采样信号线206对待测试存储器A输出的输出信号进行采样得到采样信号，进而将采样信号传输回控制器30，使得控制器30根据采样信号得到对应的测试结果。其中，控制器30可同时接收多个测试配置文件，进而同时控制每一测试配置文件对应的DPS芯片发出对应的第二电压或电流信号来实现多个待测试存储器的同时测试。
在本实施例的可选实施方式中，如图8所示，DPS芯片采样得到的采样信号传输给控制器30同样需要经过模数转换，因此，测试电路还可以包括N个第二模数转换单元50，每一第二模数转换单元50的输入端与X个DPS芯片201连接，其中，M=N*X。
该第二模数转换单元50用于将测试单元20采样的采样信号转换为对应的第二数字信号，进而传输给控制器30，使得控制器30根据接收的第二数字信号生成对应的测试结果。
在本实施例的可选实施方式中，在测试单元20具有多个时，为了在测试过程中对每一测试单元20进行单独的控制，如图8所示，可在每一测试单元20内设置一第二可控开关207，在每一个测试单元20中，第二可控开关207的输入端与DPS芯片201连接，第二可控开关207的输出端与测试信号线205和第二采样信号线206连接，第二可控开关207的控制端接入第二控制信号，第二可控开关207用于根据第二控制信号闭合或断开测试信号线205和第二采样信号线206与DPS芯片之间的连接。其中，第二控制信号可以是控制器30发出，也可以是其余的控制设备发出；另外，前述所说的第一可控开关204和第二可控开关207可为继电器、晶闸管等可控开关；测试单元20除了采用DPS芯片以外还可以采用其他对存储器进行测试的芯片，例如电源管理芯片等等。
在上述设计的实施方式中，通过设计多个测试单元并通过控制器控制多个测试单元同时对多个待测试存储器进行测试，使得在对多个待测试存储器进行测试的效率显著提高。
需要说明的是，功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（Read-Only Memory，ROM）随机存取存储器（Random Access Memory，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (9)

1.一种测试电路，其特征在于，所述测试电路包括：
校准电路，所述校准电路用于根据接收的第一电压或电流信号生成对应的校准信号，以及用于与测量设备进行连接，使得所述测量设备根据所述校准信号生成第一测量结果；
测试单元，所述测试单元与所述校准电路电连接，以用于向所述校准电路输出所述第一电压或电流信号或采样所述校准信号；以及，用于与待测试存储器连接，以对待测试存储器进行测试；每一所述测试单元包括DPS芯片、第一采样信号线和传输信号线，所述DPS芯片通过所述传输信号线与对应的校准电路的输入端连接，以向所述校准电路的输入端输入对应的电压或电流信号；所述DPS芯片通过所述第一采样信号线与对应的校准电路的输出端连接，以对所述校准电路生成的校准信号进行采样，得到所述校准信号；
一控制器，其与所述测试单元电连接，以用于控制所述测试单元输出所述电压或电流信号；接收所述测试单元采样的所述校准信号，根据所述测试单元采样的所述校准信号生成对应的第二测量结果；以及，用于与所述测量设备连接，以接收所述第一测量结果，根据所述第一测量结果对所述第二测量结果对进行修正校准。
2.根据权利要求1所述的测试电路，其特征在于，所述测试单元为M个，所述校准电路为一个，M个测试单元与所述校准电路电连接，以用于依次向所述校准电路输出对应的电压或电流信号以及采样对应的校准信号，其中M为大于1的正整数；
所述控制器与每一所述测试单元电连接，以用于依次控制所述M个测试单元输出对应的电压或电流信号，接收每一测试单元采样的校准信号并根据每一测试单元采样的所述校准信号生成每一测试单元对应的第二测量结果；以及，依次根据每一测试单元对应的第一测量结果对每一测试单元对应的第二测量结果对进行修正校准。
3.根据权利要求1所述的测试电路，其特征在于，所述测试单元包括M个，所述校准电路为M个，每一所述测试单元与一校准电路电连接，每一所述测试单元用于向对应的校准电路输出电压或电流信号以及采样对应的校准信号，其中M为大于1的正整数；
所述控制器与每一所述测试单元电连接，以用于依次控制M个测试单元输出对应的电压或电流信号，接收每一测试单元采样的校准信号并根据每一测试单元采样的所述校准信号生成每一测试单元对应的第二测量结果；以及，依次根据每一测试单元对应的第一测量结果对每一测试单元对应的第二测量结果对进行修正校准。
4.根据权利要求2或3所述的测试电路，其特征在于，所述测试电路还包括N个第一模数转换单元，每一第一模数转换单元的输入端与X个DPS芯片连接，所述第一模数转换单元用于将对应连接的DPS芯片采样的校准信号转换为对应的第一数字信号，其中，M=N*X；
所述N个第一模数转换单元的输出端与所述控制器电连接，以向所述控制器发送转换的第一数字信号，使得所述控制器根据接收的第一数字信号生成对应的第二测量结果。
5.根据权利要求2或3所述的测试电路，其特征在于，每一所述测试单元还包括第一可控开关，所述第一可控开关的输入端与所述DPS芯片连接，所述第一可控开关的输出端与所述传输信号线和第一采样信号线连接，所述第一可控开关的控制端接入一第一控制信号，以用于根据所述第一控制信号闭合或断开传输信号线和第一采样信号线与所述DPS芯片之间的连接。
6.根据权利要求2或3所述的测试电路，其特征在于，每一所述测试单元还用于与一待测试存储器电连接，以向所述待测试存储器输入一第二电压或电流信号，以及用于对所述待测试存储器输出的输出信号进行采样得到采样信号；
所述控制器，还用于根据测试单元发送的采样信号生成对应的测试结果。
7.根据权利要求6所述的测试电路，其特征在于，每一所述测试单元还包括测试信号线和第二采样信号线，所述DPS芯片通过所述测试信号线与待测试存储器的输入端连接，以向所述待测试存储器的输入端输入第二电压或电流信号；所述DPS芯片通过所述第二采样信号线与所述待测试存储器的输出端连接，以对所述待测试存储器输出的输出信号进行采样得到采样信号。
8.根据权利要求7所述的测试电路，其特征在于，所述测试电路还包括N个第二模数转换单元，每一第二模数转换单元的输入端连接X个DPS芯片，所述第二模数转换单元用于将对应连接的DPS芯片采样的采样信号转换为对应的第二数字信号，其中，M=N*X；
所述N个第二模数转换单元的输出端与所述控制器电连接，以向所述控制器发送转换的第二数字信号，使得所述控制器根据接收的第二数字信号生成对应的测试结果。
9.根据权利要求7所述的测试电路，其特征在于，所述测试单元还包括第二可控开关，所述第二可控开关的输入端与所述DPS芯片连接，所述第二可控开关的输出端与所述测试信号线和第二采样信号线连接，所述第二可控开关的控制端接入一第二控制信号，以用于根据所述第二控制信号闭合或断开测试信号线和第二采样信号线与所述DPS芯片之间的连接。
CN202210097061.9A 2022-01-27 2022-01-27 一种测试电路 Active CN114121121B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210097061.9A CN114121121B (zh) 2022-01-27 2022-01-27 一种测试电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210097061.9A CN114121121B (zh) 2022-01-27 2022-01-27 一种测试电路

Publications (2)

Publication Number Publication Date
CN114121121A CN114121121A (zh) 2022-03-01
CN114121121B true CN114121121B (zh) 2022-04-26

Family

ID=80361172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210097061.9A Active CN114121121B (zh) 2022-01-27 2022-01-27 一种测试电路

Country Status (1)

Country Link
CN (1) CN114121121B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084394A (en) * 1995-12-05 2000-07-04 Siemens Aktiengesellschaft Electronic measuring device using a correction factor to compensate for measuring errors
EP2720063A1 (en) * 2012-10-12 2014-04-16 ALSTOM Transport SA Automatic calibration of energy meter central unit
US9496883B1 (en) * 2015-09-24 2016-11-15 Realtek Semiconductor Corporation Chip and calibration method thereof
CN211905587U (zh) * 2020-02-06 2020-11-10 合肥悦芯半导体科技有限公司 芯片测试电路
CN112562778A (zh) * 2020-12-21 2021-03-26 合肥悦芯半导体科技有限公司 一种测试电路和测试系统
CN112799493A (zh) * 2020-12-26 2021-05-14 苏州浪潮智能科技有限公司 一种电源vr芯片的电流自动校准电路及校准方法
CN213634245U (zh) * 2020-12-31 2021-07-06 苏州索拉科技有限公司 一种高精度源测单元自校准电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI253553B (en) * 2004-05-31 2006-04-21 Realtek Semiconductor Corp Impedance calibration circuit and method thereof
US20070276614A1 (en) * 2006-05-25 2007-11-29 Kan Tan De-embed method for multiple probes coupled to a device under test
KR100780646B1 (ko) * 2006-10-31 2007-11-30 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체장치.
KR100803373B1 (ko) * 2007-02-09 2008-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 에러 측정 회로
JP5472470B2 (ja) * 2010-08-20 2014-04-16 富士通株式会社 半導体装置
US20130162259A1 (en) * 2011-12-21 2013-06-27 Analog Devices, Inc. Reference reuse in high voltage stack monitoring
KR102189780B1 (ko) * 2014-08-11 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084394A (en) * 1995-12-05 2000-07-04 Siemens Aktiengesellschaft Electronic measuring device using a correction factor to compensate for measuring errors
EP2720063A1 (en) * 2012-10-12 2014-04-16 ALSTOM Transport SA Automatic calibration of energy meter central unit
US9496883B1 (en) * 2015-09-24 2016-11-15 Realtek Semiconductor Corporation Chip and calibration method thereof
CN211905587U (zh) * 2020-02-06 2020-11-10 合肥悦芯半导体科技有限公司 芯片测试电路
CN112562778A (zh) * 2020-12-21 2021-03-26 合肥悦芯半导体科技有限公司 一种测试电路和测试系统
CN112799493A (zh) * 2020-12-26 2021-05-14 苏州浪潮智能科技有限公司 一种电源vr芯片的电流自动校准电路及校准方法
CN213634245U (zh) * 2020-12-31 2021-07-06 苏州索拉科技有限公司 一种高精度源测单元自校准电路

Also Published As

Publication number Publication date
CN114121121A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
CN101839936B (zh) 一种电流测量装置
CN202815077U (zh) 一种多通道电压电流测试仪
CN114280360A (zh) 电流测量电路及电流测量方法
KR20080045714A (ko) 디지털 신호 타이밍의 테스트를 위한 스트로브 기술
CN113514758B (zh) 芯片测试方法、测试机及存储介质
US7724014B2 (en) On-chip servo loop integrated circuit system test circuitry and method
CN103163369A (zh) 实现测量精度预校准功能的电能计量电路结构及其方法
CN111800191A (zh) 光模块调测装置、调测方法及电子设备
CN115856588A (zh) 芯片测试板及测试方法
CN106872849B (zh) 设备内部io采样方法、装置以及系统
CN114121121B (zh) 一种测试电路
CN112562778A (zh) 一种测试电路和测试系统
US7360139B2 (en) Semiconductor component, arrangement and method for characterizing a tester for semiconductor components
CN201392362Y (zh) 一种电流测量装置
JP2005091194A (ja) 誤差要因取得用装置、方法、プログラムおよび記録媒体
CN108241137B (zh) 一种合并单元测试仪的基本误差溯源装置
CN207611103U (zh) 一种有源信息组件测试装置及测试夹具
CN217278779U (zh) 一种对测试机进行校准的装置
CN217007520U (zh) 一种基于采样电阻的精密电流传感器电路
CN108572273B (zh) 低电流测量电路及其测量方法
CN115421026A (zh) 对批量pd芯片的老化测试方法、电路及系统
CN115097177A (zh) 一种高精度多路小信号产生电路
CN213958597U (zh) 一种测试电路和测试系统
CN112485657A (zh) 矩阵开关内置继电器自检方法
CN113900003A (zh) 芯片引脚的断线检测装置及检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 230000 2 / F, east side of building D1, intelligent equipment science and Technology Park, 3963 Susong Road, Hefei Economic and Technological Development Zone, Anhui Province

Patentee after: Yuexin Technology Co.,Ltd.

Address before: 230000 2 / F, east side of building D1, intelligent equipment science and Technology Park, 3963 Susong Road, Hefei Economic and Technological Development Zone, Anhui Province

Patentee before: Hefei Yuexin Semiconductor Technology Co.,Ltd.

Address after: 230000 2 / F, east side of building D1, intelligent equipment science and Technology Park, 3963 Susong Road, Hefei Economic and Technological Development Zone, Anhui Province

Patentee after: Hefei Yuexin Semiconductor Technology Co.,Ltd.

Address before: 230000 2 / F, east side of building D1, intelligent equipment science and Technology Park, 3963 Susong Road, Hefei Economic and Technological Development Zone, Anhui Province

Patentee before: Hefei Yuexin Semiconductor Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder