CN213634245U - 一种高精度源测单元自校准电路 - Google Patents

Abstract

本实用新型涉及一种高精度源测单元自校准电路，其包括：FPGA数字校准模块、电流数模转化电路、恒流电路环路、电压数模转化电路、恒压电路环路、采样电阻、恒流检出电路、恒压检出电路，FPGA数字校准模块用于将电流模数转换电路或电压模数转换电路输入的电流或电压进行校准并通过电流输出端或电压输出端输出。本专利具有两路DAC（数模转换）输出电路和两路ADC（模数转换）采集电路，这样在测试结构中拥有单路DAC对应单路ADC拓扑、单路DAC对应双路ADC拓扑、双路DAC对应双路ADC拓扑三种灵活拓扑模式，能兼容兼容FIMI、FIMV、FVMV、FVMI四种测试模式，而且该校准电路的采样电阻只需使用普通电阻即可实现，可有效降低成本。

Description

一种高精度源测单元自校准电路

技术领域

本实用新型涉及高精密线性电源领域，特别涉及源测SMU半导体测试领域中使用的高精度源测单元自校准电路。

背景技术

在5G、功率IC等芯片的测试过程中，对源测IC的电路加电模式要求较多，目前基本需求为FIMI(加电流测试电流)、FIMV(加电流测试电压)、FVMV(加电压测试电压)、FVMI(加电压测试电流)四种常规直流模式。随着源测SMU的技术的发展，目前半导体IC测试领域对测试精度要求及高速射频IC测试领域对SMU响应速度要求不断提高，为了提高测试的精度，现有程控SMU中通常都设置有自校准电路，通过自校准电路来提高测试电流或电压的输出精度。目前的自校准电路都有都是设置一高精度电阻作为采样电阻进行自校准，但是高精度电阻价格较高，使得测试系统的成本升高，再有，现有的测试系统往往只具有一种校准模式，不能兼容FIMI、FIMV、FVMV、FVMI四种测试模式，因此现有的测试装置已经无法满足现有的IC测试，急需设计一种成本低，性能可靠，能够实现高精度输出的高精度源测单元自校准电路。

实用新型内容

本实用新型所要解决的技术问题是克服传统SMU的缺陷，提供一种成本较低、高速高精度、可实时校准检测的高精度源测单元自校准电路。

为达到上述目的，本实用新型采用的技术方案为：一种高精度源测单元多项式自校准电路，其包括：FPGA数字校准模块，所述FPGA数字校准模块的电流输出端与电流数模转化电路的输入端连接，电流数模转化电路的输出端与恒流电路环路连接，所述恒流电路环路与采样电阻连接，所述FPGA数字校准模块的电压输出端与电压数模转化电路的输入端连接，电压数模转化电路的输出端与恒压电路环路连接，所述恒流电路环路与采样电阻连接；所述采样电阻还分别与恒流检出电路、恒压检出电路连接，所述恒流检出电路通过电流模数转换电路与所述FPGA数字校准模块的电流输入端连接，所述恒压检出电路通过电压模数转换电路与所述FPGA数字校准模块连接，所述FPGA数字校准模块用于将所述电流模数转换电路或电压模数转换电路输入的电流或电压进行校准并通过电流输出端或电压输出端输出。

优选的，所述采样电阻与所述恒流检出电路、恒压检出电路之间通过一数字逻辑开关电路连接。

优选的，所述采样电阻为可调电阻。

优选的，所述恒流电路环路输出电流大小可调节，所述恒压电路环路输出电压大小可调节。

上述方案具有如下有益效果：本专利设置有电流模数转化电路、电压模数转化电路两路采集电路采集采样电阻的电流或电压，通过通过电流数模转化电路、电压数模转化电路向外输出，既具有两路DAC(数模转换)输出电路和两路ADC(模数转换)采集电路，这样在测试结构中拥有单路DAC对应单路ADC拓扑、单路DAC对应双路ADC拓扑、双路DAC对应双路ADC拓扑三种灵活拓扑模式，能兼容兼容FIMI、FIMV、FVMV、FVMI四种测试模式，而且该校准电路的采样电阻只需使用普通电阻即可实现，可有效降低成本。

该高精度源测单元多项式自校准电路可完美解决传统源测SMU仅使用模拟硬件或依赖电阻精度或主器件的超低失调来满足加电的高精度输出，本新型源测SMU引入数字型环路校准概念，不再完全依赖采样电阻器件精度，成本较低，结构更灵活。采用该高精度源测单元多项式自校准电路可完美解决传统源测SMU加电时，对不同的负载加电响应只能取决于源测SMU本身，测试响应较慢的问题。本实用新型源测SMU在Source-Adapt结构下可实现加电响应波形随负载的变化而变化，同时可依据可视化软件优化出最佳加电响应波形。在射频或者高速逻辑IC测试环境中，可更加准确测试出IC自身直流特性和交流特性。

附图说明

图1是本实用新型实施例的结构框图。

具体实施方式

下面结合具体实施例，对本专利技术方案进行详细介绍。

如图1所示，本专利公开了一种高精度源测单元多项式自校准电路，该自校准电路其包括FPGA数字校准模块1，FPGA数字校准模块1的电流输出端与电流数模转化电路2的输入端连接，电流数模转化电路2的输出端与恒流电路环路3连接，恒流电路环路3与采样电阻6连接，FPGA数字校准模块1的电压输出端与电压数模转化电路4的输入端连接，电压数模转化电路4的输出端与恒压电路环路5连接，恒压电路环路5与采样电阻6连接。

采样电阻6还通过一数字逻辑开关电路7分别与恒流检出电路8、恒压检出电路10连接，恒流检出电路8通过电流模数转换电路7与FPGA数字校准模块的电流输入端连接，恒压检出电路10通过电压模数转换电路9与FPGA数字校准模块1连接，FPGA数字校准模块1用于将电流模数转换电路7或电压模数转换电路9输入的电流或电压进行校准并通过电流输出端或电压输出端输出。电流模数转换电路7通过逻辑连接，能够实现电流、电压的采用电路与恒流检出电路8、恒压检出电路10导通，这样在测试结构中拥有单路DAC对应单路ADC拓扑、单路DAC对应双路ADC拓扑、双路DAC对应双路ADC拓扑三种灵活拓扑模式，能兼容兼容FIMI、FIMV、FVMV、FVMI四种测试模式。测试模式中建立FIMI(加电流测试电流)、FIMV(加电流测试电压)、FVMV(加电压测试电压)、FVMI(加电压测试电流)四种加电-检出模式及FITI监控模式、FVTV监控模式。同时双DAC、双ADC结构可完全实现四象限及加电模式。恒流源及恒压源可同时同步加电与测试。

恒流电路环路3输出电流大小的值可根据电流数模转化电路2的输入电流进行调节，电流输出档位可分为电流档位主要分为：100nA、1uA、10uA、100uA、1mA、10mA、100mA、1000mA。恒压电路环路5输出电压大小的值可根据电压数模转化电路4的输入电压进行调节，电压档位分为：10V、20V。采样电阻6的大小也可根据需要进行调节。电流及电压输出精度表格如下：具体的，本实用新型设计源测SMU产品输出精度较高，任一加电项目静态吃稳定性跳动小于0.003V。1uA档加电及检出精度位于0.5％，10uA、100uA、1mA、10mA、100mA、1000mA加电均处于0.3％以内。以上数据可表明，源测SMU的精度较高，静态一致性及稳定性较高。

该高精度源测单元多项式自校准电路可完美解决传统源测SMU仅使用模拟硬件或依赖电阻精度或主器件的超低失调来满足加电的高精度输出，本新型源测SMU引入数字型环路校准概念，不再完全依赖采样电阻器件精度，成本较低，结构更灵活。采用该高精度源测单元多项式自校准电路可完美解决传统源测SMU加电时，对不同的负载加电响应只能取决于源测SMU本身，测试响应较慢的问题。本实用新型源测SMU在Source-Adapt结构下可实现加电响应波形随负载的变化而变化，同时可依据可视化软件优化出最佳加电响应波形。在射频或者高速逻辑IC测试环境中，可更加准确测试出IC自身直流特性和交流特性。

以上依据本实用新型的理想实施例为启示，通过上述的说明内容，相关人员完全可以在不偏离本项实用新型技术思想的范围内，进行多样的变更以及修改。本项实用新型的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定技术性范围。

Claims (4)

1.一种高精度源测单元自校准电路，其特征在于，其包括：FPGA数字校准模块，所述FPGA数字校准模块（1）的电流输出端与电流数模转化电路（2）的输入端连接，电流数模转化电路（2）的输出端与恒流电路环路（3）连接，所述恒流电路环路（3）与采样电阻（6）连接，所述FPGA数字校准模块（1）的电压输出端与电压数模转化电路（4）的输入端连接，电压数模转化电路（4）的输出端与恒压电路环路（5）连接，所述恒压电路环路（5）与采样电阻（6）连接；所述采样电阻（6）还分别与恒流检出电路（8）、恒压检出电路（10）连接，所述恒流检出电路（8）通过电流模数转换电路（7）与所述FPGA数字校准模块的电流输入端连接，所述恒压检出电路（10）通过电压模数转换电路（9）与所述FPGA数字校准模块（1）连接，所述FPGA数字校准模块（1）用于将所述电流模数转换电路（7）或电压模数转换电路（9）输入的电流或电压进行校准并通过电流输出端或电压输出端输出。

2.根据权利要求1所述的高精度源测单元自校准电路，其特征在于，所述采样电阻（6）与所述恒流检出电路（8）、恒压检出电路（10）之间通过一数字逻辑开关电路连接。

3.根据权利要求1所述的高精度源测单元自校准电路，其特征在于，所述采样电阻（6）为可调电阻。

4.根据权利要求1所述的高精度源测单元自校准电路，其特征在于，所述恒流电路环路（3）输出电流大小可调节，所述恒压电路环路（5）输出电压大小可调节。

Images