JP2007205792A - 試験装置及び試験方法 - Google Patents
試験装置及び試験方法 Download PDFInfo
- Publication number
- JP2007205792A JP2007205792A JP2006023272A JP2006023272A JP2007205792A JP 2007205792 A JP2007205792 A JP 2007205792A JP 2006023272 A JP2006023272 A JP 2006023272A JP 2006023272 A JP2006023272 A JP 2006023272A JP 2007205792 A JP2007205792 A JP 2007205792A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- unit
- voltage level
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
- G01R15/04—Voltage dividers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
- G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
Abstract
【課題】高電圧を基準として動作する被試験デバイスの試験を精度よく行う。
【解決手段】所定の高電圧の基準電圧が与えられて動作する被試験デバイスを試験する試験装置であって、被試験デバイスが出力する出力信号が所定の論理値を示す場合に、出力信号が有するべき電圧レベルを規定する基準電圧を、被試験デバイスに印加する基準電圧印加部と、基準電圧の電圧レベルを検出する電圧レベル検出部と、出力信号を期待値信号と比較する信号比較部と、電圧レベル検出部が検出した基準電圧の電圧レベルが、予め定められた期待電圧範囲であるか否かを判定する基準電圧比較部と、基準電圧の電圧レベルが、期待電圧範囲内であることを条件として、信号比較部における比較結果に基づいて被試験デバイスの良否を判定する判定部とを備える試験装置を提供する。
【選択図】図2
【解決手段】所定の高電圧の基準電圧が与えられて動作する被試験デバイスを試験する試験装置であって、被試験デバイスが出力する出力信号が所定の論理値を示す場合に、出力信号が有するべき電圧レベルを規定する基準電圧を、被試験デバイスに印加する基準電圧印加部と、基準電圧の電圧レベルを検出する電圧レベル検出部と、出力信号を期待値信号と比較する信号比較部と、電圧レベル検出部が検出した基準電圧の電圧レベルが、予め定められた期待電圧範囲であるか否かを判定する基準電圧比較部と、基準電圧の電圧レベルが、期待電圧範囲内であることを条件として、信号比較部における比較結果に基づいて被試験デバイスの良否を判定する判定部とを備える試験装置を提供する。
【選択図】図2
Description
本発明は、被試験デバイスを試験する試験装置及び試験方法に関する。特に本発明は、所定の高電圧の基準電圧が与えられて動作する被試験デバイスを試験する試験装置及び試験方法に関する。
近年、高電圧の信号を出力するHVIC(High Voltage Integrated Circuit)の需要が増加している。例えば、電気自動車のモータ制御用のデバイス等にHVICが用いられている。
HVICは、例えば0〜2kV程度の電圧レベルを基準として、所定の振幅の信号を出力するデバイスである。HVICの試験時においては、試験装置が0〜2kV程度の高電圧の基準電圧をHVICに供給する。また試験装置は、出力信号のデータパターンを検出し、当該データパターンに基づいて被試験デバイスの良否を判定する。
現在、関連する特許文献等は認識していないので、その記載を省略する。
しかし、試験装置がHVICに印加する基準電圧が正常な電圧でない場合、HVICの出力信号のレベルを精度よく測定することができない。従来の試験装置は、高電圧の基準電圧を測定する手段を有しておらず、被試験デバイスを精度よく試験することができなかった。また、高電圧を測定する手段を新たに設ける場合、高耐圧のコンパレータ等を設ける必要があり、コストがかかってしまう。
このため本発明は上記の課題を解決する試験装置及び試験方法を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の第1形態においては、所定の高電圧の基準電圧が与えられて動作する被試験デバイスを試験する試験装置であって、被試験デバイスが出力する出力信号が所定の論理値を示す場合に、出力信号が有するべき電圧レベルを規定する基準電圧を、被試験デバイスに印加する基準電圧印加部と、基準電圧の電圧レベルを検出する電圧レベル検出部と、出力信号を期待値信号と比較する信号比較部と、電圧レベル検出部が検出した基準電圧の電圧レベルが、予め定められた期待電圧範囲であるか否かを判定する基準電圧比較部と、基準電圧の電圧レベルが、期待電圧範囲内であることを条件として、信号比較部における比較結果に基づいて被試験デバイスの良否を判定する判定部とを備える試験装置を提供する。
電圧レベル検出部は、基準電圧が入力される被試験デバイスの入力端子から、基準電圧の電圧レベルを検出してよい。被試験デバイスは、低電圧駆動部と、低電圧駆動部より高い電圧で駆動する高電圧駆動部とを備え、試験装置は、第1の基準電圧を低電圧駆動部に印加する低電圧印加部を更に備え、基準電圧印加部は、第1の基準電圧に対して予め定められた電圧レベル差を有し、第1の基準電圧より電圧レベルが高い第2の基準電圧を、高電圧駆動部に印加し、電圧レベル検出部は、第2の基準電圧の電圧レベルを検出し、基準電圧比較部は、第2の基準電圧の電圧レベルが、期待電圧範囲であるか否かを判定してよい。
試験装置は、それぞれ入力される信号の論理値を判定する複数のロジックピンを更に備え、それぞれのロジックピンは、入力される信号の電圧レベルと、与えられる閾値とを比較し、比較結果を出力するコンパレータを有し、高電圧駆動部は、第2の基準電圧を基準とした出力信号を出力し、第1のロジックピンは、高電圧駆動部が出力する出力信号が入力され、第2のロジックピンは、第2の基準電圧が入力され、試験装置は、第2のロジックピンのコンパレータに与える閾値を順次変化させることにより、当該コンパレータを電圧レベル検出部として機能させる制御部を更に備えてよい。
試験装置は、電圧レベル検出部に、高電圧駆動部が出力する出力信号を入力するか、又は基準電圧印加部が出力する第2の基準電圧を入力するかを切り替える切替部を更に備えてよい。
試験装置は、高電圧駆動部が出力する出力信号の電圧レベルを、予め定められた分圧率で分圧する信号分圧部と、高電圧駆動部が出力する第2の基準電圧の電圧レベルを、分圧率で分圧する基準分圧部と、信号分圧部が出力する出力信号の電圧レベルと、基準分圧部が出力する第2の基準電圧の電圧レベルとの差分を、分圧率に応じた増幅率で増幅して出力する差動アンプとを更に備え、切替部は、差動アンプが出力する信号を電圧レベル検出部に入力するか、又は基準分圧部が出力する第2の基準電圧を電圧レベル検出部に入力するかを切り替えてよい。
試験装置は、切替部に、第2の基準電圧を電圧レベル検出部に入力させ、基準電圧比較部において第2の基準電圧が期待電圧範囲内であると判定された場合に、切替部に高電圧駆動部が出力する出力信号を通過させる切替制御部を更に備えてよい。
試験装置は、与えられる試験プログラムに基づいて、被試験デバイスに入力する試験パターンを生成するパターン発生部と、試験プログラムに基づいて、高電圧駆動部の出力信号を、期待値信号と比較しないタイミングを検出し、第2の基準電圧を、電圧レベル検出部に入力させる切替制御部とを更に備えてよい。
本発明の第2の形態においては、被試験デバイスを試験する試験方法であって、被試験デバイスが出力する出力信号が所定の論理値を示す場合に、出力信号が有するべき電圧レベルを規定する基準電圧を、被試験デバイスに印加する基準電圧印加段階と、基準電圧の電圧レベルを検出する電圧レベル検出段階と、出力信号を期待値信号と比較する信号比較段階と、電圧レベル検出段階において検出した基準電圧の電圧レベルが、予め定められた期待電圧範囲であるか否かを判定する基準電圧比較段階と、基準電圧の電圧レベルが、期待電圧範囲内であることを条件として、信号比較部における比較結果に基づいて被試験デバイスの良否を判定する判定段階とを備える試験方法を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の実施形態に係る試験装置100の構成の一例を示す図である。試験装置100は、所定の高電圧の基準電圧が与えられて動作する半導体回路等の被試験デバイス200を試験する。
被試験デバイス200は、例えば接地電位を基準とした波形の第1の出力信号と、例えば0〜2kV程度の高電圧を基準とした波形の第2の出力信号を出力するデバイスであり、電源監視部202、高圧ロジック部204、レベルシフト回路206、高電圧駆動部208、レベルシフト回路214、低圧ロジック部216、レベルシフト回路218、低電圧駆動部220、及び複数の入出力ピン(226〜238)を備える。
入出力ピン234及び230には、第1の基準電圧に基づく電圧が印加される。本例においては、第1の基準電圧は接地電位である。入出力ピン234には接地電位が印加され、入出力ピン230には、接地電位に対して所定の電位差を有する電圧が印加される。
低電圧駆動部220は、トランジスタ222及び224を有し、入出力ピン238を介して第1の出力信号を出力する。また、低電圧駆動部220は、入出力ピン234及び230に印加される電圧が与えられ、当該電圧の電圧レベル差に応じた振幅を有する第1の出力信号を出力する。例えば、低電圧駆動部220には、第1の出力信号がH論理を示す場合の電圧レベルとして、入出力ピン230に印加される電圧が与えられ、第1の出力信号がL論理を示す場合の電圧レベルとして、入出力ピン234に印加される電圧が与えられる。
入出力ピン232には、試験パターンが入力される。低圧ロジック部216は、当該試験パターンに基づいて、トランジスタ222及び224のゲート端子に入力するゲート電圧を制御する。これにより、低電圧駆動部220は、試験パターンに応じた第1の出力信号を出力する。また、レベルシフト回路218は、低圧ロジック部216が出力するゲート電圧を、トランジスタ222及び224の特性に応じた電圧レベルにシフトさせる。
入出力ピン226及び228には、第1の基準電圧に対して予め定められた電圧レベル差を有し、第1の基準電圧より電圧レベルが高い第2の基準電圧に基づく電圧が与えられる。本例においては、入出力ピン228に0〜2kV程度の第2の基準電圧が印加される。また、入出力ピン226には、第2の基準電圧に対し、予め定められた電圧レベル差を有する電圧が印加される。
高電圧駆動部208は、トランジスタ210及び212を有し、入出力ピン236を介して第2の出力信号を出力する。また、高電圧駆動部208は、入出力ピン226及び228に印加される電圧が与えられ、当該電圧の電圧レベル差に応じた振幅を有する第2の出力信号を出力する。
高圧ロジック部204は、被試験デバイス200に入力される試験パターンに基づいて、トランジスタ210及び212のゲート端子に入力するゲート電圧を制御する。これにより、高電圧駆動部208は、試験パターンに応じた第2の出力信号を出力する。
当該試験パターンは、入出力ピン232、低圧ロジック部216、及びレベルシフト回路214を介して高圧ロジック部204に与えられてよい。この場合、レベルシフト回路214は、当該試験パターンの電圧レベルを、第1の基準電圧及び第2の基準電圧の電圧レベル差に応じてシフトする。また、当該試験パターンは、低圧ロジック部216とは異なる経路で高圧ロジック部204に与えられてもよい。レベルシフト回路206は、高圧ロジック部204が出力するゲート電圧を、トランジスタ210及び212の特性に応じた電圧レベルにシフトさせる。
試験装置100は、汎用電源10、基準電圧印加部12、パターン発生部18、ピンエレクトロニクス部20、高圧処理部22、高圧処理部23、及び判定部24を備える。汎用電源10は、試験装置100を動作させる電源電力を生成する。また本例において、汎用電源10は、第1の基準電圧を基準とした電圧を生成し、入出力ピン230に印加する低電圧印加部として機能する。また、本例において入出力ピン234は接地電位に接続されているが、他の例においては、汎用電源10は、入出力ピン234に対して所定の電圧の第1の基準電圧を印加してもよい。このような構成により、被試験デバイス200の低電圧駆動部220に対して電源電圧を印加することができる。
基準電圧印加部12は、第2の基準電圧に基づく電圧を生成し、入出力ピン226及び228に印加する。例えば基準電圧印加部12は、0〜2kV程度の電圧を入出力ピン228に印加し、入出力ピン228に印加する電圧を基準とする15V程度の電圧を入出力ピン226に印加する。
基準電圧印加部12は、高圧電源16及びフローティング電源14を有する。高圧電源16は、第2の基準電圧を生成し、入出力ピン228に印加する。また、フローティング電源14は、高圧電源16が出力する第2の基準電圧を基準とする電圧を生成し、入出力ピン226に印加する。このような構成により、被試験デバイス200の高電圧駆動部208に対して、電圧レベルの高い電源電圧を印加することができる。
ピンエレクトロニクス部20は、被試験デバイス200の複数の入出力ピン(226〜238)に対応する複数のロジックピンを有する。それぞれのロジックピンは、対応する入出力ピン(226〜238)と電気的に接続される。試験装置100と被試験デバイス200との間の信号及び電力等の伝送はピンエレクトロニクス部20の各ロジックピンを介して行われる。また、図1においてピンエレクトロニクス部20は複数に分離して示したが、ピンエレクトロニクス部20の各ロジックピンは、同一の基板に設けられてよい。
パターン発生部18は、試験パターンを生成して被試験デバイス200に入力する。パターン発生部18は、予め与えられる試験プログラムに基づいて当該試験パターンを生成してよい。
高圧処理部22及び高圧処理部23は、被試験デバイス200とピンエレクトロニクス部20との間に設けられる。高圧処理部22は、高電圧駆動部208が出力する出力信号を受け取り、ピンエレクトロニクス部20の特性に応じて当該出力信号を処理する。例えば高圧処理部22は、ピンエレクトロニクス部20の対応するロジックピンの耐圧に応じた信号レベルに、当該出力信号の信号レベルをシフトする。これにより、試験装置100は、高耐圧のピンエレクトロニクス部20を有さずとも、高電圧の出力信号のデータを検出することができる。
また、高圧処理部23は、パターン発生部18が生成した試験パターンを受け取り、高圧ロジック部204の特性に応じて当該試験パターンを処理する。例えば高圧処理部23は、レベルシフト回路214と同様に、試験パターンの電圧レベルを、第1の基準電圧及び第2の基準電圧の電圧レベル差に応じてシフトしてよい。
判定部24は、被試験デバイス200が出力する出力信号に基づいて、被試験デバイス200の良否を判定する。例えば判定部24は、低電圧駆動部220、及び/又は高電圧駆動部208が出力する出力信号のデータパターンが、与えられる期待値信号のデータパターンと一致するか否かに基づいて、被試験デバイス200の良否を判定してよい。この場合、パターン発生部18が、試験プログラムに応じて当該期待値信号を生成してよい。
また判定部24は、高圧電源16が出力する第2の基準電圧が、予め定められた期待電圧範囲内であるか否かを判定する。判定部24は、第2の基準電圧の電圧レベルが、期待電圧範囲内であることを条件として、出力信号に基づいて被試験デバイス200の良否を判定する。このような構成により、試験装置100は、高電圧で駆動する被試験デバイス200の良否を精度よく判定することができる。
また判定部24は、高圧電源16と、入出力ピン228との間に設けられた伝送経路における第2の基準電圧の電圧レベルを検出する。このとき判定部24は、第2の基準電圧が入力される被試験デバイス200の入力端子(入出力ピン228)から、第2の基準電圧の電圧レベルを検出することが好ましい。
また、電源監視部202は、入出力ピン226及び228に印加される電圧を監視し、所定の電圧範囲内ではない場合に、高圧ロジック部204の動作を停止させてよい。また、電源監視部202は、入出力ピン226及び228に印加される電圧の差分が、所定の電圧範囲内であるか否かを監視してよい。
図2は、高圧処理部22、ピンエレクトロニクス部20、及び判定部24の構成の一例を示す図である。高圧処理部22は、信号分圧部32、基準分圧部26、差動アンプ38、及び切替部40を有する。信号分圧部32は、高電圧駆動部208が出力する出力信号の電圧レベルを、予め定められた分圧率で分圧する。信号分圧部32は、入出力ピン236と接地電位との間に直列に設けられた2つの抵抗34及び36を有し、抵抗34及び36の抵抗比に応じて分圧した出力信号を出力する。例えば信号分圧部32は、出力信号の電圧レベルを1/200程度に分圧して出力する。
基準分圧部26は、基準電圧印加部12が出力する第2の基準電圧の電圧レベルを、信号分圧部32における分圧率と略同一の分圧率で分圧する。基準分圧部26は、高圧電源16と接地電位との間に直列に設けられた抵抗28及び30を有し、抵抗28及び30の抵抗比に応じて分圧した第2の基準電圧を出力する。
差動アンプ38は、信号分圧部32が出力する出力信号の電圧レベルと、基準分圧部26が出力する第2の基準電圧の電圧レベルとの差分を、当該分圧率に応じた増幅率で増幅して出力する。例えば差動アンプ38は、当該差分の振幅を200倍程度に増幅して出力する。このような構成により、高電圧を基準とする出力信号から高電圧の成分を除去し、低電圧の信号成分を抽出することができる。このため、試験装置100は、低耐圧の回路により、当該出力信号の信号成分を検出することができる。
切替部40は、ピンエレクトロニクス部20に、高電圧駆動部208が出力する出力信号を入力するか、又は基準電圧印加部12が出力する第2の基準電圧を入力するかを切り替える。これにより、出力信号又は第2の基準電圧のうち、測定すべき信号を選択してピンエレクトロニクス部20に入力することができる。
また本例における切替部40は、差動アンプ38が出力する信号、又は基準分圧部26が出力する第2の基準電圧のいずれをピンエレクトロニクス部20に入力するかを切り替える。すなわち、切替部40は、高電圧の成分を除去した出力信号か、又は分圧された第2の基準電圧のいずれをピンエレクトロニクス部20に入力するかを切り替える。これにより、ピンエレクトロニクス部20は、高耐圧のロジックピンを有さずとも、入力された信号を測定することができる。
ピンエレクトロニクス部20は、それぞれのロジックピン毎に、コンパレータ42及びドライバ44を有する。コンパレータ42は、入力される信号の電圧レベルと、予め定められた閾値とを比較し、比較結果を出力する。例えばコンパレータ42は、入力される信号の電圧レベルが当該閾値以上である場合に論理値1を出力し、入力される信号の電圧レベルが当該閾値より小さい場合に論理値0を出力する。また、ドライバ44は、例えば試験パターンに基づいて、所定の電圧レベルの信号を成形し、被試験デバイス200に入力する。
本例において、切替部40は、差動アンプ38が出力する信号、又は基準分圧部26が出力する第2の基準電圧のいずれを、対応するコンパレータ42に入力するか否かを切り替える。コンパレータ42に差動アンプ38が出力する信号が入力された場合、コンパレータ42は、閾値に基づいて当該信号を2値の信号に変換して出力する。この場合、判定部24は、コンパレータ42が出力する信号と期待値信号とを比較し、被試験デバイス200の良否を判定する。
また、第2の基準電圧がコンパレータ42に入力された場合、コンパレータ42は、第2の基準電圧の電圧レベルを検出する電圧レベル検出部として機能する。この場合、コンパレータ42に与える閾値を順次変化させ、それぞれの閾値毎のコンパレータ42における比較結果に基づいて、第2の基準電圧の電圧レベルを検出することができる。また、この場合、判定部24は、コンパレータ42が検出した第2の基準電圧の電圧レベルに基づいて、基準電圧印加部12の良否を判定する。また、試験装置100は、当該閾値を制御する制御部46を更に備えてよい。制御部46は、それぞれのコンパレータ42に印加する閾値を独立に制御してよい。制御部46は、ピンエレクトロニクス部20に設けられてよく、またピンエレクトロニクス部20の外部に設けられてもよい。
判定部24は、期待値比較部50及びフェイルメモリ52を有する。期待値比較部50は、コンパレータ42が出力する信号に基づいて、被試験デバイス200の良否、又は基準電圧印加部12の良否を判定する。本例における判定部24は、期待値比較部50及びフェイルメモリ52を有する。
期待値比較部50は、コンパレータ42が出力する信号と、期待値とを比較することにより、被試験デバイス200又は基準電圧印加部12の良否を判定する。例えば、コンパレータ42に出力信号が入力されている場合、期待値比較部50は、出力信号のデータと、期待値信号のデータとを比較し、被試験デバイス200の良否を判定する信号比較部として機能する。
また、コンパレータ42に第2の基準電圧が印加されている場合、期待値比較部50は、第2の基準電圧の電圧レベルが、期待電圧範囲内であるか否かに基づいて、基準電圧印加部12の良否を判定する基準電圧比較部として機能する。
試験装置100は、まず期待値比較部50が正常であるか否かを判定し、期待値比較部50が正常であることを条件として、出力信号に基づいて被試験デバイス200が正常であるか否かを判定してよい。
このような構成により、試験装置100は、基準電圧印加部12が故障した場合に、不良デバイスを良品と誤判定することを防ぎ、また、誤った試験条件に基づく測定を防ぐことができる。また、基準電圧の測定と、出力信号の測定とを同一のコンパレータ42で行うことができるので、ピンリソースを効率よく用いることができる。また、高電圧を基準とする出力信号、及び高電圧の基準電圧を分圧して測定するので、高耐圧のコンパレータ42を用意しなくてよい。このため、それぞれのコンパレータ42を、高電圧の測定及び低電圧の測定に共用することができ、ピンリソースを効率よく用いることができる。
図3は、高電圧駆動部208が出力する出力信号、信号分圧部32が出力する出力信号、及び差動アンプ38が出力する出力信号の波形の一例を示す図である。前述したように、高電圧駆動部208は、0〜2kV程度の高電圧を基準電圧として、15程度の振幅を有する出力信号を出力する。
信号分圧部32は、前述したように、出力信号を所定の分圧比で分圧して出力する。これにより、出力信号の電圧レベルを小さくすることができる。
差動アンプ38は、前述したように、分圧された出力信号及び第2の期待値信号の差分を、当該分圧率に応じた増幅率で増幅して出力する。図3に示すように、信号分圧部32において、出力信号を分圧して出力した場合、出力信号の電圧レベルを小さくすることができるが、出力信号の振幅も分圧してしまう。これに対し、本例における試験装置100は、差動アンプ38により、分圧した基準電圧と出力信号の差分を増幅するので、出力信号の振幅成分を抽出することができる。
図4は、本発明の実施形態に係る試験方法の一例を示すフローチャートである。本例における試験方法は、図1に関連して説明した試験装置100と同一又は同様の方法で、被試験デバイス200を試験してよい。
まず、電圧レベル検出段階S300で、被試験デバイス200に与えられる基準電圧の電圧レベルを検出する。電圧レベル検出段階S300では、基準電圧印加部12が出力する第2の基準電圧の電圧レベルを検出する。また、電圧レベル検出段階S300では、基準電圧印加部12の、フローティング電源14及び高圧電源16が出力する電圧のそれぞれの電圧レベルを検出してもよい。
次に、基準電圧判定段階S302において、基準電圧の電圧レベルが期待電圧範囲内であるか否かを判定する。これにより、基準電圧印加部12が正常に動作しているか否かを判定することができる。基準電圧判定段階S302では、高圧電源16が正常であった場合に、フローティング電源14が正常であるか否かを更に判断してもよい。S302において、基準電圧印加部12が正常でないと判定された場合、処理を終了する。
また、基準電圧印加部12が正常である場合、試験段階S304からS306において、被試験デバイス200に試験パターンを入力し、被試験デバイス200の出力信号に基づいて被試験デバイス200の良否を判定する。このような処理により、基準電圧印加部12の故障等による不良デバイスの流出を防ぐことができる。
図5は、高圧処理部22の構成の他の例を示す図である。本例における高圧処理部22は、図2に示した高圧処理部22の構成に対して、切替部40を有さない点を除き、略同一の構成を有する。この場合、基準分圧部26が出力する分圧された基準電圧は、差動アンプ38及びピンエレクトロニクス部20のピンに分岐して入力される。
また、ピンエレクトロニクス部20において、差動アンプ38の出力が入力されるコンパレータ42と、基準分圧部26の出力が入力されるコンパレータ42とは異なる。基準分圧部26の出力が入力されるコンパレータ42は、図2において説明したコンパレータ42と同様に、電圧レベル検出部として機能する。
このような構成により、判定部24は、出力信号に基づいて被試験デバイス200の試験を行っている間に、基準電圧印加部12が正常に動作しているか否かをリアルタイムに判定することができる。このため、被試験デバイス200の試験を行う前に、基準電圧印加部12の良否を判定することなく、効率よく試験を行うことができる。
図6は、高圧処理部22の構成の他の例を示す図である。本例における高圧処理部22は、図2に示した高圧処理部22の構成に加え、切替制御部48を更に備える。他の構成要素は、図2において同一の符号を付した構成要素と略同一の機能及び構成を有する。
切替制御部48は、切替部40を制御し、差動アンプ38の出力、又は基準分圧部26の出力のいずれをピンエレクトロニクス部20に入力するかを制御する。例えば、図4において説明したように、被試験デバイス200の出力信号に基づいて被試験デバイス200の良否を判定する前に、基準電圧印加部12の良否を判定する場合、切替制御部48は、まず切替部40に、第2の基準電圧をコンパレータ42に入力させる。そして、第2の基準電圧が基準電圧範囲内である場合に、切替制御部48は、切替部40に、差動アンプ38の出力をコンパレータ42に入力させる。
また、切替制御部48は、パターン発生部18に与えられる試験プログラムに基づいて、切替部40を制御してもよい。例えば切替制御部48は、当該試験プログラムに基づいて、判定部24が高電圧駆動部208の出力信号を期待値信号と比較しないタイミングを検出し、当該タイミングにおいて、第2の基準電圧をコンパレータ42に入力させてもよい。切替制御部48は、パターン発生部18が試験プログラムに基づいて出力する期待値信号に応じて、切替部40を制御してよい。例えば、切替制御部48は、パターン発生部18が期待値信号を出力しない場合に、第2の基準電圧をコンパレータ42に入力させて良く、また期待値信号がヌル値を示す場合に、第2の基準電圧をコンパレータ42に入力させてもよい。
このような制御により、一つのロジックピンを用いて、被試験デバイス200及び基準電圧印加部12の良否を判断でき、且つ基準電圧印加部12の良否を、被試験デバイス200の試験中に行うことができる。このため、ピンリソースを効率よく活用でき、且つ試験を効率よく行うことができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
以上から明らかなように、本発明によれば、高電圧を基準として動作する被試験デバイスの試験を精度よく行うことができる。
10・・・汎用電源、12・・・基準電圧印加部、14・・・フローティング電源、16・・・高圧電源、18・・・パターン発生部、20・・・ピンエレクトロニクス部、22・・・高圧処理部、24・・・判定部、26・・・基準分圧部、28、30、34、36・・・抵抗、32・・・信号分圧部、38・・・差動アンプ、40・・・切替部、42・・・コンパレータ、44・・・ドライバ、46・・・制御部、48・・・切替制御部、50・・・期待値比較部、52・・・フェイルメモリ、100・・・試験装置、200・・・被試験デバイス、202・・・電源監視部、204・・・高圧ロジック部、206・・・レベルシフト回路、208・・・高電圧駆動部、210、212、222、224・・・トランジスタ、214・・・レベルシフト回路、216・・・低圧ロジック部、218・・・レベルシフト回路、220・・・低電圧駆動部、226、228、230、232、234、236、238・・・入出力ピン
Claims (9)
- 所定の高電圧の基準電圧が与えられて動作する被試験デバイスを試験する試験装置であって、
前記被試験デバイスが出力する出力信号が所定の論理値を示す場合に、前記出力信号が有するべき電圧レベルを規定する前記基準電圧を、前記被試験デバイスに印加する基準電圧印加部と、
前記基準電圧の電圧レベルを検出する電圧レベル検出部と、
前記出力信号を期待値信号と比較する信号比較部と、
前記電圧レベル検出部が検出した前記基準電圧の電圧レベルが、予め定められた期待電圧範囲であるか否かを判定する基準電圧比較部と、
前記基準電圧の電圧レベルが、前記期待電圧範囲内であることを条件として、前記信号比較部における比較結果に基づいて被試験デバイスの良否を判定する判定部と
を備える試験装置。 - 前記電圧レベル検出部は、前記基準電圧が入力される前記被試験デバイスの入力端子から、前記基準電圧の電圧レベルを検出する
請求項1に記載の試験装置。 - 前記被試験デバイスは、
低電圧駆動部と、
前記低電圧駆動部より高い電圧で駆動する高電圧駆動部と
を備え、
前記試験装置は、第1の前記基準電圧を前記低電圧駆動部に印加する低電圧印加部を更に備え、
前記基準電圧印加部は、前記第1の基準電圧に対して予め定められた電圧レベル差を有し、前記第1の基準電圧より電圧レベルが高い第2の前記基準電圧を、前記高電圧駆動部に印加し、
前記電圧レベル検出部は、前記第2の基準電圧の電圧レベルを検出し、
前記基準電圧比較部は、前記第2の基準電圧の電圧レベルが、前記期待電圧範囲であるか否かを判定する
請求項1に記載の試験装置。 - 前記試験装置は、それぞれ入力される信号の論理値を判定する複数のロジックピンを更に備え、
それぞれの前記ロジックピンは、入力される信号の電圧レベルと、与えられる閾値とを比較し、比較結果を出力するコンパレータを有し、
前記高電圧駆動部は、前記第2の基準電圧を基準とした前記出力信号を出力し、
第1の前記ロジックピンは、前記高電圧駆動部が出力する前記出力信号が入力され、
第2の前記ロジックピンは、前記第2の基準電圧が入力され、
前記試験装置は、前記第2のロジックピンの前記コンパレータに与える前記閾値を順次変化させることにより、当該コンパレータを前記電圧レベル検出部として機能させる制御部を更に備える
請求項3に記載の試験装置。 - 前記電圧レベル検出部に、前記高電圧駆動部が出力する前記出力信号を入力するか、又は前記基準電圧印加部が出力する前記第2の基準電圧を入力するかを切り替える切替部を更に備える
請求項3に記載の試験装置。 - 前記試験装置は、
前記高電圧駆動部が出力する前記出力信号の電圧レベルを、予め定められた分圧率で分圧する信号分圧部と、
前記高電圧駆動部が出力する前記第2の基準電圧の電圧レベルを、前記分圧率で分圧する基準分圧部と、
前記信号分圧部が出力する前記出力信号の電圧レベルと、前記基準分圧部が出力する前記第2の基準電圧の電圧レベルとの差分を、前記分圧率に応じた増幅率で増幅して出力する差動アンプと
を更に備え、
前記切替部は、前記差動アンプが出力する信号を前記電圧レベル検出部に入力するか、又は前記基準分圧部が出力する前記第2の基準電圧を前記電圧レベル検出部に入力するかを切り替える
請求項5に記載の試験装置。 - 前記切替部に、前記第2の基準電圧を前記電圧レベル検出部に入力させ、前記基準電圧比較部において前記第2の基準電圧が前記期待電圧範囲内であると判定された場合に、前記切替部に前記高電圧駆動部が出力する前記出力信号を通過させる切替制御部を更に備える
請求項5に記載の試験装置。 - 与えられる試験プログラムに基づいて、前記被試験デバイスに入力する試験パターンを生成するパターン発生部と、
前記試験プログラムに基づいて、前記高電圧駆動部の前記出力信号を、前記期待値信号と比較しないタイミングを検出し、前記第2の基準電圧を、前記電圧レベル検出部に入力させる切替制御部と
を更に備える請求項5に記載の試験装置。 - 所定の高電圧の基準電圧が与えられて動作する被試験デバイスを試験する試験方法であって、
前記被試験デバイスが出力する出力信号が所定の論理値を示す場合に、前記出力信号が有するべき電圧レベルを規定する前記基準電圧を、前記被試験デバイスに印加する基準電圧印加段階と、
前記基準電圧の電圧レベルを検出する電圧レベル検出段階と、
前記出力信号を期待値信号と比較する信号比較段階と、
前記電圧レベル検出段階において検出した前記基準電圧の電圧レベルが、予め定められた期待電圧範囲であるか否かを判定する基準電圧比較段階と、
前記基準電圧の電圧レベルが、前記期待電圧範囲内であることを条件として、前記信号比較段階における比較結果に基づいて被試験デバイスの良否を判定する判定段階と
を備える試験方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006023272A JP2007205792A (ja) | 2006-01-31 | 2006-01-31 | 試験装置及び試験方法 |
US11/698,773 US7471092B2 (en) | 2006-01-31 | 2007-01-26 | Test apparatus and test method |
DE102007005751A DE102007005751A1 (de) | 2006-01-31 | 2007-01-31 | Prüfvorrichtung und Prüfverfahren |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006023272A JP2007205792A (ja) | 2006-01-31 | 2006-01-31 | 試験装置及び試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007205792A true JP2007205792A (ja) | 2007-08-16 |
Family
ID=38268395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006023272A Withdrawn JP2007205792A (ja) | 2006-01-31 | 2006-01-31 | 試験装置及び試験方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7471092B2 (ja) |
JP (1) | JP2007205792A (ja) |
DE (1) | DE102007005751A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010079746A1 (ja) * | 2009-01-08 | 2010-07-15 | 株式会社アドバンテスト | 試験装置 |
CN103576080A (zh) * | 2013-11-15 | 2014-02-12 | 上海华岭集成电路技术股份有限公司 | 芯片扫描电压测试方法 |
KR20180049482A (ko) * | 2016-11-02 | 2018-05-11 | 삼성전자주식회사 | 전송 선로의 전파 지연 시간을 측정하기 위한 테스트 시스템 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8265821B2 (en) * | 2007-10-25 | 2012-09-11 | GM Global Technology Operations LLC | Method for determining a voltage level across an electric circuit of a powertrain |
US8362783B2 (en) * | 2008-08-27 | 2013-01-29 | Agc Automotive Americas Co. | Method for verifying a completeness of an antenna |
EP2342950B1 (en) | 2008-09-23 | 2014-08-27 | Aegis Industries, Inc. | Stun device testing apparatus and methods |
US8428899B2 (en) * | 2009-08-12 | 2013-04-23 | Mark Edward Miller | Apparatus for testing a conducted energy weapon |
JP4875196B2 (ja) * | 2009-11-06 | 2012-02-15 | 株式会社東芝 | 障害予知ユニット |
CN102175953A (zh) * | 2011-02-28 | 2011-09-07 | 长沙理工大学 | 输电线路绝缘子放电在线监测故障定位方法 |
CN104034957B (zh) * | 2014-06-11 | 2018-04-17 | 台达电子企业管理(上海)有限公司 | 电源转换系统及其电压采样装置 |
US10732250B2 (en) | 2017-03-30 | 2020-08-04 | Axon Enterprise, Inc. | Systems and methods for calibrating a tester for a conducted electrical weapon |
US10976351B2 (en) * | 2019-02-12 | 2021-04-13 | Nxp B.V. | Current monitoring device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5200696A (en) * | 1990-09-10 | 1993-04-06 | Ltx Corporation | Test system apparatus with Schottky diodes with programmable voltages |
JP4119060B2 (ja) * | 1999-10-01 | 2008-07-16 | 株式会社アドバンテスト | 試験装置 |
JP4094984B2 (ja) * | 2003-04-24 | 2008-06-04 | 三菱電機株式会社 | 半導体装置 |
JP4113491B2 (ja) * | 2003-12-15 | 2008-07-09 | 三菱電機株式会社 | 半導体装置 |
-
2006
- 2006-01-31 JP JP2006023272A patent/JP2007205792A/ja not_active Withdrawn
-
2007
- 2007-01-26 US US11/698,773 patent/US7471092B2/en not_active Expired - Fee Related
- 2007-01-31 DE DE102007005751A patent/DE102007005751A1/de not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010079746A1 (ja) * | 2009-01-08 | 2010-07-15 | 株式会社アドバンテスト | 試験装置 |
DE112010000706T5 (de) | 2009-01-08 | 2012-09-27 | Advantest Corporation | Prüfvorrichtung |
CN102272612B (zh) * | 2009-01-08 | 2013-07-24 | 爱德万测试株式会社 | 测试装置 |
US8829935B2 (en) | 2009-01-08 | 2014-09-09 | Advantest Corporation | Test apparatus |
CN103576080A (zh) * | 2013-11-15 | 2014-02-12 | 上海华岭集成电路技术股份有限公司 | 芯片扫描电压测试方法 |
KR20180049482A (ko) * | 2016-11-02 | 2018-05-11 | 삼성전자주식회사 | 전송 선로의 전파 지연 시간을 측정하기 위한 테스트 시스템 |
KR102626858B1 (ko) | 2016-11-02 | 2024-01-19 | 삼성전자주식회사 | 전송 선로의 전파 지연 시간을 측정하기 위한 테스트 시스템 |
Also Published As
Publication number | Publication date |
---|---|
US7471092B2 (en) | 2008-12-30 |
DE102007005751A1 (de) | 2007-08-02 |
US20070194795A1 (en) | 2007-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007205792A (ja) | 試験装置及び試験方法 | |
US6836136B2 (en) | Pin driver for AC and DC semiconductor device testing | |
US6215324B1 (en) | Dynamic burn-in test equipment | |
KR101045036B1 (ko) | Ic 테스터 | |
JP4644132B2 (ja) | 測定装置、試験装置、及び測定方法 | |
US20050093561A1 (en) | Semiconductor integrated circuit testing device and method | |
WO2008044391A1 (fr) | Dispositif de contrôle, procédé de contrôle et procédé de fabrication | |
JP3696507B2 (ja) | 試験装置、試験方法、及び生産方法 | |
US9625520B2 (en) | Latch-up test device and method for testing wafer under test | |
US8310246B2 (en) | Continuity testing apparatus and continuity testing method including open/short detection circuit | |
US11385276B2 (en) | Test system and the method for testing a semiconductor device | |
US20050231228A1 (en) | Electrical circuit and method for testing integrated circuits | |
JP4810058B2 (ja) | 多極端子のショート検出方法及びショート検出システム | |
JP4409039B2 (ja) | パス故障診断装置、パス故障診断方法および自己診断機能を有する半導体集積回路装置 | |
JPH11142471A (ja) | バーンイン試験方法及びバーンイン試験装置 | |
JP2010165755A (ja) | 半導体装置 | |
CN111257677B (zh) | 一种电磁脉冲干扰测试方法及系统 | |
US20230389159A1 (en) | Led array driver with channel to channel and channel to ground external pin short detection | |
US7511506B2 (en) | Semiconductor testing system and testing method | |
JP3481402B2 (ja) | 論理集積回路の試験装置 | |
JP2002131368A (ja) | Cmos−lsi試験方法及び装置 | |
KR100492994B1 (ko) | 논리 디바이스 테스트 장치 및 방법 | |
JP2000162290A (ja) | 半導体試験装置 | |
JPH11133101A (ja) | 静止電源電流テスト回路 | |
JP2008090989A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090407 |