JP4810058B2 - 多極端子のショート検出方法及びショート検出システム - Google Patents
多極端子のショート検出方法及びショート検出システム Download PDFInfo
- Publication number
- JP4810058B2 JP4810058B2 JP2003331532A JP2003331532A JP4810058B2 JP 4810058 B2 JP4810058 B2 JP 4810058B2 JP 2003331532 A JP2003331532 A JP 2003331532A JP 2003331532 A JP2003331532 A JP 2003331532A JP 4810058 B2 JP4810058 B2 JP 4810058B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminals
- terminal
- pattern
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Manufacturing Of Electrical Connectors (AREA)
Description
例えば、半導体集積回路の入力端子、出力端子、入出力端子などの外部端子と電源端子とのショートの有無を検出するには、ショート検出対象となる全ての二端子間の抵抗値を測定して検査しなければならない。また、回路基板などに半導体集積回路を搭載してモジュール化された段階でショートの検出を行う場合でも、同様にショート検出対象となる全ての二端子間の抵抗値を測定して検査する必要がある。
化量に応じて、ショートの有無を判定する方法である。
また、上記特許文献1に記載のショート検出方法では、ショートの判定基準とする閾値が、正常時の電圧値に基づいて決定されるため、初期段階においてショート不良が存在している場合は、これを検出することができないという不具合がある。
ステムを提案する。
図1は本発明の実施例に係るショート検出システムの概略図、図2は制御装置の構成を示す概略図、図3はショート検査回路の一例を示す図、図4はショート検出処理の流れを示す図である。
図5は端子配列パターンと電圧印加パターン群の一例を示す図、図6は端子配列パターンと電圧印加パターン群の一例を示す図である。
従って、本発明に係る検出方法にて、まず、ショートが存在する製品を抽出し、さらに、抽出した製品において、いずれの端子間がショートしているのかを検出する検査を行うことが好ましい。
なお、ショートが存在する製品はわずかであるため、すべての製品においてどこの端子間にショートが存在しているかを検出するよりも、第一段階として、製品のショートの存在の有無を判断し、次に、ショートが存在するとされた製品のみ抽出してどこの端子間がショートしているのかを検出する作業を行ってショート箇所を検出する方が、時間及び労力を削減することができると考えることができる。
また、製品の製造ラインに本発明に係るショート検出システムを備えることにより、製造ラインにおいてショートの有無を判断することが容易となる。ショート検出システムは比較的簡易な構造であり、また、ショート検出に要する時間も、各端子間を個々に検査するときと比較して短いため、製造ラインにおいてショート検出を行ったとしても製造ラインの流れを阻害することなく、また、自動的にショートの有無を検出することができるため好ましい。
但し、ショート検出対象は、電子基板に具備される多極端子に限定されるものではなく、多極端子を備えた製品とすることができ、本発明を採用することによって、従来と比較して高速に、製品に備えられる端子間にショートが有るか否かを判定することができ、製造ラインにおいて多極端子のショートの自動検出を行うことが可能となる。
本ショート検出システム10は、演算処理手段として機能する制御装置11と、警報出力手段として機能する警報装置12と、電圧計測手段として機能する電圧計測装置13と、電力供給手段として機能する電源装置16と、電圧印加回路スイッチング手段として機能する電圧印加用リレー14と、電圧計測回路スイッチング手段として機能する電圧計測用リレー15とを備えている。
前記入力手段22は、例えば、キーボードやポインティングデバイス等であり、演算処理手段21に対して情報を入力したり、記憶手段25に情報を入力したりする機能を果たす手段である。
前記出力手段23は、例えば、ディスプレイや印字プリンタ等であって、演算処理手段21において、算出された結果を表示出力する機能を果たす手段である。また、ユーザに対して、入力を必要とする情報の表示等を行うための機能を果たす手段である。
前記通信制御手段24は、警報装置12や電圧計測装置13や電圧印加用リレー14や電圧計測用リレー15等の制御装置11に接続された装置等との情報(信号)の出入力を可能とし、情報(信号)の伝達を制御する機能を果たす手段である。
記憶手段25には、ショート検出プログラム51等の制御装置11にてショート検出処理を実行する際に必要なプログラムや、電圧印加パターン群53と多極端子配列パターン54とが関連付けて格納されたデータベース52等が、蓄積されている。そして、制御装置11の演算処理手段21により適宜これらの情報が読み出され、実行される。
同図において、製品18(例えば、多数のコネクタピン有するECU等)の端子19・19・・・がショートの被検出対象である。
各端子19・19・・・には、電源装置16の正極ライン16aが、それぞれ電圧印加用リレー14・14・・・を介して接続されており、該電圧印加用リレー14を開閉することで、各端子19・19・・・への電源電圧の印加および非印加を切り換え可能としている。
なお、電圧印加用リレー14・14・・・の電気接点の開閉は、制御装置11より送信される信号に基づいて制御される。これにより、任意の端子19・19・・・に、任意のタイミングで同時に電圧を印加することができるように構成されている。
また、各端子19・19・・・は、電圧計測用リレー15・15・・・及び地絡用抵抗17を介して電源装置16の負極ライン16bと接続されており、電圧計測用リレー15・15・・・を閉じることにより、任意の端子19・19・・・間を短絡して、電圧レベルを略一定にできるように構成されている。
前記電圧計測用リレー15・15・・・の電気接点の開閉は、制御装置11より送信される信号に基づいて制御される。
すなわち、制御装置11にてショート検出プログラム51が実行されると、まず、ステップS31において、データベースに蓄積されている情報から、検査対象の多極端子配列パターンに適した電圧印加パターン群の読み出しが行われる。電圧印加パターン群には複数の電圧印加パターンが具備されており、これらのパターンに応じて、パターンの数だけ電圧印加及び電圧計測を行うことによって、検査対象である多極端子のショートの検出を行うことができる。
電圧印加パターン群の詳細については後述する。
ステップS33において、第nパターンに応じた電圧印加を行うように電圧印加用リレーのON信号が送信される。
続いて、ステップS34において、第nパターンに応じた電圧計測を行うように、電圧計測用リレー15・15・・・のON信号が送信され、電圧計測装置13にて、電圧の計測が行われる。電圧の計測は、ステップS33にて電圧が印加されていない端子群19・19・・・(電圧計測用リレー15・15・・・がONして閉じられた端子群19・19・・・)について行われる。
比較演算処理では、電圧計測値αが、閾値βより小さな値であるかが判断され、閾値βより小さな値でなければ第nパターンにおいて「不良」と判定され(S42)、閾値βより小さな値であれば第nパターンにおいて「良」と判断される(S37)。
すなわち、電圧が印加されている端子群19・19・・・と電圧が印加されていない端子群19・19・・・との間で、全くショートが発生していなければ、電圧が印加されていない端子群19・19・・・の計測電圧値は電源電圧値よりも低くなるため、この場合は「良」と判断している。
逆に、電圧が印加されている端子群19・19・・・と電圧が印加されていない端子群19・19・・・との間で一箇所でもショートが発生していれば、電圧が印加されていない端子群19・19・・・の電圧値も、電圧が印加されている端子群19・19・・・と同等レベルの電圧値となるため、この場合は「不良」と判断している。
なお、閾値βは、電源電圧値に基づいて決定される値である。電源電圧値は予め入力されるか、若しくは、電源に備えられる電圧計より得られる計測値を電源電圧値とする。
条件分岐S38において、第Xパターンであれば、パターン群に具備される電圧印加パターンにおいて電圧計測が行われたものと判断されて、現検査対象が「ショート無し」と判断され(S39)、この情報が記憶手段25に記録されて(S40)、現検査対象に対するショート検出処理が終了する。
電圧印加パターン群は、検査対象である多極端子の端子配列パターンによって決定され、ある端子配列パターンに対して、最も電圧印加回数が少なくなるように、すなわち、パターン群に具備される電圧印加パターンの数が最も少なくなるように、各電圧印加パターンが決定される。
以下に、端子配列パターンとそれに対応する電圧印加パターン群について、二つの例を示す。
図5(a)に示す端子配列パターンAは、五列三行に端子が格子状に整列配置されたパターンである。この検査対象となる端子配列パターンAに対しては、図5(b)に示す第一パターンと、図5(c)に示す第二パターンとからなる、電圧印加パターン群が決定される。
なお、図5(b)及び図5(c)において、黒丸で示す端子は電圧印加用リレーをONとして電圧を印加する端子であり、白丸で示す端子は電圧計測用リレーをONとして電圧を計測する端子であり、さらに、端子を結ぶ線は、各図に示す電圧印加パターンで電圧印加及び電圧測定を行うことによりショートを検出可能な回路を示している。
また、前記第二パターンは、一列及び三列及び五列の全行と、二列及び四列の一行及び三行とにある端子を、電圧を印加する端子とし、残りの端子を、電圧を計測する端子とするパターンである。
前記第一パターンと、第二パターンとにおいて、電圧の印加と電圧非印加端子の電圧測定とを行うことにより、図5(a)に示す端子配列パターンAにて端子同士を繋ぐ実線で示す回路全てのショートの検出を行うことができる。すなわち、図5(a)に示す端子配列パターンAでは、電圧の印加と電圧の測定を、二回行うことで製品のショートを検出することができるのである。
図6(a)に示す端子配列パターンBは、五列の端子を備えた行が四行あり、各端子が千鳥格子状に配置されたパターンである。この検査対象となる端子配列パターンBに対しては、図6(b)に示す第一パターンと、図6(c)に示す第二パターンと、図6(d)に示す第三パターンとからなる、電圧印加パターン群が決定される。
なお、図6(b)、図6(c)及び図6(d)において、黒丸で示す端子は電圧印加用リレーをONとして電圧を印加する端子であり、白丸で示す端子は電圧計測用リレーをONとして電圧を計測する端子であり、さらに、端子を結ぶ線は、各図に示す電圧印加パターンで電圧印加及び電圧測定を行うことによりショートを検出可能な回路を示している。
また、前記第二パターンは、各行において二列と四列にある端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とするパターンである。
また、前記第三パターンは、一行及び三行に存在する端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とするパターンである。
前記第一パターンと、第二パターンと、第三パターンと、において、電圧の印加と電圧非印加端子の電圧測定とを行うことにより、図6(a)に示す端子配列パターンBにて端子同士を繋ぐ実線で示す回路全てのショートの検出を行うことができる。すなわち、図6(a)に示す端子配列パターンBでは、電圧の印加と電圧の測定を、三回行うことで製品のショートを検出することができるのである。
11 制御装置
12 警報装置
13 電圧計測装置
14 電圧印加用リレー
15 電圧計測用リレー
16 電源装置
17 地絡用抵抗
19 端子
Claims (2)
- 多極端子の端子配列パターンに基づいて決定され、前記端子配列パターンに応じて異なる所定の電圧印加パターンを記憶手段から取得して、前記多極端子における、電圧を印加する端子としての電圧印加端子群と、電圧を印加しない端子であって、電圧を測定する端子としての電圧非印加端子群とを設定する工程と、
前記電圧印加端子群に電圧を印加する工程と、
前記電圧非印加端子群を同時に短絡させるとともに地絡用抵抗を介して地絡させる工程と、
前記電圧非印加端子群の電圧値を計測する工程と、
計測された電圧値と所定の閾値とを比較してショートの有無を判定する工程とを、
備え、
前記端子配列パターンが、五列三行に端子が格子状に整列配置されたパターンであるとともに、
前記電圧印加パターンが、二列及び四列の全行と、一列及び三列及び五列の二行とにある端子を、電圧を印加する端子とし、残りの端子を、電圧を計測する端子とする第一パターンと、一列及び三列及び五列の全行と、二列及び四列の一行及び三行とにある端子を、電圧を印加する端子とし、残りの端子を、電圧を計測する端子とする第二パターンとからなる、
または、
前記端子配列パターンが、五列の端子を備えた行が四行あり、各端子が千鳥格子状に配置されたパターンであるとともに、
前記電圧印加パターンが、二行及び三行に存在する端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とする第一パターンと、各行において二列と四列にある端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とする第二パターンと、一行及び三行に存在する端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とする第三パターンとからなる、
ことを特徴とする多極端子のショート検出方法。 - 多極端子に電圧を印加可能な電力供給手段と、
前記多極端子のうち任意の端子に任意のタイミングで電圧印加可能とする電圧印加回路スイッチング手段と、
前記多極端子のうち任意の端子を任意のタイミングで短絡するとともに、抵抗手段を介して地絡する電圧計測回路スイッチング手段と、
端子の電圧を計測する電圧計測手段と、
前記多極端子の端子配列パターンに応じて異なる所定の電圧印加パターンを記憶手段から取得して、電圧を印加する端子としての電圧印加端子群と、電圧を印加しない端子であって、電圧を測定する端子としての電圧非印加端子群とを設定し、前記電圧印加端子群へ電圧を印加しつつ、前記電圧非印加端子群を同時に短絡させて、短絡させた前記電圧非印加端子群に対して電圧の計測を行うことを指令するとともに、前記電圧計測手段にて得られた前記電圧非印加端子群の電圧値を取得して、所定の値と比較演算処理することによりショートの有無を判定する演算処理手段とを、
備え、
前記端子配列パターンが、五列三行に端子が格子状に整列配置されたパターンであるとともに、
前記電圧印加パターンが、二列及び四列の全行と、一列及び三列及び五列の二行とにある端子を、電圧を印加する端子とし、残りの端子を、電圧を計測する端子とする第一パターンと、一列及び三列及び五列の全行と、二列及び四列の一行及び三行とにある端子を、電圧を印加する端子とし、残りの端子を、電圧を計測する端子とする第二パターンとからなる、
または、
前記端子配列パターンが、五列の端子を備えた行が四行あり、各端子が千鳥格子状に配置されたパターンであるとともに、
前記電圧印加パターンが、二行及び三行に存在する端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とする第一パターンと、各行において二列と四列にある端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とする第二パターンと、一行及び三行に存在する端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とする第三パターンとからなる、
ことを特徴とする多極端子のショート検出システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331532A JP4810058B2 (ja) | 2003-09-24 | 2003-09-24 | 多極端子のショート検出方法及びショート検出システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331532A JP4810058B2 (ja) | 2003-09-24 | 2003-09-24 | 多極端子のショート検出方法及びショート検出システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005098785A JP2005098785A (ja) | 2005-04-14 |
JP4810058B2 true JP4810058B2 (ja) | 2011-11-09 |
Family
ID=34460170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003331532A Expired - Fee Related JP4810058B2 (ja) | 2003-09-24 | 2003-09-24 | 多極端子のショート検出方法及びショート検出システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4810058B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5072810B2 (ja) * | 2008-12-05 | 2012-11-14 | 中国電力株式会社 | テストプラグの性能判定装置 |
JP5604902B2 (ja) * | 2009-03-26 | 2014-10-15 | ダイキン工業株式会社 | 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置 |
JP5244755B2 (ja) * | 2009-09-29 | 2013-07-24 | 本田技研工業株式会社 | 短絡検出方法 |
US8817429B2 (en) | 2010-11-23 | 2014-08-26 | Samsung Display Co., Ltd. | Power converter, display device including power converter, system including display device, and method of driving display device |
KR101254263B1 (ko) | 2010-11-23 | 2013-04-12 | 삼성디스플레이 주식회사 | 전원 변환기, 직류-직류 변환기를 포함하는 표시 장치, 표시 장치를 포함하는 시스템 및 표시 장치의 구동 방법 |
KR101860739B1 (ko) | 2011-05-18 | 2018-05-25 | 삼성디스플레이 주식회사 | 전원 변환기, 이를 포함하는 디스플레이 장치 및 구동 전압 제어 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52155364A (en) * | 1976-06-18 | 1977-12-23 | Matsushita Electric Ind Co Ltd | Circuit wiring board inspecting system |
JPS5575659A (en) * | 1978-12-01 | 1980-06-07 | Nec Corp | Insulation inspection method for circuit board and its unit |
JPS61118668A (ja) * | 1984-11-15 | 1986-06-05 | Rohm Co Ltd | 多端子素子の短絡不良検査法 |
JPH0614088B2 (ja) * | 1987-08-26 | 1994-02-23 | 日本航空電子工業株式会社 | コネクタ検査方法 |
-
2003
- 2003-09-24 JP JP2003331532A patent/JP4810058B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005098785A (ja) | 2005-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101346936B1 (ko) | 절연 검사 장치 및 절연 검사 방법 | |
JP2007205792A (ja) | 試験装置及び試験方法 | |
JP5183447B2 (ja) | 試験装置および診断方法 | |
JP4978779B2 (ja) | 半導体集積回路の試験方法及びicテスタ | |
JP6520371B2 (ja) | 基板検査装置、基板検査方法、及び基板検査プログラム | |
JP4068248B2 (ja) | 基板の絶縁検査装置及びその絶縁検査方法 | |
JP4810058B2 (ja) | 多極端子のショート検出方法及びショート検出システム | |
JP4833766B2 (ja) | 測定装置 | |
JP3821418B2 (ja) | ワイヤハーネス検査方法 | |
JP5154196B2 (ja) | 回路基板検査装置 | |
JP5004010B2 (ja) | 基板検査装置及び基板検査方法 | |
JP5507363B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
JP6618826B2 (ja) | 回路基板検査装置 | |
JP2010175489A (ja) | 回路基板検査装置および回路基板検査方法 | |
JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
JP5425709B2 (ja) | 絶縁検査装置および絶縁検査方法 | |
JP2010015921A (ja) | マルチプレクサスイッチの試験方法とその装置および多点測定装置 | |
JP3338184B2 (ja) | アナログ入力出力基板試験装置 | |
KR102270268B1 (ko) | 스위치 접점의 간헐적 접촉불량 검출 장치 | |
JP5944121B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
KR100788501B1 (ko) | 키패드 검사 장치 및 검사 방법 | |
JP6798834B2 (ja) | 検査装置、検査システム、検査方法、及び検査プログラム | |
JP6472616B2 (ja) | データ生成装置およびデータ生成方法 | |
JP2010014597A (ja) | 可動式コンタクト検査装置 | |
JP2006071567A (ja) | プローブの接触状態判別方法、回路基板検査方法および回路基板検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080904 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091204 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091217 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100716 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110822 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |