JPS60143787A - 演算増幅器の試験方法 - Google Patents
演算増幅器の試験方法Info
- Publication number
- JPS60143787A JPS60143787A JP24841183A JP24841183A JPS60143787A JP S60143787 A JPS60143787 A JP S60143787A JP 24841183 A JP24841183 A JP 24841183A JP 24841183 A JP24841183 A JP 24841183A JP S60143787 A JPS60143787 A JP S60143787A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- voltage
- input terminal
- test
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は演算増幅器特にプリント配線板あるいは完成組
立回路体（以下プリント板）等中間あるいは完成実装体
に搭載して回路に組込まれた演算増幅器の直流特性試験
に関する〇 （ｂ）、技術の背景 従来より演算増幅器は基本的には能動素子による差動増
幅回路を構成し、反転および非反転の２入力端子を備え
、外部に付加する受動素子の設定値に従って２入力端子
よりの人力信号を処理して期待するアナログ演算処理結
果をその出力端子に得る直流直結形増幅器である。
立回路体（以下プリント板）等中間あるいは完成実装体
に搭載して回路に組込まれた演算増幅器の直流特性試験
に関する〇 （ｂ）、技術の背景 従来より演算増幅器は基本的には能動素子による差動増
幅回路を構成し、反転および非反転の２入力端子を備え
、外部に付加する受動素子の設定値に従って２入力端子
よりの人力信号を処理して期待するアナログ演算処理結
果をその出力端子に得る直流直結形増幅器である。
近年演算増幅器は構成素子となる能動素子あるいは他の
回路素子の一部または全部を半導体素子とし、特に集積
化技術の発達に伴い同一基板上に近接集積して該構成素
子を形成し、差動増幅回路における特性を揃える手段が
容易に実現し得るようになり、従来におけるコストおよ
び性能上の隘路を解決して種々の使用目的に対応する優
れた演算増幅器が市場に提供されるようになった。
回路素子の一部または全部を半導体素子とし、特に集積
化技術の発達に伴い同一基板上に近接集積して該構成素
子を形成し、差動増幅回路における特性を揃える手段が
容易に実現し得るようになり、従来におけるコストおよ
び性能上の隘路を解決して種々の使用目的に対応する優
れた演算増幅器が市場に提供されるようになった。
（ｃ） 従来技術と問題点
従来より演算増・幅器は本来の線形差動増幅手段の他、
外部に付加する回路素子と組合せて電圧比較手段の他多
くの有用なアナログ回路を構成する基本素子としてディ
ジタル処理における論理回路と同様に電気機器における
制御、検出機能に供するためアナログ回路としまたは論
理回路に混在してプリント板に搭載され広く利用されて
いる。該演算増幅器の素子は個片毎に試験が施され良品
として各種の仕様を保証して出荷される０ユーザにおけ
るプリント板上では演算増幅器の素子はその周辺に付加
される回路素子に従って種々の機能を達成するように配
線接続されており、プリント板としての期待機能に従っ
て棟々試験される。プリント板としての期待機能が満足
されて良品と判定され＼ば問題ないが、プリント板とし
て不良と判定される場合が発生し７、プリント板上の該
演算増幅器が正常に作動する良品か否かを解析するため
に試験条件を設定しようとするとプリント板における演
算増幅器の機能は前述のように該演算増幅器の周辺付加
回路素子の仕様組合せを含めてその都度対応しなければ
ならないため、試験条件の設定が煩わしくまた工数も嵩
む問題があった。
外部に付加する回路素子と組合せて電圧比較手段の他多
くの有用なアナログ回路を構成する基本素子としてディ
ジタル処理における論理回路と同様に電気機器における
制御、検出機能に供するためアナログ回路としまたは論
理回路に混在してプリント板に搭載され広く利用されて
いる。該演算増幅器の素子は個片毎に試験が施され良品
として各種の仕様を保証して出荷される０ユーザにおけ
るプリント板上では演算増幅器の素子はその周辺に付加
される回路素子に従って種々の機能を達成するように配
線接続されており、プリント板としての期待機能に従っ
て棟々試験される。プリント板としての期待機能が満足
されて良品と判定され＼ば問題ないが、プリント板とし
て不良と判定される場合が発生し７、プリント板上の該
演算増幅器が正常に作動する良品か否かを解析するため
に試験条件を設定しようとするとプリント板における演
算増幅器の機能は前述のように該演算増幅器の周辺付加
回路素子の仕様組合せを含めてその都度対応しなければ
ならないため、試験条件の設定が煩わしくまた工数も嵩
む問題があった。
（ｄ） 発明の目的
本発明の目的は上記の問題点を解決するためプリント板
上に実装された演算増幅器についてその機能良否を容易
に識別する試験方法を提供しようとするものである。
上に実装された演算増幅器についてその機能良否を容易
に識別する試験方法を提供しようとするものである。
（ｅ） 発明の構成
この目的は、演算増幅器と他の付加回路素子と共に搭載
接続し、アナログ回路を構成する中間あるいは完成実装
単位における試験システムにおいて、試験装置は該実装
単位上の演算増幅器における仕様に対応して演算増幅器
の入力端子に印加するランプ電圧を発生する試験信号発
生手段、該試験信号電圧と被試験体となる演算増幅器の
出力電圧とを比較検出する手段および該入力信号を被試
験体となる演算増幅器の信号入力端子にプロービングす
る手段を具備し、被試験体の演算増幅器は実装状態のま
＼その反転入力端子と出力端子とは仮短絡配線を施して
電圧フォロワ接続とし、試験装置はそのブロービング手
段を介し信号発生手段をして試験信号を該演算増幅器の
非反転入力端子に印加せしめると共に、比較検出手段を
して反転入力端子に得られる出力と入力試験信号との′
電圧差を検出せしめ、該電圧差値が予め設定した値を超
えない零ボルトに近いことを判定して該演算増幅器の良
否を識別することを特徴とする演算増幅器の試験方法を
提供するととＫよりて達成することが出来る。
接続し、アナログ回路を構成する中間あるいは完成実装
単位における試験システムにおいて、試験装置は該実装
単位上の演算増幅器における仕様に対応して演算増幅器
の入力端子に印加するランプ電圧を発生する試験信号発
生手段、該試験信号電圧と被試験体となる演算増幅器の
出力電圧とを比較検出する手段および該入力信号を被試
験体となる演算増幅器の信号入力端子にプロービングす
る手段を具備し、被試験体の演算増幅器は実装状態のま
＼その反転入力端子と出力端子とは仮短絡配線を施して
電圧フォロワ接続とし、試験装置はそのブロービング手
段を介し信号発生手段をして試験信号を該演算増幅器の
非反転入力端子に印加せしめると共に、比較検出手段を
して反転入力端子に得られる出力と入力試験信号との′
電圧差を検出せしめ、該電圧差値が予め設定した値を超
えない零ボルトに近いことを判定して該演算増幅器の良
否を識別することを特徴とする演算増幅器の試験方法を
提供するととＫよりて達成することが出来る。
（ｆ） 発明の実施例
以下図面を参照しり一本発明の一実施例について説明す
る。
る。
図は本発明の一実施例における演算増幅器の試験図にお
いて１は試験装置、２はプリント板、３は被試験体とな
る演算増幅器（ＤＵＴ）、３ａは仮短絡配線、ｌＯは制
御部、１１は２ング電圧を試験信号として発生送出する
信号発生部、１２は比較検出部および１３ａ、１３ｂは
ブローバである。
いて１は試験装置、２はプリント板、３は被試験体とな
る演算増幅器（ＤＵＴ）、３ａは仮短絡配線、ｌＯは制
御部、１１は２ング電圧を試験信号として発生送出する
信号発生部、１２は比較検出部および１３ａ、１３ｂは
ブローバである。
制御部１０は信号発生部１１をして試験信号をプローパ
１３ａ経由ＤＵＴ３に送出せしめると共に比較検出部１
２にも比較参照用として同一信号を送出せしめる。また
比較検出部１２をして該試験信号とＤＵＴ３の出力電圧
＝反転入力端子電圧（Ｖｏ）を比較せしめる。図示省略
したが制御部１は操作制御パネル、キーボード（ＫＢ）
６るいは表示のだめのディスプレイまたは必要により印
刷出力用のプリンタを備えているものとする。
１３ａ経由ＤＵＴ３に送出せしめると共に比較検出部１
２にも比較参照用として同一信号を送出せしめる。また
比較検出部１２をして該試験信号とＤＵＴ３の出力電圧
＝反転入力端子電圧（Ｖｏ）を比較せしめる。図示省略
したが制御部１は操作制御パネル、キーボード（ＫＢ）
６るいは表示のだめのディスプレイまたは必要により印
刷出力用のプリンタを備えているものとする。
プリント板２はＤＵＴ３を搭載しその配線パターンによ
り図示省略したが他の回路部品素子等を接続してアナロ
グ回路の中間実装単位を形成する。
り図示省略したが他の回路部品素子等を接続してアナロ
グ回路の中間実装単位を形成する。
ＤＵＴ３は試験に際し仮短絡配線３ａＫより出力端子と
反転入力端子が直結して短縮されている。
反転入力端子が直結して短縮されている。
尚１）ＴＩＴ３の杏示行省略１−かう工仙の漕亘増幅慧
ののとする。信号発生部は該ＤＵＴ３の仕様における同
相入力端子ＣＭＶｉｎの範囲例えば±１０ｖ、±１２Ｖ
等の最高、最低電圧値間を緩やかに連続するラング電圧
パターンを直流的に例えば１０ｉ１ｚの繰返しで送出す
る。比較検出部１２はプリセット付微小デジタル電圧計
またはウィンドウコンパレータ等により構成する微小電
圧検出機能であり、例えば設定値として±０，２ｖが設
定され、プローバ１３ａ、ｂを介して人力される両電圧
差値がこれを逸脱するときはＤｔＪＴは不良と判定され
制御部ｌのディスプレイに表示あるいは印刷出力される
。
ののとする。信号発生部は該ＤＵＴ３の仕様における同
相入力端子ＣＭＶｉｎの範囲例えば±１０ｖ、±１２Ｖ
等の最高、最低電圧値間を緩やかに連続するラング電圧
パターンを直流的に例えば１０ｉ１ｚの繰返しで送出す
る。比較検出部１２はプリセット付微小デジタル電圧計
またはウィンドウコンパレータ等により構成する微小電
圧検出機能であり、例えば設定値として±０，２ｖが設
定され、プローバ１３ａ、ｂを介して人力される両電圧
差値がこれを逸脱するときはＤｔＪＴは不良と判定され
制御部ｌのディスプレイに表示あるいは印刷出力される
。
また該設定値内に収まる場合は良品と識別され同様に表
示または印刷出力される。
示または印刷出力される。
本実施例では以上のように構成されているので、仮短絡
配線３ａを施されたＤＵＴ３は電圧７オロワとして作動
し、出力端子１反転入力端子または／および非反転入力
端子が接地回路に短絡されていない限り、ＤＵＴ３は電
圧フォロワとして作動し反転入力端子と非反転入力端子
電圧は試験信号の電圧振幅全域においても同一電圧とな
る。勿論ＤＵＴ３は僅かのドリフトやオフセクトを伴う
ので例えば０．２ｖを両電圧差の限界値として検出せし
めれば良い。尚特例として非反転入力端子がプリント板
２において接地されているときは反転入力端子に信号発
生部１１の試験信号を直列抵抗を介して人力せしめれば
反転入力端子はイマージナルショートの状態を維持する
のでこの非反転端子の電圧が試験信号の如何に拘わらす
Ｏボルトであることを監視すれば良い。この時もＤＵＴ
３が不良であれば別の電圧が発生して識別することが出
来る。本実施法の試験方法によれば以上のようにｐｔ板
上に実装したＤ［］Ｔ３について従来のように対応する
試験仕様をその都度作成する煩わしさやその作成コスト
を伴うことなく該１）ＵＴ３に仮短絡線を施すだけで、
ＤＵＴ３における付加周辺回路素子を意識することなく
、羊−の試験子１１０でＤＵＴ３の直流特性の良否が識
別出来る。
配線３ａを施されたＤＵＴ３は電圧７オロワとして作動
し、出力端子１反転入力端子または／および非反転入力
端子が接地回路に短絡されていない限り、ＤＵＴ３は電
圧フォロワとして作動し反転入力端子と非反転入力端子
電圧は試験信号の電圧振幅全域においても同一電圧とな
る。勿論ＤＵＴ３は僅かのドリフトやオフセクトを伴う
ので例えば０．２ｖを両電圧差の限界値として検出せし
めれば良い。尚特例として非反転入力端子がプリント板
２において接地されているときは反転入力端子に信号発
生部１１の試験信号を直列抵抗を介して人力せしめれば
反転入力端子はイマージナルショートの状態を維持する
のでこの非反転端子の電圧が試験信号の如何に拘わらす
Ｏボルトであることを監視すれば良い。この時もＤＵＴ
３が不良であれば別の電圧が発生して識別することが出
来る。本実施法の試験方法によれば以上のようにｐｔ板
上に実装したＤ［］Ｔ３について従来のように対応する
試験仕様をその都度作成する煩わしさやその作成コスト
を伴うことなく該１）ＵＴ３に仮短絡線を施すだけで、
ＤＵＴ３における付加周辺回路素子を意識することなく
、羊−の試験子１１０でＤＵＴ３の直流特性の良否が識
別出来る。
Ｇ）発明の詳細
な説明したように本発明によればプリント板上に実装さ
れた演算増幅器について従来のような煩わしさやコスト
の問題を伴うことのない、容易な処理手脂で該演算増幅
器の良否を識別する試験方法を提供することが出来る。
れた演算増幅器について従来のような煩わしさやコスト
の問題を伴うことのない、容易な処理手脂で該演算増幅
器の良否を識別する試験方法を提供することが出来る。
図は本発明の一実施例における演算増幅器の試験方法に
よるブロック図を示す。・１は試験装置、２はプリント
板、３は被試験体となる演算増幅器（ＤＵＴ）、ｌＯは
制御部、１１は信号発生部、１２は比較検出部および１
３ａ、１３ｂはプローパである。
よるブロック図を示す。・１は試験装置、２はプリント
板、３は被試験体となる演算増幅器（ＤＵＴ）、ｌＯは
制御部、１１は信号発生部、１２は比較検出部および１
３ａ、１３ｂはプローパである。
Claims (1)
- 演算増幅器を他の付加回路素子と共に搭載接続し、アナ
ログ回路を構成する中間あるいは完成実装単位における
試験システムにおいて、試験装置は該実装単位上の演算
増幅器における仕様に対応して演算増幅器の入力端子に
印加するランプ電圧を発生する試験信号発生手段、該試
験信号電圧と被試験体となる演算増幅器の出力電圧とを
比較検出する手段および該人出力信号を被試験体となる
演算増幅器の信号入力端子にグ日−ビングする手段を其
偏し、被試験体の演算増幅器は実装状態のま＼その反転
入力端子と出力端子とは仮短絡配線を尻して電圧フォロ
ワ接続とし、試験装置はそのブロービング手段を介し信
号発生手段をして試験信号を該演算増幅器の非反転入力
端子に印加せしめると共に、比較検出手段をして反転入
力端子に２ｋＬＬ−）＋Ｌｕｐ−ｔ１１＋スーｈｔｌ’
ＴＭａＭａＬｔｒｚｖｃシＤＣ泣６Ｍｅ１４Ｊ」」−し
め、該電圧差値が予め設定した値を超えない零ボルトに
近いことを判定して該演算増幅器の良否を識別すること
を特徴とする演算増幅器の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24841183A JPS60143787A (ja) | 1983-12-29 | 1983-12-29 | 演算増幅器の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24841183A JPS60143787A (ja) | 1983-12-29 | 1983-12-29 | 演算増幅器の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60143787A true JPS60143787A (ja) | 1985-07-30 |
Family
ID=17177711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24841183A Pending JPS60143787A (ja) | 1983-12-29 | 1983-12-29 | 演算増幅器の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60143787A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH081521U (ja) * | 1992-12-25 | 1996-10-22 | 大平洋特殊鋳造株式会社 | 厚肉ステンレス鋼管用管継手 |
| JP2007078526A (ja) * | 2005-09-14 | 2007-03-29 | Fuji Electric Device Technology Co Ltd | 電源制御集積回路装置の試験方法および試験回路 |
| KR20180078739A (ko) * | 2016-12-30 | 2018-07-10 | 엘에스산전 주식회사 | 디지털 신호 입력 회로의 진단 기능을 구비한 계전 장치 |
-
1983
- 1983-12-29 JP JP24841183A patent/JPS60143787A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH081521U (ja) * | 1992-12-25 | 1996-10-22 | 大平洋特殊鋳造株式会社 | 厚肉ステンレス鋼管用管継手 |
| JP2007078526A (ja) * | 2005-09-14 | 2007-03-29 | Fuji Electric Device Technology Co Ltd | 電源制御集積回路装置の試験方法および試験回路 |
| KR20180078739A (ko) * | 2016-12-30 | 2018-07-10 | 엘에스산전 주식회사 | 디지털 신호 입력 회로의 진단 기능을 구비한 계전 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2783243B2 (ja) | Ｃｍｏｓ集積回路の故障検出方法及び装置 | |
| US4947106A (en) | Programmatically generated in-circuit test of analog to digital converters | |
| JPH09218245A (ja) | 改良型ｍｄａテスタで使用するためのハイブリッドスキャナ | |
| JPH11174113A (ja) | Ｉｃテスタの電圧印加電流測定回路 | |
| US5359291A (en) | Method and apparatus for detecting short circuits | |
| JPS60143787A (ja) | 演算増幅器の試験方法 | |
| US20010028256A1 (en) | Diagnostic apparatus for electronics circuit and diagnostic method using same | |
| US5760596A (en) | Testing series passive components without contacting the driven node | |
| JP3631275B2 (ja) | 半導体試験装置のピン試験回路 | |
| US4888548A (en) | Programmatically generated in-circuit test of digital to analog converters | |
| US4797627A (en) | Programmatically generated in-circuit test for general purpose operational amplifiers | |
| JP2919147B2 (ja) | 半導体集積回路の試験方法 | |
| JP3247321B2 (ja) | 電子ユニットの検査方法 | |
| JP3331103B2 (ja) | Ｉｃテスタの電流測定装置 | |
| US20170205449A1 (en) | Test device and alternating current power detection method of the same | |
| JPH05196678A (ja) | 電気回路試験装置 | |
| JP2003014825A (ja) | 電源装置、及び試験装置 | |
| JPS60253883A (ja) | 定電流負荷兼定電圧印加電流測定器 | |
| JPH0422306Y2 (ja) | ||
| JPH06148264A (ja) | リーク電流の測定方法 | |
| JPS6195258A (ja) | 集積回路の試験装置 | |
| JP2001133519A (ja) | Ｉｃ試験装置 | |
| JP2002131368A (ja) | Ｃｍｏｓ−ｌｓｉ試験方法及び装置 | |
| JP3106486B2 (ja) | 半導体集積回路の測定装置 | |
| JP2963234B2 (ja) | 高速デバイス試験方法 |