JP2007078526A - 電源制御集積回路装置の試験方法および試験回路 - Google Patents

Abstract

【課題】 スイッチングノイズの影響を受けないようにした電源制御集積回路装置の試験方法を提供する。
【解決手段】 ＩＣ回路部１０は、内蔵基準電圧源１１、エラーアンプ１２、ＰＷＭコンパレータ１３、および抵抗器Ｒ１，Ｒ２からなる直列抵抗回路を備え、さらにその他に図示しない三角波発振器やドライブ回路などをも備えている。ＩＣ回路部１０の入力端子１０ｃ（ＶＩＮ）には、ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔがフィードバックされたとき、抵抗器Ｒ１，Ｒ２で分割された電圧がエラーアンプ１２の反転入力端子に供給されるが、試験時にはＤＣ−ＤＣコンバータを構成せずに、端子１０ｆ（ＦＢ）と入力端子１０ｃ（ＶＩＮ）とを直結することで正相の増幅回路が構成される。
【選択図】 図１

Description

本発明は、誤差電圧に基づくＰＷＭ制御によってスイッチング電源を一定電圧出力となるように制御する電源制御集積回路装置の試験方法および試験回路に関し、とくにスイッチング電源からフィードバックされる出力電圧を抵抗分割する直列抵抗回路が内蔵されている電源制御集積回路装置の試験方法および試験回路に関する。

ＤＣ−ＤＣコンバータは、各種の電子機器に動作電圧を供給するスイッチング電源として利用されている。このスイッチング電源の電源制御回路では、直列抵抗回路で抵抗分割された出力電圧がフィードバックされ、内部の基準電圧からの誤差電圧をエラーアンプ（誤差増幅器）によって検出し、ＰＷＭ制御信号などを生成する。そして、スイッチング電源のスイッチングトランジスタがこのＰＷＭ制御信号によってオンオフ制御されて、一定の電圧出力が得られるように構成されている。

こうしたスイッチング電源の電源制御回路は、集積回路装置（電源制御集積回路装置）として構成されることが多い。したがって、この種の電源制御集積回路装置の出荷検査工程、あるいは受入検査工程などでは、各種の機能試験を行って集積回路装置の良否を判断する必要がある。特許文献１には、被試験ＩＣ（集積回路装置）を動作状態において、その動作が正常か否かの機能試験を行うためのＩＣ試験装置の発明が記載されており、以下にその概略構成について説明する。

図４は、特許文献１に開示されている従来のＩＣ試験装置の構成を示すブロック図である。
このＩＣ試験装置は、ＩＣの動作を試験する機能試験装置１００と、被試験ＩＣ１０の各端子１０ａ〜１０ｈの直流特性を試験する直流試験装置２００とを含み、さらにプログラム電源３００、テストプロセッサ４００、パフォーマンスボード５００などによって構成される。機能試験装置１００は、パターン発生回路１０１、パターン比較回路１０２、およびプログラマブルロード１０３などを含み、スイッチＫ１〜Ｋ３により被試験ＩＣ１０の端子に接続されて、正常に動作するか否かを試験する。直流試験装置２００は、電流検出回路２０１、電圧検出回路２０２を含み、これらの電流検出回路２０１、電圧検出回路２０２で電流、電圧を測定して、各端子の直流特性が正規の特性を有するかどうかの試験をする。プログラム電源３００は、機能試験時に被試験ＩＣ１０の電源端子に与える電圧をテストプロセッサ４００の指示に従って変化させる。パフォーマンスボード５００は、被試験ＩＣ１０をこのＩＣ試験装置と電気的に接続する。

ここでは、機能試験装置１００と電流検出回路２０１、電圧検出回路２０２が被試験ＩＣ１０の各端子１０ａ〜１０ｈに一組ずつ接続される構成になっているため、一度に全ての端子を直流試験状態にすることができ、試験に要する時間を短縮できるというものである。

さて、電子機器の電源回路には、接続される負荷のマージンが減少しているために、高精度の出力電圧を供給する機能が要求される。この要求に応えるため、電源回路の構成要素を可能な限り電源制御装置内に取り込むことにより、出力精度の向上および電源回路の信頼性向上が図られる。後述する別の特許文献２に記載された電源制御装置は、２つの抵抗器からなる直列抵抗回路が集積回路装置に内蔵されている場合でも、電源回路の構成要素を脱着することなく容易に電源回路の出力電圧を可変でき、電源回路に接続された負荷の動作を試験することができるものである。

図５は、特許文献２に開示されている電源制御装置を用いたＤＣ−ＤＣコンバータの基本回路構成を示す図である。
図５のＤＣ−ＤＣコンバータは、トランジスタＴｒ１、インダクタＬ１、フライホイールダイオードＤ１、コンデンサＣ１、および制御用のＩＣ回路部（前述した図４の被試験ＩＣ１０に対応するものであって、以下ではＩＣ回路部１０という。）を備えている。トランジスタＴｒ１は、ＦＥＴ（Field Effect Transistor）を用いて構成されており、そのソース端子はＤＣ−ＤＣコンバータの入力電圧ラインに接続されている。これにより、トランジスタＴｒ１のソース端子には入力電圧Ｖｉｎが印加される。

また、トランジスタＴｒ１のゲート端子は、ＩＣ回路部１０の出力端子１０ａ（ＯＵＴ）に接続されている。これにより、トランジスタＴｒ１はＩＣ回路部１０の動作によってオンオフするようになる。トランジスタＴｒ１のドレイン端子は、インダクタＬ１の一端に接続されている。このインダクタＬ１は、トランジスタＴｒ１がオンのときに供給される電力を蓄積するものである。このインダクタＬ１の一端とアースとの間には、フライホイールダイオードＤ１が設けられている。このフライホイールダイオードＤ１は、トランジスタＴｒ１がオフのときに、インダクタＬ１に蓄積された電力を放出するためのものである。

インダクタＬ１の他端は、ＤＣ−ＤＣコンバータの出力端子Ｖｏｕｔに接続されている。このＤＣ−ＤＣコンバータの出力端子Ｖｏｕｔには図示しない負荷が接続される。インダクタＬ１の他端とアースとの間には、コンデンサＣ１が設けられている。コンデンサＣ１は、出力端子Ｖｏｕｔの出力電圧から脈動成分を除去するものである。このコンデンサＣ１により、平滑化された電圧がＤＣ−ＤＣコンバータの出力端子Ｖｏｕｔから出力される。

ＩＣ回路部１０は、単一のＬＳＩ（Large Scale Integration circuit）により構成され、ここには内蔵基準電圧源１１、エラーアンプ（誤差増幅器）１２、ＰＷＭ（Pulse-Width Modulation）コンパレータ１３、および抵抗器Ｒ１，Ｒ２からなる直列抵抗回路を備え、その他に図示しない三角波発振器やドライブ回路などをも備えている。また、前述したトランジスタＴｒ１のゲート端子にＰＷＭ制御信号を出力する出力端子１０ａ（ＯＵＴ）とともに、動作電圧が印加される入力端子１０ｅ（ＶＣＣ）を有している。ＩＣ回路部１０は、この他に出力端子Ｖｏｕｔと接続される入力端子１０ｃ（ＶＩＮ）を有し、ここからＩＣ回路部１０にＤＣ−ＤＣコンバータの出力電圧がフィードバックされ、抵抗器Ｒ１，Ｒ２で分割された電圧がエラーアンプ１２の反転入力端子に供給されている。さらに、ＩＣ回路部１０の端子１０ｆ（ＦＢ）と端子１０ｇ（ＩＮ）の間には、発振防止のための位相補償回路２０が接続されている。

特許文献２によれば、図５に示す制御用のＩＣ回路部１０によってＤＣ−ＤＣコンバータを組み立てて、実際にＩＣ回路部１０を動作させたときの入力端子１０ｃ（ＶＩＮ）の電圧を測定することで、ＩＣ回路部１０の機能試験を行うことができる。また、実動作状態におけるＤＣ−ＤＣコンバータの出力電圧を確認するマージン試験についても、試験時には内蔵基準電圧源１１とは別の基準電圧を図５には図示しない手段によりＩＣ回路部１０の外部から与え、その出力電圧を可変とすることによって、負荷が正常に動作し得る電圧の範囲で実際に負荷を正常に動作させることができるか否かの確認ができる。

このように、図５の試験装置によって実施されているテスト項目は、ＩＣ回路部１０の内蔵基準電圧源１１および出力電圧を分割する直列抵抗回路の製造ばらつきが存在することを前提として、それぞれのＩＣ回路部１０を実動作させた場合の出力電圧を確認している。しかし、こうした試験方法に関しては、出力端子１０ａ（ＯＵＴ）の電圧によってトランジスタＴｒ１をスイッチング動作するように構成されているために、電圧測定される入力端子１０ｃ（ＶＩＮ）の端子電圧にノイズが入ってしまう。そのため、測定精度が低くなってしまう。そこで、ノイズの混入という課題を回避するべく、以下の試験装置が考えられている。

図６は、図５に示す制御用のＩＣ回路部を試験するための試験装置を示す回路構成図である。
この試験装置は、ＩＣ回路部１０の入力端子１０ｅ（ＶＣＣ）に電源電圧Ｅ１を接続するとともに、端子１０ｆ（ＦＢ）に電圧計ＶＭ１を接続し、さらに入力端子１０ｃ（ＶＩＮ）に可変電圧源Ｅ２とその電圧値を測定する電圧計ＶＭ２を接続して構成されている。この試験装置による測定方法は、以下の手順１〜４によって実施される。

手順１では、入力端子１０ｃ（ＶＩＮ）に接続した可変電圧源Ｅ２により、入力端子１０ｃ（ＶＩＮ）の電圧を設定する。手順２では、端子１０ｆ（ＦＢ）に接続した電圧計ＶＭ１により、エラーアンプ１２の誤差電圧を端子電圧として測定する。手順３では、エラーアンプ１２の誤差電圧が反転するまで、手順１と手順２を繰り返して実行する。手順４では、端子１０ｆ（ＦＢ）の電圧の正負が反転したときの入力端子１０ｃ（ＶＩＮ）の端子電圧を測定する。

この試験手順によれば、図５の測定方法とは異なり、ＩＣ回路部１０の出力端子１０ａ（ＯＵＴ）の電圧変化などによるスイッチングノイズの影響を受けないで、入力端子１０ｃ（ＶＩＮ）の端子電圧を測定できる利点がある。
特開昭６３−１０１７８２号公報（第１〜４頁、図３） 特開平０９−６５６４８号公報（段落番号〔００５１〕〜〔００８４〕、図５，６）

しかしながら、図６に示す測定方法にあっては、前述の手順３（すなわち、手順１，２を何度も繰り返すこと）によって測定時間が長くなるという問題があった。また、可変電圧源Ｅ２により設定される入力端子１０ｃ（ＶＩＮ）の電圧値を階段状にしか変化させることができないため、誤差が大きい。また、精度を上げるためにステップを細かくすると、測定時間が余分にかかるという問題もあった。

本発明はこのような点に鑑みてなされたものであり、スイッチングノイズの影響を受けないようにした電源制御集積回路装置の試験方法を提供することを目的とする。
また、本発明の別の目的は、測定時間を短縮し、かつ測定精度の向上が可能な電源制御集積回路装置の試験回路を提供することである。

本発明では、上記問題を解決するために、スイッチング電源からフィードバックされる出力電圧を抵抗分割して分圧信号を出力する直列抵抗回路並びに前記分圧信号および基準電圧が入力される誤差増幅器が内蔵され、前記誤差増幅器の出力である誤差電圧に基づくＰＷＭ制御によって前記スイッチング電源を一定電圧出力となるように制御する電源制御集積回路装置の試験方法であって、前記誤差電圧に応じた試験電圧を前記直列抵抗回路にフィードバックし、安定したときの前記試験電圧の電圧値を測定するようにしたことを特徴とする電源制御集積回路装置の試験方法が提供される。

また、本発明の電源制御集積回路装置の試験回路は、スイッチング電源からフィードバックされる出力電圧を抵抗分割して分圧信号を出力する直列抵抗回路並びに前記分圧信号および基準電圧が入力される誤差増幅器が内蔵され、前記誤差増幅器の出力である誤差電圧に基づくＰＷＭ制御によって前記スイッチング電源を一定電圧出力となるように制御する電源制御集積回路装置の試験回路において、直流電源と、ソース端子、あるいはドレイン端子のいずれか一方が前記直流電源に接続され、他方の端子が前記スイッチング電源からフィードバックされる出力電圧が入力される外部端子に接続され、ゲート端子電圧が前記誤差電圧に基づいて制御されるＭＯＳトランジスタと、を備え、前記誤差増幅器、前記直列抵抗回路および前記基準電圧に対して、前記直流電源と前記ＭＯＳトランジスタがシリーズレギュレータの構成要素となっているものである。

本発明によれば、電源制御集積回路装置および試験回路の電源を入れると、自動的に測定したい出力電圧がスイッチングノイズの影響を受けることなしに出力され、その出力電圧を測るだけでよいので、測定時間が短く、従来の方法よりも測定精度を高くすることができる。

以下、図面を参照してこの発明の実施の形態について説明する。
（実施の形態１）
図１は、実施の形態１に係る電源制御集積回路装置の試験装置を示す回路図である。

ここでは、電源制御集積回路装置としてのＩＣ回路部１０は、内蔵基準電圧源１１、エラーアンプ１２、ＰＷＭコンパレータ１３、および抵抗器Ｒ１，Ｒ２からなる直列抵抗回路を備え、その他に図示しない三角波発振器やドライブ回路などをも備えたものであって、単一のＬＳＩにより構成されている。ＩＣ回路部１０は、一点鎖線によって示すトランジスタＴｒ１、インダクタＬ１、フライホイールダイオードＤ１、コンデンサＣ１などが接続されることでＤＣ−ＤＣコンバータが構成され、その入力端子１０ｃ（ＶＩＮ）にＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔがフィードバックされたとき、抵抗器Ｒ１，Ｒ２で分割された電圧がエラーアンプ１２の反転入力端子に供給される。

この試験装置では、ＩＣ回路部１０の入力端子１０ｅ（ＶＣＣ）に電源電圧Ｅ１を接続するとともに、端子１０ｆ（ＦＢ）と端子１０ｇ（ＩＮ）の間に発振防止のための位相補償回路２０が接続され、ＰＷＭコンパレータ１３から出力端子１０ａ（ＯＵＴ）を介して出力される制御信号により、トランジスタＴｒ１をスイッチング動作するように構成されている。なお、ＩＣ回路部１０を試験するための試験装置としてではなく、実動作するＤＣ−ＤＣコンバータとして構成するときは、入力端子１０ｃ（ＶＩＮ）から位相補償回路２０まで、および入力端子１０ｃ（ＶＩＮ）から端子１０ｆ（ＦＢ）までの接続は切断されている。

図１の試験装置は、実際には一点鎖線によって示す部品を接続しないで、ＤＣ−ＤＣコンバータとして構成されていない状態で、端子１０ｆ（ＦＢ）と入力端子１０ｃ（ＶＩＮ）とを直結することで正相の増幅回路（入力は内蔵基準電圧源１１から出力される基準電圧）を構成し、下記（１）式で示す大きさの出力電圧Ｖｏｕｔを入力端子１０ｃ（ＶＩＮ）から抵抗器Ｒ１，Ｒ２からなる直列抵抗回路に供給するものである。そして、入力端子１０ｃ（ＶＩＮ）に電圧計ＶＭ３を接続することによって、この出力電圧Ｖｏｕｔを計測する。

ここで、内蔵基準電圧源１１の基準電圧をＶＲＥＦとすると、エラーアンプ１２の反転入力と非反転入力とが仮想短絡した状態であるため、入力端子１０ｃ（ＶＩＮ）へフィードバックされる出力電圧Ｖｏｕｔは次式で示すことができる。

Ｖｏｕｔ＝ＶＲＥＦ×（Ｒ１＋Ｒ２）／Ｒ２・・・（１）
このように、エラーアンプ１２の誤差電圧が出力される端子１０ｆ（ＦＢ）を入力端子１０ｃ（ＶＩＮ）に直結した試験装置によって、入力端子１０ｃ（ＶＩＮ）から抵抗器Ｒ１，Ｒ２を介してエラーアンプ１２へ誤差電圧をフィードバックすることで、このＩＣ回路部１０によりＤＣ−ＤＣコンバータを構成して動作させた場合の出力電圧Ｖｏｕｔの大きさを確認することができる。しかも、この試験方法では、ＩＣ回路部１０がＤＣ−ＤＣコンバータを構成していないため、出力端子１０ａ（ＯＵＴ）の出力信号などに起因するスイッチングノイズの影響を受けることがない。

ただし、この実施の形態１のような試験方法では、ＩＣ回路部１０の電源電圧Ｅ１以上の電圧信号を入力端子１０ｃ（ＶＩＮ）からは出力することができない。ところが、実際にはＤＣ−ＤＣコンバータの出力電圧ＶｏｕｔがＩＣ回路部１０の電源電圧Ｅ１より高くなることがあらかじめ想定される場合、あるいは高くなってもよいような構成とするためには、つぎに説明する実施の形態２の試験回路をＩＣ回路部１０の外部に挿入することが考えられる。

（実施の形態２）
図２は、実施の形態２に係る試験装置を示す回路図である。
図２は図１に示す試験装置に試験回路３０を追加したものになっている。この試験回路３０は、トランジスタＴｒ２，Ｔｒ３、電源Ｅ３、コンデンサＣ２，Ｃ３、および抵抗器Ｒ３から構成され、ＩＣ回路部１０の端子１０ｆ（ＦＢ）と入力端子１０ｃ（ＶＩＮ）との間に接続されている。電源Ｅ３は、コンデンサＣ２、抵抗器Ｒ３の一端、およびトランジスタＴｒ３のソース端子に接続され、抵抗器Ｒ３の他端はトランジスタＴｒ２を介して接地されるとともに、トランジスタＴｒ３のゲート端子と接続されている。また、トランジスタＴｒ３のドレイン端子はコンデンサＣ３を介して接地されている。

被試験回路であるＩＣ回路部１０は、その入力端子１０ｅ（ＶＣＣ）に電源電圧Ｅ１を接続するとともに、端子１０ｆ（ＦＢ）と端子１０ｇ（ＩＮ）の間に発振防止のための位相補償回路２０が接続され、ＰＷＭコンパレータ１３から出力端子１０ａ（ＯＵＴ）を介して出力される制御信号により、トランジスタＴｒ１をスイッチング動作させる。

このＩＣ回路部１０は、実際には一点鎖線によって示す部品を接続せずに、したがってＤＣ−ＤＣコンバータとして構成されていない状態で、端子１０ｆ（ＦＢ）と入力端子１０ｃ（ＶＩＮ）との間に試験回路３０が接続される。すなわち、端子１０ｆ（ＦＢ）が試験回路３０のトランジスタＴｒ２のゲート端子と接続され、トランジスタＴｒ３のドレイン端子がＩＣ回路部１０の入力端子１０ｃ（ＶＩＮ）と接続され、さらに入力端子１０ｃ（ＶＩＮ）に電圧計ＶＭ３が接続されて、試験回路３０から入力端子１０ｃ（ＶＩＮ）に入力される電圧を計測している。

ここでは、ＩＣ回路部１０の内蔵基準電圧源１１、エラーアンプ１２、抵抗器Ｒ１，Ｒ２からなる直列抵抗回路、位相補償回路２０および試験回路３０がシリーズレギュレータを構成している。試験回路３０をシリーズレギュレータとして見直すとき、その電源Ｅ３がシリーズレギュレータの入力電圧（電源）に相当し、コンデンサＣ３が出力コンデンサ、抵抗Ｒ３およびトランジスタＴｒ２がインバータ兼レベルシフト回路、トランジスタＴｒ３がシリーズレギュレータのキーパーツである電圧調整素子に相当する。ＩＣ回路部１０の出力電圧Ｖｏｕｔを抵抗器Ｒ１，Ｒ２で分割した電圧が端子１０ｇ（ＩＮ）から出力されるが、この電圧が内蔵基準電圧源１１の基準電圧より小さくなると、端子１０ｆ（ＦＢ）から出力される誤差電圧が正となって、試験回路３０のトランジスタＴｒ２がオンする。これによりトランジスタＴｒ３もオンしてコンデンサＣ３が充電される。その結果、ＩＣ回路部１０の入力端子１０ｃ（ＶＩＮ）の電圧が上昇する。反対に、ＩＣ回路部１０で端子１０ｇ（ＩＮ）の電圧が内蔵基準電圧源１１の基準電圧より大きくなると、誤差電圧が負となって、ＩＣ回路部１０の端子１０ｆ（ＦＢ）からの電圧によって試験回路３０のトランジスタＴｒ２がオフされるため、トランジスタＴｒ３もオフして入力端子１０ｃ（ＶＩＮ）の電圧が下がる。こうして、最終的には端子１０ｇ（ＩＮ）が内蔵基準電圧源１１の基準電圧と釣り合うように、出力電圧Ｖｏｕｔが設定される。

以上、実施の形態２に係る試験回路では、ＩＣ回路部１０および試験回路３０の電源を入れると、ＩＣ回路部１０の端子１０ｇ（ＩＮ）の電圧とエラーアンプ１２の基準電圧とが釣り合うように、入力端子１０ｃ（ＶＩＮ）の電圧が自動的に調整される。したがって、その後の測定では、この釣り合った状態の電圧を電圧計ＶＭ３で測定するだけでよく、しかもスイッチングノイズの影響を受けないですむ。

（実施の形態３）
図３は、実施の形態３に係る電源制御集積回路装置の試験装置を示す回路図である。
この実施の形態３は、電源制御集積回路装置としてのＩＣ回路部１０に外部基準電圧Ｖｒｅｆを供給し、エラーアンプ１２の基準電圧をＩＣ回路部１０の内蔵基準電圧源１１の基準電圧から外部基準電圧Ｖｒｅｆに切り替えて、マージン試験を行うものである。

すなわち、ＩＣ回路部１０は内蔵基準電圧源１１、エラーアンプ１２、ＰＷＭコンパレータ１３、および抵抗器Ｒ１，Ｒ２からなる直列抵抗回路のほか、抵抗器Ｒ４、２つの入力端子βとγを有するスイッチ（セレクタ）１４、コンパレータ１５、および比較電圧源Ｅ４を備えている。また、スイッチ１４の入力端子γおよびコンパレータ１５の非反転入力端子がそれぞれ入力端子１０ｄ（ＲＥＦ）と接続され、この入力端子１０ｄ（ＲＥＦ）は図示しない外部基準電圧源から印加される外部基準電圧Ｖｒｅｆが入力されている。

スイッチ１４は、コンパレータ１５の出力信号レベルに応じて選択動作が行われる。コンパレータ１５の非反転入力端子は、スイッチ１４の入力端子γと入力端子１０ｄ（ＲＥＦ）とを接続する信号線に接続されている。一方、コンパレータ１５の反転入力端子は、比較電圧源Ｅ４に接続されている。このコンパレータ１５では、外部基準電圧Ｖｒｅｆが比較電圧源Ｅ４の電圧値と対比され、外部基準電圧Ｖｒｅｆが比較電圧源Ｅ４よりも大きい場合には、Ｈ（ハイレベル）信号をスイッチ１４に出力し、外部基準電圧Ｖｒｅｆが比較電圧源Ｅ４よりも小さい場合には、Ｌ（ロウレベル）信号をスイッチ１４に出力するようになっている。

比較電圧源Ｅ４の電圧値は、印加を予定する外部基準電圧Ｖｒｅｆの値よりも小さい値に設定されている。このため、外部基準電圧ＶｒｅｆがＩＣ回路部１０に印加された場合には、コンパレータ１５がＨ信号を出力するようになっている。そして、スイッチ１４にＨ信号が与えられた場合は、スイッチ１４の入力端子γが選択され、Ｌ信号が与えられた場合にはスイッチ１４の入力端子βが選択される。

また、入力端子１０ｄ（ＲＥＦ）とスイッチ１４の入力端子γとを接続する信号線には、抵抗器Ｒ４の一端が接続され、他端が接地されている。これにより、図示しない外部基準電圧源から外部基準電圧Ｖｒｅｆが供給されない場合には、入力端子１０ｄ（ＲＥＦ）とスイッチ１４の入力端子γとを接続する信号線の電位がアース電位になる。スイッチ１４の出力端子αは、エラーアンプ１２の非反転入力端子（＋）に接続されている。

なお、上述した各実施の形態２，３では、そのエラーアンプ１２の基準電圧を反転入力端子（−）あるいは非反転入力端子（＋）のいずれに入力するかに応じて、試験回路３０のロジックを変更する必要がある。図３のＩＣ回路部１０の構成では、エラーアンプ１２の非反転入力端子（＋）に内蔵基準電圧源１１が接続されているが、基準電圧を入力する側が反転入力端子（−）であるエラーアンプを用いた場合には、たとえば抵抗Ｒ３およびトランジスタＴｒ２からなるインバータ兼レベルシフト回路と同様な回路をもう１段設けて、試験回路３０のロジックを反転させればよい。

以上、実施の形態３の試験装置によれば、ＩＣ回路部１０の外部から電圧値を変更可能な外部基準電圧を供給して、ＩＣ回路部１０のマージン試験を行うようにしたので、測定時間を短縮し、かつ測定精度の向上が可能になる。

実施の形態１に係る電源制御集積回路装置の試験装置を示す回路図である。 実施の形態２に係る試験装置を示す回路図である。 実施の形態３に係る電源制御集積回路装置の試験装置を示す回路図である。 特許文献１に開示されている従来のＩＣ試験装置の構成を示すブロック図である。 特許文献２に開示されている電源制御装置を用いたＤＣ−ＤＣコンバータの基本回路構成を示す図である。 図５に示す制御用のＩＣ回路部を試験するための試験装置を示す回路構成図である。

符号の説明

１０ ＩＣ回路部
１１ 内蔵基準電圧源
１２ エラーアンプ
１３ ＰＷＭコンパレータ
１４ スイッチ（セレクタ）
１５ コンパレータ
２０ 位相補償回路
３０ 試験回路
Ｒ１〜Ｒ４ 抵抗器
Ｔｒ１〜Ｔｒ３ トランジスタ
Ｅ１〜Ｅ４ 電源
Ｃ１〜Ｃ３ コンデンサ
Ｄ１ フライホイールダイオード
Ｌ１ インダクタ

Claims (5)

1. スイッチング電源からフィードバックされる出力電圧を抵抗分割して分圧信号を出力する直列抵抗回路並びに前記分圧信号および基準電圧が入力される誤差増幅器が内蔵され、前記誤差増幅器の出力である誤差電圧に基づくＰＷＭ制御によって前記スイッチング電源を一定電圧出力となるように制御する電源制御集積回路装置の試験方法であって、
   前記誤差電圧に応じた試験電圧を前記直列抵抗回路にフィードバックし、安定したときの前記試験電圧の電圧値を測定するようにしたことを特徴とする電源制御集積回路装置の試験方法。
2. 前記分圧信号が前記基準電圧より小さい場合には前記直列抵抗回路に供給される前記試験電圧が大きくなるように制御し、前記分圧信号が前記基準電圧より大きい場合には前記直列抵抗回路に供給される前記試験電圧が小さくなるように制御して、前記分圧信号と前記基準電圧を仮想短絡させることを特徴とする請求項１記載の電源制御集積回路装置の試験方法。
3. 前記誤差電圧を前記試験電圧として直接前記直列抵抗回路にフィードバックし、前記誤差電圧を前記直列抵抗回路によって抵抗分割した電圧が、前記基準電圧より小さい場合には前記直列抵抗回路に供給される前記試験電圧が大きくなるように制御し、前記基準電圧より大きい場合には前記直列抵抗回路に供給される前記試験電圧が小さくなるように制御して、前記分圧信号と前記基準電圧を仮想短絡させることを特徴とする請求項１記載の電源制御集積回路装置の試験方法。
4. 前記電源制御集積回路装置の外部から電圧値を変更可能な外部基準電圧を供給して、前記スイッチング電源のマージン試験を行うようにしたことを特徴とする請求項１記載の電源制御集積回路装置の試験方法。
5. スイッチング電源からフィードバックされる出力電圧を抵抗分割して分圧信号を出力する直列抵抗回路並びに前記分圧信号および基準電圧が入力される誤差増幅器が内蔵され、前記誤差増幅器の出力である誤差電圧に基づくＰＷＭ制御によって前記スイッチング電源を一定電圧出力となるように制御する電源制御集積回路装置の試験回路において、
   直流電源と、
   ソース端子、あるいはドレイン端子のいずれか一方が前記直流電源に接続され、他方の端子が前記スイッチング電源からフィードバックされる出力電圧が入力される外部端子に接続され、ゲート端子電圧が前記誤差電圧に基づいて制御されるＭＯＳトランジスタと、 を備え、
   前記誤差増幅器、前記直列抵抗回路および前記基準電圧に対して、前記直流電源と前記ＭＯＳトランジスタがシリーズレギュレータの構成要素となっていることを特徴とする電源制御集積回路装置の試験回路。
   

Images