JPH09211088A - Ｃｍｏｓ集積回路の故障検出方法及び装置 - Google Patents
Ｃｍｏｓ集積回路の故障検出方法及び装置Info
- Publication number
- JPH09211088A JPH09211088A JP8044272A JP4427296A JPH09211088A JP H09211088 A JPH09211088 A JP H09211088A JP 8044272 A JP8044272 A JP 8044272A JP 4427296 A JP4427296 A JP 4427296A JP H09211088 A JPH09211088 A JP H09211088A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- cmos integrated
- power supply
- failure
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】Ｉｄｄｑ不良を簡易な装置で短時間で検出す
る。 【解決手段】被試験ＣＭＯＳ集積回路（ＤＵＴ）４にテ
スタ１からテストパターンを繰り返し印加し、電源ユニ
ット５からは電流検出器６を介してＤＵＴに電源が供給
され、電源電流は電流検出器６で観測され検出信号が出
力され、検出信号はアンプ７を介してパワースペクトル
解析ユニット８によりパワースペクトルが求められ、テ
ストパターンを繰り返し周期ＮＴ＋Ｔ0秒でＤＵＴ４に
印加することによりＤＵＴ４に故障が存在した場合、特
定のパターンにおいてトランジスタのスイッチング電流
によらない静的な電源電流はＮＴ＋Ｔ0秒毎に流れるた
め、判定器９により検出信号のうち１／（ＮＴ＋Ｔ0）
（Ｈz）近傍のパワーを観測し、静的電源電流の有無が
判定し、ＤＵＴ４の故障を検出する。
る。 【解決手段】被試験ＣＭＯＳ集積回路（ＤＵＴ）４にテ
スタ１からテストパターンを繰り返し印加し、電源ユニ
ット５からは電流検出器６を介してＤＵＴに電源が供給
され、電源電流は電流検出器６で観測され検出信号が出
力され、検出信号はアンプ７を介してパワースペクトル
解析ユニット８によりパワースペクトルが求められ、テ
ストパターンを繰り返し周期ＮＴ＋Ｔ0秒でＤＵＴ４に
印加することによりＤＵＴ４に故障が存在した場合、特
定のパターンにおいてトランジスタのスイッチング電流
によらない静的な電源電流はＮＴ＋Ｔ0秒毎に流れるた
め、判定器９により検出信号のうち１／（ＮＴ＋Ｔ0）
（Ｈz）近傍のパワーを観測し、静的電源電流の有無が
判定し、ＤＵＴ４の故障を検出する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＭＯＳ集積回路
の故障検出装置に関し、特に電源電流情報から、ＣＭＯ
Ｓ集積回路の故障の有無を判定するＣＭＯＳ集積回路の
故障検出方法及び装置に関する。
の故障検出装置に関し、特に電源電流情報から、ＣＭＯ
Ｓ集積回路の故障の有無を判定するＣＭＯＳ集積回路の
故障検出方法及び装置に関する。
【０００２】
【従来の技術】従来、この種のＣＭＯＳ集積回路の故障
検出方法及び装置は、ＣＭＯＳ集積回路が正常に動作す
るかどうかを短時間で判定するために用いられてきた。
検出方法及び装置は、ＣＭＯＳ集積回路が正常に動作す
るかどうかを短時間で判定するために用いられてきた。
【０００３】ＣＭＯＳ集積回路の電源電流は、トランジ
スタのスイッチングの際に一時的に流れる電源電流以外
には極めて微小なリーク電流が流れるのみであり、ＣＭ
ＯＳ集積回路のこの性質により、スイッチングに起因す
る電流や、リーク電流以外に大きな電流が流れているこ
とを検出することにより、ＣＭＯＳ集積回路の故障の有
無を検出することが可能である。
スタのスイッチングの際に一時的に流れる電源電流以外
には極めて微小なリーク電流が流れるのみであり、ＣＭ
ＯＳ集積回路のこの性質により、スイッチングに起因す
る電流や、リーク電流以外に大きな電流が流れているこ
とを検出することにより、ＣＭＯＳ集積回路の故障の有
無を検出することが可能である。
【０００４】従来、たとえば、図１１に示すように、被
試験ＣＭＯＳ集積回路４に電源５′から電源電圧を供給
し、電流計６′で測定される電源電流の大きさで被試験
ＣＭＯＳ集積回路４の故障の有無を判定していた。
試験ＣＭＯＳ集積回路４に電源５′から電源電圧を供給
し、電流計６′で測定される電源電流の大きさで被試験
ＣＭＯＳ集積回路４の故障の有無を判定していた。
【０００５】あるいは、図１２に示すように、テスタ１
により被試験ＣＭＯＳ集積回路４にパターン格納ユニッ
ト３に格納されたテストパターンを印加し、そのときに
流れる電源電流を電流検出器６で観測し、観測結果を判
定器９で判定することにより、被試験ＣＭＯＳ集積回路
４の故障の有無を判定していた。
により被試験ＣＭＯＳ集積回路４にパターン格納ユニッ
ト３に格納されたテストパターンを印加し、そのときに
流れる電源電流を電流検出器６で観測し、観測結果を判
定器９で判定することにより、被試験ＣＭＯＳ集積回路
４の故障の有無を判定していた。
【０００６】また、特開平２−３０２６７７号公報に
は、ＩＣ（集積回路）の電気的特性検査を行なうＩＣ検
査装置における電流測定方法において、発生パターンの
タイミングに合わせ、電流を測定することにより、測定
した期間の電流値を正確に測定する方法として、パター
ン発生器から出力されるパターンの一部を利用して電流
測定用ゲート信号を作成することにより、図１３に示す
ように、パターン１０２に同期した電流１０１の測定を
可能とする構成が提案されている。
は、ＩＣ（集積回路）の電気的特性検査を行なうＩＣ検
査装置における電流測定方法において、発生パターンの
タイミングに合わせ、電流を測定することにより、測定
した期間の電流値を正確に測定する方法として、パター
ン発生器から出力されるパターンの一部を利用して電流
測定用ゲート信号を作成することにより、図１３に示す
ように、パターン１０２に同期した電流１０１の測定を
可能とする構成が提案されている。
【０００７】
【発明が解決しようとする課題】しかしながら、図１１
に示した、電流測定に基づくＣＭＯＳ集積回路の故障検
出装置では、ＣＭＯＳ集積回路が動作していない状態で
の電源電流を測定しているため、必ずしも故障に起因す
る電源電流を測定できるわけではない。
に示した、電流測定に基づくＣＭＯＳ集積回路の故障検
出装置では、ＣＭＯＳ集積回路が動作していない状態で
の電源電流を測定しているため、必ずしも故障に起因す
る電源電流を測定できるわけではない。
【０００８】あるいは、図１２のように、テスタを用い
てＣＭＯＳ集積回路を動作させ、その時の電源電流を実
時間測定する場合、電流の検出に時間を要するため、試
験対象とするＣＭＯＳ集積回路（例えば高速動作周波数
のデバイス等）によっては、実質的に電源電流の実時間
測定は不可能であった。
てＣＭＯＳ集積回路を動作させ、その時の電源電流を実
時間測定する場合、電流の検出に時間を要するため、試
験対象とするＣＭＯＳ集積回路（例えば高速動作周波数
のデバイス等）によっては、実質的に電源電流の実時間
測定は不可能であった。
【０００９】また、従来の電流測定方法に基づくＣＭＯ
Ｓ集積回路の動作時の電源電流のＡＣ特性を測定する装
置では、ＣＭＯＳ集積回路に対してテストパターンを印
加する試験において、各テストパターン毎に電源電流を
正確に測定することは、高速な電流測定器が必要とさ
れ、短時間での測定は困難である。
Ｓ集積回路の動作時の電源電流のＡＣ特性を測定する装
置では、ＣＭＯＳ集積回路に対してテストパターンを印
加する試験において、各テストパターン毎に電源電流を
正確に測定することは、高速な電流測定器が必要とさ
れ、短時間での測定は困難である。
【００１０】また、図１４に示すように、各パターン内
における、ＣＭＯＳ集積回路のトランジスタのスイッチ
ング動作によらない電源電流の静的な電流（quiescent
current）１０５を測定することは、トランジスタのス
イッチング時に流れる電源電流１０６との分離が必要で
あり、困難であるという問題点がある。
における、ＣＭＯＳ集積回路のトランジスタのスイッチ
ング動作によらない電源電流の静的な電流（quiescent
current）１０５を測定することは、トランジスタのス
イッチング時に流れる電源電流１０６との分離が必要で
あり、困難であるという問題点がある。
【００１１】従って、本発明は、上記問題点に鑑みて為
されたものであって、ＣＭＯＳ集積回路の故障を検出す
るため、ＣＭＯＳ集積回路に対するテストパターン印加
時の各パターン毎に流れるトランジスタのスイッチング
動作によらない静的な電流の有無を短時間で判定する方
法及び装置を提供することを目的とする。
されたものであって、ＣＭＯＳ集積回路の故障を検出す
るため、ＣＭＯＳ集積回路に対するテストパターン印加
時の各パターン毎に流れるトランジスタのスイッチング
動作によらない静的な電流の有無を短時間で判定する方
法及び装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、ＣＭＯＳ集積回路にテストパターンを印
加し動作させたときに流れる電源電流のうち、トランジ
スタのスイッチングによらない静的な電源電流を観測す
ることによりＣＭＯＳ集積回路の故障を検出するＣＭＯ
Ｓ集積回路の故障検出方法において、前記被試験ＣＭＯ
Ｓ集積回路にテストパターンを繰り返し印加する手段
と、前記被試験ＣＭＯＳ集積回路に供給される電源電流
を観測する電流観測手段と、前記電流観測手段により検
出された前記電源電流のパワースペクトルを求める手段
と、を含み、前記電源電流のパワースペクトルのうち、
予め定められた周波数帯域のパワーの大きさにより、前
記被試験ＣＭＯＳ集積回路の故障の有無を判定する、こ
とを特徴とするＣＭＯＳ集積回路の故障検出方法を提供
する。
め、本発明は、ＣＭＯＳ集積回路にテストパターンを印
加し動作させたときに流れる電源電流のうち、トランジ
スタのスイッチングによらない静的な電源電流を観測す
ることによりＣＭＯＳ集積回路の故障を検出するＣＭＯ
Ｓ集積回路の故障検出方法において、前記被試験ＣＭＯ
Ｓ集積回路にテストパターンを繰り返し印加する手段
と、前記被試験ＣＭＯＳ集積回路に供給される電源電流
を観測する電流観測手段と、前記電流観測手段により検
出された前記電源電流のパワースペクトルを求める手段
と、を含み、前記電源電流のパワースペクトルのうち、
予め定められた周波数帯域のパワーの大きさにより、前
記被試験ＣＭＯＳ集積回路の故障の有無を判定する、こ
とを特徴とするＣＭＯＳ集積回路の故障検出方法を提供
する。
【００１３】また、本発明は、ＣＭＯＳ集積回路にテス
トパターンを印加し動作させたときに流れる電源電流の
うち、トランジスタのスイッチングによらない静的な電
流を観測することによりＣＭＯＳ集積回路の故障を検出
するＣＭＯＳ集積回路の故障検出装置において、被試験
ＣＭＯＳ集積回路に前記テストパターンを印加するテス
タと、前記テストパターンの情報を格納したパターン格
納手段と、前記テスタを駆動制御するためのプログラム
を格納したプログラム格納手段と、前記被試験ＣＭＯＳ
集積回路に電源を供給する電源ユニットと、前記電源ユ
ニットから前記被試験ＣＭＯＳ集積回路に供給される電
源電流を観測する電流検出器と、前記電流検出器からの
観測信号を増幅するアンプと、前記アンプにより増幅さ
れた前記観測信号のうち、各周波数帯域毎のパワーを求
めるパワースペクトル解析手段と、前記パワースペクト
ル解析手段により周波数帯域毎にフィルタリングされた
前記観測信号のパワーを観測し、予め定められた周波数
帯域のパワーの大きさにより前記被試験ＣＭＯＳ集積回
路の故障の有無を判定する判定手段と、を備えたことを
特徴とするＣＭＯＳ集積回路の故障検出装置を提供す
る。
トパターンを印加し動作させたときに流れる電源電流の
うち、トランジスタのスイッチングによらない静的な電
流を観測することによりＣＭＯＳ集積回路の故障を検出
するＣＭＯＳ集積回路の故障検出装置において、被試験
ＣＭＯＳ集積回路に前記テストパターンを印加するテス
タと、前記テストパターンの情報を格納したパターン格
納手段と、前記テスタを駆動制御するためのプログラム
を格納したプログラム格納手段と、前記被試験ＣＭＯＳ
集積回路に電源を供給する電源ユニットと、前記電源ユ
ニットから前記被試験ＣＭＯＳ集積回路に供給される電
源電流を観測する電流検出器と、前記電流検出器からの
観測信号を増幅するアンプと、前記アンプにより増幅さ
れた前記観測信号のうち、各周波数帯域毎のパワーを求
めるパワースペクトル解析手段と、前記パワースペクト
ル解析手段により周波数帯域毎にフィルタリングされた
前記観測信号のパワーを観測し、予め定められた周波数
帯域のパワーの大きさにより前記被試験ＣＭＯＳ集積回
路の故障の有無を判定する判定手段と、を備えたことを
特徴とするＣＭＯＳ集積回路の故障検出装置を提供す
る。
【００１４】
【作用】本発明の原理・作用を以下に説明する。
【００１５】図３（Ａ）に示すように、被試験ＣＭＯＳ
集積回路にテストパターン２００を繰り返し印加するこ
とを考える（印加信号２０４）。このテストパターン２
００はＮパターンより構成されており、テストパターン
２００を印加するのにＮ×Ｔ秒を要する（但し、Ｔはパ
ターンの周期を示し、テストサイクルに対応する）。
集積回路にテストパターン２００を繰り返し印加するこ
とを考える（印加信号２０４）。このテストパターン２
００はＮパターンより構成されており、テストパターン
２００を印加するのにＮ×Ｔ秒を要する（但し、Ｔはパ
ターンの周期を示し、テストサイクルに対応する）。
【００１６】この印加信号２０４を被試験ＣＭＯＳ集積
回路に印加して被試験ＣＭＯＳ集積回路で動作させた場
合、被試験ＣＭＯＳ集積回路が正常であれば、正常電源
電流２０１が流れる（図３（Ｂ）参照）。このときに流
れる電源電流は、トランジスタのスイッチング動作に基
づく電流のみで、静的な電流は無視できるレベルとされ
る。
回路に印加して被試験ＣＭＯＳ集積回路で動作させた場
合、被試験ＣＭＯＳ集積回路が正常であれば、正常電源
電流２０１が流れる（図３（Ｂ）参照）。このときに流
れる電源電流は、トランジスタのスイッチング動作に基
づく電流のみで、静的な電流は無視できるレベルとされ
る。
【００１７】一方、被試験ＣＭＯＳ集積回路に故障（例
えば短絡故障等）が存在した場合、その電源電流は、図
３（Ｃ）に異常電源電流２０２として示したように、あ
る特定のテストパターンにおいて静止状態電源電流（Ｉ
ｄｄｑ；VDD supply currentQuiescent）に異常静的電
流２０３が流れる。
えば短絡故障等）が存在した場合、その電源電流は、図
３（Ｃ）に異常電源電流２０２として示したように、あ
る特定のテストパターンにおいて静止状態電源電流（Ｉ
ｄｄｑ；VDD supply currentQuiescent）に異常静的電
流２０３が流れる。
【００１８】ところで、テストパターン２００をＮＴ＋
Ｔ0秒の周期（但し、Ｔ0は例えばシステムのセットアッ
プ等のために要する時間）で繰り返し、被試験ＣＭＯＳ
集積回路に印加したときの正常電源電流２０１、及び異
常電源電流２０２のパワースペクトルを見ると、正常電
源電流２０１については、１／Ｔ（Ｈz）の周波数成分
に大きなピークがある。一方、異常電源電流２０２のパ
ワースペクトルを見ると、１／Ｔ（Ｈz）と、１／（Ｎ
Ｔ＋Ｔ0）（Ｈz）とにピークがあり、両者には、１／
（ＮＴ＋Ｔ0）（Ｈz）のピークの有無に差異がある。
Ｔ0秒の周期（但し、Ｔ0は例えばシステムのセットアッ
プ等のために要する時間）で繰り返し、被試験ＣＭＯＳ
集積回路に印加したときの正常電源電流２０１、及び異
常電源電流２０２のパワースペクトルを見ると、正常電
源電流２０１については、１／Ｔ（Ｈz）の周波数成分
に大きなピークがある。一方、異常電源電流２０２のパ
ワースペクトルを見ると、１／Ｔ（Ｈz）と、１／（Ｎ
Ｔ＋Ｔ0）（Ｈz）とにピークがあり、両者には、１／
（ＮＴ＋Ｔ0）（Ｈz）のピークの有無に差異がある。
【００１９】すなわち１／（ＮＴ＋Ｔ0）（Ｈz）のピー
クを検出することにより、ある特定のテストパターンに
おいてのみ流れる静的な電流を検出することが可能であ
り、被試験ＣＭＯＳ集積回路の故障の有無が判定でき
る。
クを検出することにより、ある特定のテストパターンに
おいてのみ流れる静的な電流を検出することが可能であ
り、被試験ＣＭＯＳ集積回路の故障の有無が判定でき
る。
【００２０】この機能を実現するには、高速な測定器は
必要なく、単純なフィルタリング機能のみで実現可能で
ある。
必要なく、単純なフィルタリング機能のみで実現可能で
ある。
【００２１】また、高速なデバイス（Ｔが小さい）に対
しても、１／（ＮＴ＋Ｔ0）（Ｈz）の信号を扱えればよ
く、通常Ｎが数千から数十万であることを考慮すると、
１／（ＮＴ＋Ｔ0）（Ｈz）は決して高速とはいえず、特
別な装置を用いることなく、測定可能である。
しても、１／（ＮＴ＋Ｔ0）（Ｈz）の信号を扱えればよ
く、通常Ｎが数千から数十万であることを考慮すると、
１／（ＮＴ＋Ｔ0）（Ｈz）は決して高速とはいえず、特
別な装置を用いることなく、測定可能である。
【００２２】
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に詳細に説明する。図１は、本発明の第
１の実施形態に係る装置の構成を示すブロック図であ
る。
を参照して以下に詳細に説明する。図１は、本発明の第
１の実施形態に係る装置の構成を示すブロック図であ
る。
【００２３】図１を参照して、被試験ＣＭＯＳ集積回路
４はテスタ１に電気的に接続されている。テスタ１には
パターン格納ユニット３、及びプログラム格納ユニット
２が接続されている。パターン格納ユニット３には、被
試験ＣＭＯＳ集積回路４を試験するためのテストパター
ン情報が、プログラム格納ユニット２にはテスタ１を駆
動制御するためのプログラム（「テストプログラム」と
いう）がそれぞれ格納されている。そして、電源ユニッ
ト５は、電流検出器６を介して被試験ＣＭＯＳ集積回路
４に接続され電源を供給する。なお、テスタ１は、プロ
グラム格納ユニット２に格納されたプログラムの制御の
もとパターン格納ユニット３に格納されたテストパター
ンをプログラム設定されたテストサイクルと繰り返し周
期、及び信号波形フォーマットにて不図示のピンエレク
トロニクスカードのドライバから被試験ＣＭＯＳ集積回
路４の対応する端子（入力ピン）に印加する。また、電
源ユニット５としてテスタ１に具備されたプログラム制
御型の電源ユニットを用いてもよいことは勿論である。
４はテスタ１に電気的に接続されている。テスタ１には
パターン格納ユニット３、及びプログラム格納ユニット
２が接続されている。パターン格納ユニット３には、被
試験ＣＭＯＳ集積回路４を試験するためのテストパター
ン情報が、プログラム格納ユニット２にはテスタ１を駆
動制御するためのプログラム（「テストプログラム」と
いう）がそれぞれ格納されている。そして、電源ユニッ
ト５は、電流検出器６を介して被試験ＣＭＯＳ集積回路
４に接続され電源を供給する。なお、テスタ１は、プロ
グラム格納ユニット２に格納されたプログラムの制御の
もとパターン格納ユニット３に格納されたテストパター
ンをプログラム設定されたテストサイクルと繰り返し周
期、及び信号波形フォーマットにて不図示のピンエレク
トロニクスカードのドライバから被試験ＣＭＯＳ集積回
路４の対応する端子（入力ピン）に印加する。また、電
源ユニット５としてテスタ１に具備されたプログラム制
御型の電源ユニットを用いてもよいことは勿論である。
【００２４】そして、電源ユニット５から供給される電
源電流は電流検出器６で観測され、その観測信号はアン
プ７、パワースペクトル解析ユニット８を介して判定器
９に入力されている。アンプ７は検出した信号を増幅
し、パワースペクトル解析ユニット８はアンプ７により
増幅された観測信号の各周波数帯域毎のパワーを求め
る。判定器９は、信号のパワーを観測し、その大きさに
よって被試験ＣＭＯＳ集積回路４の故障の有無を判定す
る。
源電流は電流検出器６で観測され、その観測信号はアン
プ７、パワースペクトル解析ユニット８を介して判定器
９に入力されている。アンプ７は検出した信号を増幅
し、パワースペクトル解析ユニット８はアンプ７により
増幅された観測信号の各周波数帯域毎のパワーを求め
る。判定器９は、信号のパワーを観測し、その大きさに
よって被試験ＣＭＯＳ集積回路４の故障の有無を判定す
る。
【００２５】次に、本発明の第１の実施形態に係る装置
を用いた検査方法について説明する。図２は、本発明に
係る検査方法を説明するためのフローチャートである。
まず、テスタによりテストパターンが繰り返し被試験Ｃ
ＭＯＳ集積回路に印加される（ステップ３０１）。この
とき、テストパターンの各パターンの周期はＴ秒であ
り、パターン数がＮの時、テストパターンの繰り返し周
期はＮＴ＋Ｔ0秒である。
を用いた検査方法について説明する。図２は、本発明に
係る検査方法を説明するためのフローチャートである。
まず、テスタによりテストパターンが繰り返し被試験Ｃ
ＭＯＳ集積回路に印加される（ステップ３０１）。この
とき、テストパターンの各パターンの周期はＴ秒であ
り、パターン数がＮの時、テストパターンの繰り返し周
期はＮＴ＋Ｔ0秒である。
【００２６】被試験ＣＭＯＳ集積回路に流れる電源電流
を観測し、観測信号を生成する（ステップ３０２）。こ
の観測信号はフィルタリングされ、電源電流のパワース
ペクトル情報を生成する（ステップ３０３）。このパワ
ースペクトル情報から１／（ＮＴ＋Ｔ0）（Ｈz）におけ
るパワースペクトルを得て（ステップ３０４）、その大
きさにより被試験ＣＭＯＳ集積回路の故障の有無を判定
する。
を観測し、観測信号を生成する（ステップ３０２）。こ
の観測信号はフィルタリングされ、電源電流のパワース
ペクトル情報を生成する（ステップ３０３）。このパワ
ースペクトル情報から１／（ＮＴ＋Ｔ0）（Ｈz）におけ
るパワースペクトルを得て（ステップ３０４）、その大
きさにより被試験ＣＭＯＳ集積回路の故障の有無を判定
する。
【００２７】図１に示した本発明の第１の実施形態の装
置の動作について説明する。前述のとおり、パターン格
納ユニット３には被試験ＣＭＯＳ集積回路４をテストす
るためのテストパターンが格納されている。プログラム
格納ユニット２にはテスタ１を駆動するためのプログラ
ムが格納されている。テスタ１はこのプログラムに従
い、パターン格納ユニット３に格納されているテストパ
ターンを用いて被試験ＣＭＯＳ集積回路４を試験する。
置の動作について説明する。前述のとおり、パターン格
納ユニット３には被試験ＣＭＯＳ集積回路４をテストす
るためのテストパターンが格納されている。プログラム
格納ユニット２にはテスタ１を駆動するためのプログラ
ムが格納されている。テスタ１はこのプログラムに従
い、パターン格納ユニット３に格納されているテストパ
ターンを用いて被試験ＣＭＯＳ集積回路４を試験する。
【００２８】このとき同一テストパターンが繰り返し被
試験ＣＭＯＳ集積回路４に印加されるようにプログラム
されている。テストパターンはＮパターンから構成され
ており、パターンの周期（テスト周期）はＴ秒、１回の
テストパターンが印加されるのにＮＴ秒を要する。
試験ＣＭＯＳ集積回路４に印加されるようにプログラム
されている。テストパターンはＮパターンから構成され
ており、パターンの周期（テスト周期）はＴ秒、１回の
テストパターンが印加されるのにＮＴ秒を要する。
【００２９】テストパターンは、ＮＴ＋Ｔ0秒毎に繰り
返し被試験ＣＭＯＳ集積回路４に印加される。被試験Ｃ
ＭＯＳ集積回路４の電源は電源ユニット５から供給され
ており、その供給電流は電流検出器６によりモニターさ
れている。電流検出器６からの信号は、アンプ７によっ
て増幅され、パワースペクトル解析ユニット８により各
周波数帯域毎のパワーが求められる。判定器９により定
められて周波数帯域のパワーの大きさが判定され、大き
さが基準値以上であれば被試験ＣＭＯＳ集積回路４には
故障が存在すると判定する。
返し被試験ＣＭＯＳ集積回路４に印加される。被試験Ｃ
ＭＯＳ集積回路４の電源は電源ユニット５から供給され
ており、その供給電流は電流検出器６によりモニターさ
れている。電流検出器６からの信号は、アンプ７によっ
て増幅され、パワースペクトル解析ユニット８により各
周波数帯域毎のパワーが求められる。判定器９により定
められて周波数帯域のパワーの大きさが判定され、大き
さが基準値以上であれば被試験ＣＭＯＳ集積回路４には
故障が存在すると判定する。
【００３０】テストパターンがＮパターンより構成さ
れ、各パターンの周期がＴ秒であり、テストパターンの
被試験ＣＭＯＳ集積回路４への繰り返し印加周期がＮＴ
＋Ｔ0秒であるとき、判定器９では１／（ＮＴ＋Ｔ0）
（Ｈz）近傍のパワーの大きさを判定する。
れ、各パターンの周期がＴ秒であり、テストパターンの
被試験ＣＭＯＳ集積回路４への繰り返し印加周期がＮＴ
＋Ｔ0秒であるとき、判定器９では１／（ＮＴ＋Ｔ0）
（Ｈz）近傍のパワーの大きさを判定する。
【００３１】図４は、本発明の別の実施形態を示すブロ
ック図である。本実施形態では、繰り返しパターン（Ｎ
Ｔ）の間の時間間隔Ｔ0を０秒とし、図５に示すよう
に、Ｎパターンからなるテストパターン２００（各パタ
ーンの周期はＴ秒）をＮＴ秒毎に繰り返し被試験ＣＭＯ
Ｓ集積回路４に印加している。フィルタ（パワースペク
トル解析ユニット８）では電流検出器６からの信号のう
ち、適当な帯域、例えば１／ＮＴ（Ｈz）近傍のみを通
過させる。テストパターンをＮＴ秒毎に繰り返し連続的
に被試験ＣＭＯＳ集積回路４に印加することで、その電
源電流のパワースペクトルにはＴ0に起因するパワース
ペクトルが出現しないため、より正確に被試験ＣＭＯＳ
集積回路４の故障検査が実行できる。
ック図である。本実施形態では、繰り返しパターン（Ｎ
Ｔ）の間の時間間隔Ｔ0を０秒とし、図５に示すよう
に、Ｎパターンからなるテストパターン２００（各パタ
ーンの周期はＴ秒）をＮＴ秒毎に繰り返し被試験ＣＭＯ
Ｓ集積回路４に印加している。フィルタ（パワースペク
トル解析ユニット８）では電流検出器６からの信号のう
ち、適当な帯域、例えば１／ＮＴ（Ｈz）近傍のみを通
過させる。テストパターンをＮＴ秒毎に繰り返し連続的
に被試験ＣＭＯＳ集積回路４に印加することで、その電
源電流のパワースペクトルにはＴ0に起因するパワース
ペクトルが出現しないため、より正確に被試験ＣＭＯＳ
集積回路４の故障検査が実行できる。
【００３２】図６は、本発明の別の実施形態を示すブロ
ック図である。この実施形態においては電流検出器６ａ
として、図７に示すように、電流検出抵抗Ｒが用いられ
ている。電流検出抵抗Ｒを用いることで、簡単に電流情
報を電圧信号に変換することが可能である。
ック図である。この実施形態においては電流検出器６ａ
として、図７に示すように、電流検出抵抗Ｒが用いられ
ている。電流検出抵抗Ｒを用いることで、簡単に電流情
報を電圧信号に変換することが可能である。
【００３３】図８は、本発明の別の実施形態を示すブロ
ック図である。図８では、図１におけるパワースペクト
ル解析ユニット８の代わりに、フィルタ１０が設けられ
ている。フィルタ１０では電源電流情報のうち特定の周
波数の情報（信号）のみを通過させるように構成されて
おり、判定器９ではフィルタ１０を通過した電源電流情
報である観測信号のパワーの大きさを判定し、被試験Ｃ
ＭＯＳ集積回路の故障の有無を判定している。フィルタ
１０を用いることにより、簡単な装置構成で電源電流の
特定の周波数帯域のパワーの大きさを判定することが可
能である。
ック図である。図８では、図１におけるパワースペクト
ル解析ユニット８の代わりに、フィルタ１０が設けられ
ている。フィルタ１０では電源電流情報のうち特定の周
波数の情報（信号）のみを通過させるように構成されて
おり、判定器９ではフィルタ１０を通過した電源電流情
報である観測信号のパワーの大きさを判定し、被試験Ｃ
ＭＯＳ集積回路の故障の有無を判定している。フィルタ
１０を用いることにより、簡単な装置構成で電源電流の
特定の周波数帯域のパワーの大きさを判定することが可
能である。
【００３４】図９は、本発明の別の実施形態を示すブロ
ック図である。図９に示すように、フィルタ１０とし
て、バンドパスフィルタ１０ａが設けられている。テス
トパターンがＮパターンより構成され、各パターンの周
期がＴ秒、テストパターンの被試験ＣＭＯＳ集積回路４
への繰り返し印加周期がＮＴ＋Ｔ0秒であるとき、バン
ドパスフィルタ１０ａは、１／（ＮＴ＋Ｔ0）（Ｈz）近
傍の帯域のみを通過させる。被試験ＣＭＯＳ集積回路４
が故障し特定のテストパターンで静的な異常電流が流れ
た場合、その電源電流のパワースペクトルを見ると１／
（ＮＴ＋Ｔ0）（Ｈz）にピークが存在するため、バンド
パスフィルタ１０ａにより容易にこのピークを分離する
ことが可能である。
ック図である。図９に示すように、フィルタ１０とし
て、バンドパスフィルタ１０ａが設けられている。テス
トパターンがＮパターンより構成され、各パターンの周
期がＴ秒、テストパターンの被試験ＣＭＯＳ集積回路４
への繰り返し印加周期がＮＴ＋Ｔ0秒であるとき、バン
ドパスフィルタ１０ａは、１／（ＮＴ＋Ｔ0）（Ｈz）近
傍の帯域のみを通過させる。被試験ＣＭＯＳ集積回路４
が故障し特定のテストパターンで静的な異常電流が流れ
た場合、その電源電流のパワースペクトルを見ると１／
（ＮＴ＋Ｔ0）（Ｈz）にピークが存在するため、バンド
パスフィルタ１０ａにより容易にこのピークを分離する
ことが可能である。
【００３５】図１０は、本発明の別の実施形態を示すブ
ロック図である。ここでは図９に示すフィルタ１０とし
てローパスフィルタ１０ｂが設けられている。テストパ
ターンがＮパターンより構成され、各パターンの周期が
Ｔ秒、テストパターンの被試験ＣＭＯＳ集積回路４への
繰り返し印加周期がＮＴ＋Ｔ0秒であるとき、ローパス
フィルタ１０ｂは１／（ＮＴ＋Ｔ0）（Ｈz）近傍以下の
帯域のみを通過させる。被試験ＣＭＯＳ集積回路４が故
障し特定のテストパターンで静的な異常電流が流れた場
合、その電源電流のパワースペクトルを見ると１／（Ｎ
Ｔ＋Ｔ0）（Ｈz）にピークが存在し、また１／（ＮＴ＋
Ｔ0）（Ｈz）以下には有意なピークは存在しないためロ
ーパスフィルタ１０ｂにより容易にこのピークを分離す
ることが可能であり、かつ装置が簡易な構成となる。
ロック図である。ここでは図９に示すフィルタ１０とし
てローパスフィルタ１０ｂが設けられている。テストパ
ターンがＮパターンより構成され、各パターンの周期が
Ｔ秒、テストパターンの被試験ＣＭＯＳ集積回路４への
繰り返し印加周期がＮＴ＋Ｔ0秒であるとき、ローパス
フィルタ１０ｂは１／（ＮＴ＋Ｔ0）（Ｈz）近傍以下の
帯域のみを通過させる。被試験ＣＭＯＳ集積回路４が故
障し特定のテストパターンで静的な異常電流が流れた場
合、その電源電流のパワースペクトルを見ると１／（Ｎ
Ｔ＋Ｔ0）（Ｈz）にピークが存在し、また１／（ＮＴ＋
Ｔ0）（Ｈz）以下には有意なピークは存在しないためロ
ーパスフィルタ１０ｂにより容易にこのピークを分離す
ることが可能であり、かつ装置が簡易な構成となる。
【００３６】
【発明の効果】以上説明したように、本発明によるＣＭ
ＯＳ集積回路の故障検出装置は、テストパターンを印加
したときに流れる故障に起因する静的電流を検出するた
め、通常では直接観測することの難しい特定のパターン
における静的電流の有無を、静的電流が同一テストパタ
ーンを繰り返し印加することで、テストパターンの周期
毎に流れることに着目し、電源電流のパワースペクトル
を解析することで、トランジスタのスイッチング電流と
静的電流とを分離し、これにより静的電流の有無を判定
することを可能としたものである。
ＯＳ集積回路の故障検出装置は、テストパターンを印加
したときに流れる故障に起因する静的電流を検出するた
め、通常では直接観測することの難しい特定のパターン
における静的電流の有無を、静的電流が同一テストパタ
ーンを繰り返し印加することで、テストパターンの周期
毎に流れることに着目し、電源電流のパワースペクトル
を解析することで、トランジスタのスイッチング電流と
静的電流とを分離し、これにより静的電流の有無を判定
することを可能としたものである。
【００３７】また、本発明によれば、高速なデバイスに
対する試験でも、テストパターンの長さを考慮すればス
イッチング電流と静的電流との区別は極めて容易とな
り、かつ簡易な構成で実現可能であるという効果を有す
る。
対する試験でも、テストパターンの長さを考慮すればス
イッチング電流と静的電流との区別は極めて容易とな
り、かつ簡易な構成で実現可能であるという効果を有す
る。
【図１】本発明の一実施形態の故障検出装置の構成を示
す図である。
す図である。
【図２】本発明の一実施形態における故障検出方法を説
明するためのフローチャートである。
明するためのフローチャートである。
【図３】本発明の原理を説明するための図であり、ＣＭ
ＯＳ集積回路の繰り返しテストパターン印加と電源電流
との関係を示す図である。
ＯＳ集積回路の繰り返しテストパターン印加と電源電流
との関係を示す図である。
【図４】本発明の別の実施形態の構成を示す図である。
【図５】ＣＭＯＳ集積回路の繰り返しテストパターン印
加と電源電流との関係を示す図である。
加と電源電流との関係を示す図である。
【図６】本発明の別の実施形態の構成を示す図である。
【図７】本発明の実施形態において電流検出器として検
出抵抗を用いた図である。
出抵抗を用いた図である。
【図８】本発明の別の実施形態の構成を示す図である。
【図９】本発明の別の実施形態の構成を示す図である。
【図１０】従来のＣＭＯＳ集積回路の故障検出装置の構
成を示す図である。
成を示す図である。
【図１１】従来のＣＭＯＳ集積回路の故障検出装置の構
成を示す図である。
成を示す図である。
【図１２】ＣＭＯＳ集積回路にテストパターンを印加し
たときに流れる電源電流を示す図である。
たときに流れる電源電流を示す図である。
【図１３】故障ＣＭＯＳ集積回路にテストパターンを印
加したときに流れる電源電流を示す図である。
加したときに流れる電源電流を示す図である。
【図１４】パターンと電流波形を示す図であり、電源電
流の静的電流を示す図である。
流の静的電流を示す図である。
１ テスタ ２ プログラム格納ユニット ２ａ プログラム格納ユニット ３ パターン格納ユニット ４ 被試験ＣＭＯＳ集積回路 ５ 電源ユニット ６ 電流検出器 ６ａ 電流検出器 ７ アンプ ８ パワースペクトル解析ユニット ９ 判定器 １０ フィルタ １０ａ バンドパスフィルタ １０ｂ ローパスフィルタ １０１ 電源電流 １０２ テストパターン １０３ 電源電流 １０４ テストパターン １０５ 故障に起因する静的電流 １０６ トランジスタのスイッチングによる電流 ２００ テストパターン ２０１ 正常電源電流 ２０２ 異常電源電流 ２０３ 異常静的電流 ３０１ テスタ手段 ３０２ 電流観測手段 ３０３ フィルタリング手段 ３０４ 判定手段
Claims (11)
- 【請求項１】ＣＭＯＳ集積回路にテストパターンを印加
し動作させたときに流れる電源電流のうち、トランジス
タのスイッチングによらない静的な電源電流を観測する
ことによりＣＭＯＳ集積回路の故障を検出するＣＭＯＳ
集積回路の故障検出方法において、 被試験ＣＭＯＳ集積回路にテストパターンを繰り返し印
加する手段と、 前記被試験ＣＭＯＳ集積回路に供給される電源電流を観
測する電流観測手段と、 前記電流観測手段により検出された前記電源電流のパワ
ースペクトルを求める手段と、を含み、 前記電源電流のパワースペクトルのうち、予め定められ
た周波数帯域のパワーの大きさにより、前記被試験ＣＭ
ＯＳ集積回路の故障の有無を判定する、ことを特徴とす
るＣＭＯＳ集積回路の故障検出方法。 - 【請求項２】前記テストパターンとして、パターン数が
Ｎ、各パターン周期がＴ秒なるテストパターンを用い、 テストパターンの印加繰り返し周期がＴＮ＋Ｔ0秒なる
一連の繰り返しテストパターンを、前記被試験ＣＭＯＳ
集積回路に印加したとき、前記被試験ＣＭＯＳ集積回路
の電源電流のパワースペクトルのうち、１／（ＮＴ＋Ｔ
0）（Ｈz）近傍のパワーの大きさにより、前記被試験Ｃ
ＭＯＳ集積回路の故障の有無を判定することを特徴とす
る請求項１記載のＣＭＯＳ集積回路の故障検出方法。 - 【請求項３】前記テストパターンとして、パターン数が
Ｎ、各パターン周期がＴ秒なるテストパターンを用い、 テストパターンの印加繰り返し周期がＴＮ秒なる一連の
繰り返しテストパターンを前記被試験ＣＭＯＳ集積回路
に印加したとき、前記被試験ＣＭＯＳ集積回路の電源電
流のパワースペクトルのうち、１／ＮＴ（Ｈz）近傍の
パワーの大きさにより、前記被試験ＣＭＯＳ集積回路の
故障の有無を判定することを特徴とする請求項１記載の
ＣＭＯＳ集積回路の故障検出方法。 - 【請求項４】ＣＭＯＳ集積回路にテストパターンを印加
し動作させたときに流れる電源電流のうち、トランジス
タのスイッチングによらない静的な電流を観測すること
によりＣＭＯＳ集積回路の故障を検出するＣＭＯＳ集積
回路の故障検出装置において、 被試験ＣＭＯＳ集積回路に前記テストパターンを印加す
るテスタと、 前記テストパターンの情報を格納したパターン格納手段
と、 前記テスタを駆動制御するためのプログラムを格納した
プログラム格納手段と、 前記被試験ＣＭＯＳ集積回路に電源を供給する電源ユニ
ットと、 前記電源ユニットから前記被試験ＣＭＯＳ集積回路に供
給される電源電流を観測する電流検出器と、 前記電流検出器からの観測信号を増幅するアンプと、 前記アンプにより増幅された前記観測信号のうち、各周
波数帯域毎のパワーを求めるパワースペクトル解析手段
と、 前記パワースペクトル解析手段により周波数帯域毎にフ
ィルタリングされた前記観測信号のパワーを観測し、予
め定められた周波数帯域のパワーの大きさに基づき前記
被試験ＣＭＯＳ集積回路の故障の有無を判定する判定手
段と、 を備えたことを特徴とするＣＭＯＳ集積回路の故障検出
装置。 - 【請求項５】前記テストパターンとして各パターンの周
期がＴ秒、パターン数がＮであるテストパターンを用
い、 前記テストパターンをＴＮ＋Ｔ0秒の周期で繰り返し被
試験ＣＭＯＳ集積回路に印加し、 前記判定手段が、１／（ＮＴ＋Ｔ0）（Ｈz）近傍の観測
信号のパワーの大きさによって前記被試験ＣＭＯＳ集積
回路の故障の有無を判定することを特徴とする請求項４
記載のＣＭＯＳ集積回路の故障検出装置。 - 【請求項６】前記テストパターンとして各パターンの周
期がＴ秒、パターン数がＮであるテストパターンを用
い、 前記テストパターンをＴＮ秒の周期で繰り返し被試験Ｃ
ＭＯＳ集積回路に印加し、 前記判定手段が、１／ＮＴ（Ｈz）近傍の観測信号のパ
ワーによって前記被試験ＣＭＯＳ集積回路の故障の有無
を判定することを特徴とする請求項４記載のＣＭＯＳ集
積回路の故障検出装置。 - 【請求項７】前記電流検出器が電流検出抵抗を含むこと
を特徴とする請求項４〜６のいずれか一に記載のＣＭＯ
Ｓ集積回路の故障検出装置。 - 【請求項８】前記パワースペクトル解析手段の代わり
に、予め定められた周波数帯域のみを通過させるバンド
パスフィルタを用い、 前記判定手段が、前記バンドパスフィルタを通過した観
測信号のパワーに基づき前記被試験ＣＭＯＳ集積回路の
故障の有無を判定することを特徴とする請求項４記載の
ＣＭＯＳ集積回路の故障検出装置。 - 【請求項９】前記パワースペクトル解析手段の代わり
に、予め定められた周波数以下の帯域のみを通過させる
ローパスフィルタを用い、 前記判定手段が、前記ローパスフィルタを通過した観測
信号のパワーに基づき被試験ＣＭＯＳ集積回路の故障の
有無を判定することを特徴とする請求項４記載のＣＭＯ
Ｓ集積回路の故障検出装置。 - 【請求項１０】前記テストパターンとして、パターン数
がＮ、各パターン周期がＴ秒なるテストパターンを用
い、前記テストパターンをＴＮ＋Ｔ0秒の周期で繰り返
し被試験ＣＭＯＳ集積回路に印加するとき、 前記バンドパスフィルタとして１／（ＮＴ＋Ｔ0）（Ｈ
z）近傍の周波数帯域のみを通過させるバンドパスフィ
ルタを用いたことを特徴とする請求項８記載のＣＭＯＳ
集積回路の故障検出装置。 - 【請求項１１】前記テストパターンとして、パターン数
がＮ、各パターン周期がＴ秒なるテストパターンを用
い、前記テストパターンをＴＮ＋Ｔ0秒の周期で繰り返
し被試験ＣＭＯＳ集積回路に印加するとき、 前記ローパスフィルタとして１／（ＮＴ＋Ｔ0）（Ｈz）
近傍以下の周波数帯域のみを通過させるローパスフィル
タを用いたことを特徴とする請求項９記載のＣＭＯＳ集
積回路の故障検出装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8044272A JP2783243B2 (ja) | 1996-02-06 | 1996-02-06 | Ｃｍｏｓ集積回路の故障検出方法及び装置 |
| TW086101315A TW332259B (en) | 1996-02-06 | 1997-02-04 | System for detecting troubles in a CMOS integrated circuit |
| US08/795,354 US5949798A (en) | 1996-02-06 | 1997-02-04 | Integrated circuit fault testing system based on power spectrum analysis of power supply current |
| GB9702379A GB2310290B (en) | 1996-02-06 | 1997-02-05 | CMOS Integrated circuits and test method and apparatus therefor |
| KR1019970003788A KR100249252B1 (ko) | 1996-02-06 | 1997-02-06 | Cmos 집적회로의 고장 검출 시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8044272A JP2783243B2 (ja) | 1996-02-06 | 1996-02-06 | Ｃｍｏｓ集積回路の故障検出方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09211088A true JPH09211088A (ja) | 1997-08-15 |
| JP2783243B2 JP2783243B2 (ja) | 1998-08-06 |
Family
ID=12686883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8044272A Expired - Lifetime JP2783243B2 (ja) | 1996-02-06 | 1996-02-06 | Ｃｍｏｓ集積回路の故障検出方法及び装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5949798A (ja) |
| JP (1) | JP2783243B2 (ja) |
| KR (1) | KR100249252B1 (ja) |
| GB (1) | GB2310290B (ja) |
| TW (1) | TW332259B (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010105278A (ko) * | 2000-05-19 | 2001-11-28 | 니시가키 코지 | 반도체 집적 회로 장치의 스크리닝 |
| US6351835B1 (en) | 1998-07-31 | 2002-02-26 | Nec Corporation | High speed LSI spectral analysis testing apparatus and method |
| US6414507B1 (en) | 1999-03-09 | 2002-07-02 | Ando Electric Co., Ltd. | Device testing system |
| US6446231B1 (en) | 1999-07-07 | 2002-09-03 | Mitsubishi Denki Kabushiki Kaisha | Method for testing a semiconductor integrated circuit when a difference between max current and min current exceeds a threshold value |
| US6684170B2 (en) | 1999-06-29 | 2004-01-27 | Nec Corporation | Method of detecting an integrated circuit in failure among integrated circuits, apparatus of doing the same, and recording medium storing program for doing the same |
| US6766485B1 (en) | 1999-09-27 | 2004-07-20 | Nec Electronics Corporation | Integrated circuit fault tester, integrated circuit fault test method and recording medium recorded with fault test control program |
| US6889164B2 (en) | 2000-10-02 | 2005-05-03 | Sony Corporation | Method and apparatus of determining defect-free semiconductor integrated circuit |
| KR100701374B1 (ko) * | 2000-01-12 | 2007-03-28 | 동부일렉트로닉스 주식회사 | 반도체 소자의 아이디디큐 불량분석 방법 |
| JP4489870B2 (ja) * | 1999-06-28 | 2010-06-23 | 三菱電機株式会社 | 内部信号観測方法 |
| KR101141242B1 (ko) * | 2009-12-23 | 2012-05-04 | 연세대학교 산학협력단 | 광전 분광 기법을 이용한 계면 결함 분석 방법, 그 기록 매체 및 장치 |
| CN109696902A (zh) * | 2018-12-06 | 2019-04-30 | 奇瑞汽车股份有限公司 | 一种信号记录装置、故障点检测电路及方法 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000074986A (ja) * | 1998-08-31 | 2000-03-14 | Ando Electric Co Ltd | デバイス試験装置 |
| DE19908379A1 (de) * | 1999-02-26 | 2000-09-14 | Orga Kartensysteme Gmbh | Einrichtung zum Testen der elektrischen Funktionstüchtigkeit einer kontaktbehafteten Chipkarte |
| JP2001208803A (ja) * | 2000-01-24 | 2001-08-03 | Advantest Corp | 半導体集積回路の故障シミュレーション方法および故障シミュレータ |
| JP3389914B2 (ja) | 2000-03-03 | 2003-03-24 | 日本電気株式会社 | 集積回路の電源電流値のサンプリング方法及び装置、及びその制御プログラムを記録した記憶媒体 |
| KR100360717B1 (ko) * | 2000-03-27 | 2002-11-13 | 김강철 | Ｃｍｏｓ논리회로의 고장감지장치 |
| JP4174167B2 (ja) * | 2000-04-04 | 2008-10-29 | 株式会社アドバンテスト | 半導体集積回路の故障解析方法および故障解析装置 |
| US6661246B1 (en) * | 2000-10-23 | 2003-12-09 | Advanced Micro Devices, Inc. | Constant-current VDDQ testing of integrated circuits |
| US6717428B1 (en) * | 2000-11-02 | 2004-04-06 | Intel Corporation | Method and apparatus for detecting defects in a circuit using spectral analysis of transient power supply voltage |
| KR100388494B1 (ko) * | 2001-05-07 | 2003-06-25 | 한국전자통신연구원 | 코덱 에이직의 기능 분석 시스템 및 그 방법 |
| KR100419184B1 (ko) * | 2001-12-26 | 2004-02-18 | 한국항공우주연구원 | 래치업 시뮬레이터 |
| US6930500B2 (en) * | 2003-08-01 | 2005-08-16 | Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College | IDDQ testing of CMOS mixed-signal integrated circuits |
| WO2005071582A2 (en) * | 2004-01-27 | 2005-08-04 | British Telecommunications Public Limited Company | Detection of abnormal behaviour in dynamic systems |
| US7301325B2 (en) * | 2004-02-02 | 2007-11-27 | Synthesys Research, Inc. | Method and apparatus for creating performance limits from parametric measurements |
| US7102357B2 (en) * | 2004-03-22 | 2006-09-05 | Hewlett-Packard Development Company, L.P. | Determination of worst case voltage in a power supply loop |
| FR2883998A1 (fr) * | 2005-04-05 | 2006-10-06 | St Microelectronics Sa | Coprocesseur securise comprenant un circuit de detection d'un evenement |
| FR2884000A1 (fr) * | 2005-04-05 | 2006-10-06 | St Microelectronics Sa | Coprocesseur securise comprenant des moyens pour empecher l'acces a un organe du coprocesseur |
| US7218091B1 (en) * | 2006-07-13 | 2007-05-15 | International Business Machines Corporation | Integrated CMOS spectrum analyzer for on-chip diagnostics using digital autocorrelation of coarsely quantized signals |
| DE102007009549B4 (de) * | 2007-02-27 | 2016-10-20 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Messung der Stromaufnahme und der Kapazität eines Halbleiterbauelements |
| US7888947B2 (en) * | 2007-11-21 | 2011-02-15 | Teradyne, Inc. | Calibrating automatic test equipment |
| US20120158346A1 (en) * | 2010-12-17 | 2012-06-21 | Silicon Image, Inc. | Iddq testing of cmos devices |
| US10094874B1 (en) | 2011-12-01 | 2018-10-09 | National Technology & Engineering Solutions Of Sandia, Llc | Scanning method for screening of electronic devices |
| US10145894B1 (en) | 2011-12-01 | 2018-12-04 | National Technology & Engineering Solutions Of Sandia, Llc | Defect screening method for electronic circuits and circuit components using power spectrum anaylysis |
| US9568540B2 (en) | 2014-02-28 | 2017-02-14 | International Business Machines Corporation | Method for the characterization and monitoring of integrated circuits |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4608690A (en) * | 1982-11-26 | 1986-08-26 | Tektronix, Inc. | Detecting improper operation of a digital data processing apparatus |
| US4855670A (en) * | 1985-03-15 | 1989-08-08 | Tektronix, Inc. | Method of providing information useful in identifying defects in electronic circuits |
| GB2183853B (en) * | 1985-12-02 | 1989-12-20 | Trw Inc | Power supply switch circuit for wafer scale applications |
| JPH02302677A (ja) * | 1989-05-17 | 1990-12-14 | Seiko Epson Corp | 電流測定方法 |
| US5117130A (en) * | 1990-06-01 | 1992-05-26 | At&T Bell Laboratories | Integrated circuits which compensate for local conditions |
| US5321354A (en) * | 1990-07-23 | 1994-06-14 | Seiko Epson Corporation | Method for inspecting semiconductor devices |
| US5420522A (en) * | 1991-12-04 | 1995-05-30 | Texas Instruments Incorporated | Method and system for fault testing integrated circuits using a light source |
| JPH05273298A (ja) * | 1992-03-25 | 1993-10-22 | Sharp Corp | 半導体集積回路装置及びそのテスト方法 |
| JPH06160487A (ja) * | 1992-11-17 | 1994-06-07 | Nippon Telegr & Teleph Corp <Ntt> | Ｃｍｏｓ型集積回路のテストパターンおよび試験方法，テストパターンの作成方法 |
| US5475694A (en) * | 1993-01-19 | 1995-12-12 | The University Of British Columbia | Fuzzy multiple signature compaction scheme for built-in self-testing of large scale digital integrated circuits |
| US5483170A (en) * | 1993-08-24 | 1996-01-09 | New Mexico State University Technology Transfer Corp. | Integrated circuit fault testing implementing voltage supply rail pulsing and corresponding instantaneous current response analysis |
| TW260788B (ja) * | 1993-09-01 | 1995-10-21 | Philips Electronics Nv | |
| JPH07280880A (ja) * | 1994-04-04 | 1995-10-27 | Advantest Corp | Ｉｃの静止時電源電流試験装置 |
-
1996
- 1996-02-06 JP JP8044272A patent/JP2783243B2/ja not_active Expired - Lifetime
-
1997
- 1997-02-04 US US08/795,354 patent/US5949798A/en not_active Expired - Lifetime
- 1997-02-04 TW TW086101315A patent/TW332259B/zh not_active IP Right Cessation
- 1997-02-05 GB GB9702379A patent/GB2310290B/en not_active Expired - Lifetime
- 1997-02-06 KR KR1019970003788A patent/KR100249252B1/ko not_active IP Right Cessation
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6351835B1 (en) | 1998-07-31 | 2002-02-26 | Nec Corporation | High speed LSI spectral analysis testing apparatus and method |
| US6414507B1 (en) | 1999-03-09 | 2002-07-02 | Ando Electric Co., Ltd. | Device testing system |
| JP4489870B2 (ja) * | 1999-06-28 | 2010-06-23 | 三菱電機株式会社 | 内部信号観測方法 |
| US6931336B2 (en) | 1999-06-29 | 2005-08-16 | Nec Corporation | Method of detecting an integrated circuit in failure among integrated circuits, apparatus of doing the same, and recording medium storing program for doing the same |
| US6684170B2 (en) | 1999-06-29 | 2004-01-27 | Nec Corporation | Method of detecting an integrated circuit in failure among integrated circuits, apparatus of doing the same, and recording medium storing program for doing the same |
| US6694274B2 (en) | 1999-06-29 | 2004-02-17 | Nec Corporation | Method of detecting an integrated circuit in failure among integrated circuits, apparatus of doing the same, and recording medium storing program for doing the same |
| US6704675B1 (en) | 1999-06-29 | 2004-03-09 | Nec Corporation | Method of detecting an integrated circuit in failure among integrated circuits, apparatus of doing the same, and recording medium storing program for doing the same |
| US6446231B1 (en) | 1999-07-07 | 2002-09-03 | Mitsubishi Denki Kabushiki Kaisha | Method for testing a semiconductor integrated circuit when a difference between max current and min current exceeds a threshold value |
| US6674300B2 (en) | 1999-07-07 | 2004-01-06 | Mitsubishi Denki Kabushiki Kaisha | Method for testing a semiconductor integrated circuit when a difference between two consecutive current exceeds a threshold value |
| US6724212B2 (en) | 1999-07-07 | 2004-04-20 | Mitsubishi Denki Kabushiki Kaisha | Method for testing a semiconductor integrated circuit |
| US6563323B2 (en) | 1999-07-07 | 2003-05-13 | Mitsubishi Denki Kabushiki Kaisha | Method for testing a semiconductor integrated circuit |
| US6766485B1 (en) | 1999-09-27 | 2004-07-20 | Nec Electronics Corporation | Integrated circuit fault tester, integrated circuit fault test method and recording medium recorded with fault test control program |
| KR100701374B1 (ko) * | 2000-01-12 | 2007-03-28 | 동부일렉트로닉스 주식회사 | 반도체 소자의 아이디디큐 불량분석 방법 |
| KR20010105278A (ko) * | 2000-05-19 | 2001-11-28 | 니시가키 코지 | 반도체 집적 회로 장치의 스크리닝 |
| US6889164B2 (en) | 2000-10-02 | 2005-05-03 | Sony Corporation | Method and apparatus of determining defect-free semiconductor integrated circuit |
| KR101141242B1 (ko) * | 2009-12-23 | 2012-05-04 | 연세대학교 산학협력단 | 광전 분광 기법을 이용한 계면 결함 분석 방법, 그 기록 매체 및 장치 |
| CN109696902A (zh) * | 2018-12-06 | 2019-04-30 | 奇瑞汽车股份有限公司 | 一种信号记录装置、故障点检测电路及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5949798A (en) | 1999-09-07 |
| GB9702379D0 (en) | 1997-03-26 |
| KR970062716A (ko) | 1997-09-12 |
| KR100249252B1 (ko) | 2000-03-15 |
| GB2310290A (en) | 1997-08-20 |
| TW332259B (en) | 1998-05-21 |
| JP2783243B2 (ja) | 1998-08-06 |
| GB2310290B (en) | 2001-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2783243B2 (ja) | Ｃｍｏｓ集積回路の故障検出方法及び装置 | |
| US6058502A (en) | Diagnostic system analyzing frequency spectrum of electric power for diagnosing integrated circuit, method and information storage medium storing computer program for the method | |
| JP2001201545A (ja) | 半導体集積回路の故障解析装置及び故障解析方法 | |
| TW200615560A (en) | Methods and apparatus for non-contact testing and diagnosing of inaccessible shorted connections | |
| JP2007205792A (ja) | 試験装置及び試験方法 | |
| JP4824319B2 (ja) | 故障検出装置及び方法、並びに信号抽出回路 | |
| KR970056992A (ko) | 컬러 선형 씨씨디(ccd) 영상소자 및 이의 구동방법 | |
| US6154039A (en) | Functional OBIC analysis | |
| JP2001091569A (ja) | 集積回路の故障検査装置、故障検査方法、及び故障検査制御プログラムを記録した記録媒体 | |
| JP2962283B2 (ja) | 集積回路の故障検出方法及び故障検出装置 | |
| JP3092590B2 (ja) | 集積回路の故障検出装置及びその検出方法並びにその検出制御プログラムを記録した記録媒体 | |
| EP1635183A1 (en) | Device for monitoring quiescent current of an electronic device | |
| US6717428B1 (en) | Method and apparatus for detecting defects in a circuit using spectral analysis of transient power supply voltage | |
| KR950015175B1 (ko) | 회로파형 검사장치 | |
| JPH11142471A (ja) | バーンイン試験方法及びバーンイン試験装置 | |
| JP2000258490A (ja) | デバイステストシステム | |
| JPH05190637A (ja) | 半導体集積回路の試験方法 | |
| JP2005140555A (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| JP2002139539A (ja) | 半導体デバイスの電源電流測定方法・電源電流測定装置 | |
| JP2001289919A (ja) | パス故障診断装置、パス故障診断方法および自己診断機能を有する半導体集積回路装置 | |
| JP2000230962A (ja) | 集積回路の故障検査装置及びその検査方法並びにその制御プログラムを記録した記録媒体 | |
| KR200175367Y1 (ko) | 전력증폭기 이상 유무 검사 회로 | |
| JP2003139826A (ja) | 半導体集積回路試験装置 | |
| JP2002131368A (ja) | Ｃｍｏｓ−ｌｓｉ試験方法及び装置 | |
| JPH06148264A (ja) | リーク電流の測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980421 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090522 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100522 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100522 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100522 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110522 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110522 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140522 Year of fee payment: 16 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |