JP2962283B2 - 集積回路の故障検出方法及び故障検出装置 - Google Patents
集積回路の故障検出方法及び故障検出装置Info
- Publication number
- JP2962283B2 JP2962283B2 JP9155244A JP15524497A JP2962283B2 JP 2962283 B2 JP2962283 B2 JP 2962283B2 JP 9155244 A JP9155244 A JP 9155244A JP 15524497 A JP15524497 A JP 15524497A JP 2962283 B2 JP2962283 B2 JP 2962283B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- difference
- under test
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＣＭＯＳ集積回路の
故障検出方法及び故障検出装置に関し、特にトランジス
タのスイッチングおよび容量の充放電による電流を除外
した静的な電源電流すなわち静止電源電流を用いるＣＭ
ＯＳ集積回路の故障検出方法及び故障検出装置に関す
る。
故障検出方法及び故障検出装置に関し、特にトランジス
タのスイッチングおよび容量の充放電による電流を除外
した静的な電源電流すなわち静止電源電流を用いるＣＭ
ＯＳ集積回路の故障検出方法及び故障検出装置に関す
る。
【０００２】
【従来の技術】従来、この種のＣＭＯＳ集積回路の故障
検出方法及び検出装置は、作成された集積回路が意図し
た通りに動作するかどうかを検査するため、たとえば特
開平６−１１８１３１号公報に示されるように、被試験
集積回路にテストパタンを印加し、各テストパタン毎の
静止電源電流（以下、ＩＤＤＱと言う）を測定すること
で、集積回路の良、不良を判定している。
検出方法及び検出装置は、作成された集積回路が意図し
た通りに動作するかどうかを検査するため、たとえば特
開平６−１１８１３１号公報に示されるように、被試験
集積回路にテストパタンを印加し、各テストパタン毎の
静止電源電流（以下、ＩＤＤＱと言う）を測定すること
で、集積回路の良、不良を判定している。
【０００３】
【発明が解決しようとする課題】上述のテストパターン
毎のＩＤＤＱを測定する方法の第１の問題点は、検査時
間が長時間になるということである。故障検出のための
テストは短時間で実行することが望ましく、テストに長
時間を要することは製造コストの点で大きな問題とな
る。その理由は、テストパターン毎のＩＤＤＱの測定に
数ミリ秒を要するため、数万から数十万のアドレスから
構成されるテストパタンの全てのアドレスについてＩＤ
ＤＱを測定するテストには数十分を要することになり、
現実的には量産時にはまったく利用できないと思われ
る。
毎のＩＤＤＱを測定する方法の第１の問題点は、検査時
間が長時間になるということである。故障検出のための
テストは短時間で実行することが望ましく、テストに長
時間を要することは製造コストの点で大きな問題とな
る。その理由は、テストパターン毎のＩＤＤＱの測定に
数ミリ秒を要するため、数万から数十万のアドレスから
構成されるテストパタンの全てのアドレスについてＩＤ
ＤＱを測定するテストには数十分を要することになり、
現実的には量産時にはまったく利用できないと思われ
る。
【０００４】第２の問題点は、被試験集積回路のＩＤＤ
Ｑの測定から良品、不良品を判断することは容易でない
ことである。その理由は、良品、不良品を判定する閾値
を予め正確に決定することは難しいことにある。集積回
路に流れるＩＤＤＱはプロセス条件や回路の状態により
大きく変動するため、ＩＤＤＱを予めシミュレーション
で求めることは、概略値としては可能であるが正確な値
を求めることは難しい。このため、被試験集積回路のＩ
ＤＤＱの値そのものだけで良品、不良品を明確に区別す
ることはできない。
Ｑの測定から良品、不良品を判断することは容易でない
ことである。その理由は、良品、不良品を判定する閾値
を予め正確に決定することは難しいことにある。集積回
路に流れるＩＤＤＱはプロセス条件や回路の状態により
大きく変動するため、ＩＤＤＱを予めシミュレーション
で求めることは、概略値としては可能であるが正確な値
を求めることは難しい。このため、被試験集積回路のＩ
ＤＤＱの値そのものだけで良品、不良品を明確に区別す
ることはできない。
【０００５】本発明の目的は、ＩＤＤＱを用いて高速に
ＣＭＯＳ集積回路の試験を行う方法及び装置を提供する
ことにあり、また本発明の他の目的はＩＤＤＱを用いて
正確に集積回路の良品、不良品の区別を行う方法及び装
置を提供することにある。
ＣＭＯＳ集積回路の試験を行う方法及び装置を提供する
ことにあり、また本発明の他の目的はＩＤＤＱを用いて
正確に集積回路の良品、不良品の区別を行う方法及び装
置を提供することにある。
【０００６】
【課題を解決するための手段】被試験集積回路（以下、
ＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）と言
う）の故障検査を行うため、ＤＵＴに異常ＩＤＤＱ電流
が流れるかどうかを検査する場合には、ＤＵＴには故障
が無くても大きなＩＤＤＱ電流が流れることがあり、電
流が流れていても正常なＩＤＤＱ電流と流れるべきでは
ない異常なＩＤＤＱ電流とを区別する必要がある。この
ためＤＵＴと同一のデバイスで予め良品と分かっている
デバイスを参照用ＤＵＴ（以下リファレンスと言う）と
して用い、リファレンスに流れる電流とＤＵＴに流れる
電流との差分を取ることでＤＵＴに本来流れるべきでは
ない異常ＩＤＤＱ電流を検出する。すなわちＤＵＴに異
常ＩＤＤＱ電流が流れていなければ、ＤＵＴとリファレ
ンスに流れる電流との差分は０であるが、もし異常ＩＤ
ＤＱ電流が流れていれば、両者の差分は０でなくなり、
異常ＩＤＤＱ電流のみが抽出される。
ＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）と言
う）の故障検査を行うため、ＤＵＴに異常ＩＤＤＱ電流
が流れるかどうかを検査する場合には、ＤＵＴには故障
が無くても大きなＩＤＤＱ電流が流れることがあり、電
流が流れていても正常なＩＤＤＱ電流と流れるべきでは
ない異常なＩＤＤＱ電流とを区別する必要がある。この
ためＤＵＴと同一のデバイスで予め良品と分かっている
デバイスを参照用ＤＵＴ（以下リファレンスと言う）と
して用い、リファレンスに流れる電流とＤＵＴに流れる
電流との差分を取ることでＤＵＴに本来流れるべきでは
ない異常ＩＤＤＱ電流を検出する。すなわちＤＵＴに異
常ＩＤＤＱ電流が流れていなければ、ＤＵＴとリファレ
ンスに流れる電流との差分は０であるが、もし異常ＩＤ
ＤＱ電流が流れていれば、両者の差分は０でなくなり、
異常ＩＤＤＱ電流のみが抽出される。
【０００７】また、異常ＩＤＤＱ電流が流れる可能性が
あるのは、ＬＳＩテスタによって印加されるテストパタ
ン中のある１つ以上の特定のパタンのみであり、これを
リアルタイムで検出することは困難なため、テストパタ
ンを繰り返しＤＵＴとリファレンスに印加し、そのとき
の両者に流れる電源電流の差分をスペクトル解析するこ
とにより異常ＩＤＤＱ電流の有無を知ることができる。
すなわち異常ＩＤＤＱ電流が流れている場合は、テスト
パタンを繰り返し印加することによりその異常ＩＤＤＱ
電流はテストパタンの繰返し周期Ｔ毎に出現する。この
ことは電源電流の差分に１／Ｔの周波数成分を含むこと
に他ならず、この周波数成分の検出によってＤＵＴに流
れる異常ＩＤＤＱ電流の有無を検出し、ＤＵＴの故障を
検出することができる。
あるのは、ＬＳＩテスタによって印加されるテストパタ
ン中のある１つ以上の特定のパタンのみであり、これを
リアルタイムで検出することは困難なため、テストパタ
ンを繰り返しＤＵＴとリファレンスに印加し、そのとき
の両者に流れる電源電流の差分をスペクトル解析するこ
とにより異常ＩＤＤＱ電流の有無を知ることができる。
すなわち異常ＩＤＤＱ電流が流れている場合は、テスト
パタンを繰り返し印加することによりその異常ＩＤＤＱ
電流はテストパタンの繰返し周期Ｔ毎に出現する。この
ことは電源電流の差分に１／Ｔの周波数成分を含むこと
に他ならず、この周波数成分の検出によってＤＵＴに流
れる異常ＩＤＤＱ電流の有無を検出し、ＤＵＴの故障を
検出することができる。
【０００８】本発明のＣＭＯＳ集積回路の故障検出方法
は、被試験集積回路と被試験集積回路と同一の製品であ
って良品である参照用集積回路とに一連のテストパタン
を繰り返し印加し、被試験集積回路と参照用集積回路と
に供給される電源電流の差分情報を観測し、差分情報の
周波数スペクトルのうち、テストパターンが繰り返され
る繰り返し周波数のスペクトル成分の大きさにより、被
試験集積回路の故障の有無を判定する。
は、被試験集積回路と被試験集積回路と同一の製品であ
って良品である参照用集積回路とに一連のテストパタン
を繰り返し印加し、被試験集積回路と参照用集積回路と
に供給される電源電流の差分情報を観測し、差分情報の
周波数スペクトルのうち、テストパターンが繰り返され
る繰り返し周波数のスペクトル成分の大きさにより、被
試験集積回路の故障の有無を判定する。
【０００９】被試験集積回路と参照用集積回路に流れる
電流を電圧に変換し、電圧の差分情報を観測してもよ
い。
電流を電圧に変換し、電圧の差分情報を観測してもよ
い。
【００１０】本発明のＣＭＯＳ集積回路の故障検出装置
は、被試験集積回路と同一の製品であって、良品である
参照用集積回路と、被試験集積回路と参照用集積回路に
それぞれ流れる電源電流の差分を差分情報として出力す
る電流差分ユニットと、電流差分ユニットから出力され
る差分情報のスペクトル解析を行うスペクトル解析ユニ
ットと、差分情報のうち、一連のテストパターンが繰り
返される繰返し周波数のスペクトル成分の大きさにより
被試験集積回路の故障の有無を判定するユニットを有す
る。
は、被試験集積回路と同一の製品であって、良品である
参照用集積回路と、被試験集積回路と参照用集積回路に
それぞれ流れる電源電流の差分を差分情報として出力す
る電流差分ユニットと、電流差分ユニットから出力され
る差分情報のスペクトル解析を行うスペクトル解析ユニ
ットと、差分情報のうち、一連のテストパターンが繰り
返される繰返し周波数のスペクトル成分の大きさにより
被試験集積回路の故障の有無を判定するユニットを有す
る。
【００１１】電流差分ユニットの代わりに、被試験集積
回路と参照用集積回路に流れる電流をそれぞれ電圧信号
に変換する二つの電圧変換ユニットと、二つの電圧変換
ユニットから出力される電圧の差分を求め出力する電圧
差分ユニットとを備えてもよい。
回路と参照用集積回路に流れる電流をそれぞれ電圧信号
に変換する二つの電圧変換ユニットと、二つの電圧変換
ユニットから出力される電圧の差分を求め出力する電圧
差分ユニットとを備えてもよい。
【００１２】電圧差分ユニットは差動増幅器を備えても
よい。
よい。
【００１３】電圧変換ユニットは検出抵抗を備えてもよ
い。
い。
【００１４】
【発明の実施の形態】図１は、本発明の第１の実施の形
態の故障検出装置の構成例を示すブロック図である。
態の故障検出装置の構成例を示すブロック図である。
【００１５】図１を参照すると、プログラム格納ユニッ
ト１とテストパタン格納ユニット２はＬＳＩテスタ３に
接続されている。ＬＳＩテスタ３はこれらに格納されて
いる情報に基づきＤＵＴ４とリファレンス５にテストパ
タンを印加する。ＤＵＴ４は被試験集積回路であり、リ
ファレンス５はＤＵＴ４と同一種類のデバイスで良品と
判定されているデバイスである。ＤＵＴ４とリファレン
ス５はＬＳＩテスタ３に接続されている。ＤＵＴ４とリ
ファレンス５は電源７から電流差分ユニット６を通して
電源を供給されている。電流差分ユニット６にはスペク
トル解析ユニット８が接続されている。電流差分ユニッ
ト６ではＤＵＴ４に流れる電源電流と、リファレンス５
に流れる電源電流の差分を求め、その情報を差分信号と
してスペクトル解析ユニット８に送る。スペクトル解析
ユニット８では、差分信号の周波数スペクトル解析を行
う。判定器９はスペクトル解析ユニット８に接続され、
周波数スペクトル情報をスペクトル解析ユニット８から
受けとる。判定器９では予め定められた周波数帯域のス
ペクトル値と閾値に基いてＤＵＴ４の良品、不良品判定
を行う。なお、閾値は、実験により予め求めておく。
ト１とテストパタン格納ユニット２はＬＳＩテスタ３に
接続されている。ＬＳＩテスタ３はこれらに格納されて
いる情報に基づきＤＵＴ４とリファレンス５にテストパ
タンを印加する。ＤＵＴ４は被試験集積回路であり、リ
ファレンス５はＤＵＴ４と同一種類のデバイスで良品と
判定されているデバイスである。ＤＵＴ４とリファレン
ス５はＬＳＩテスタ３に接続されている。ＤＵＴ４とリ
ファレンス５は電源７から電流差分ユニット６を通して
電源を供給されている。電流差分ユニット６にはスペク
トル解析ユニット８が接続されている。電流差分ユニッ
ト６ではＤＵＴ４に流れる電源電流と、リファレンス５
に流れる電源電流の差分を求め、その情報を差分信号と
してスペクトル解析ユニット８に送る。スペクトル解析
ユニット８では、差分信号の周波数スペクトル解析を行
う。判定器９はスペクトル解析ユニット８に接続され、
周波数スペクトル情報をスペクトル解析ユニット８から
受けとる。判定器９では予め定められた周波数帯域のス
ペクトル値と閾値に基いてＤＵＴ４の良品、不良品判定
を行う。なお、閾値は、実験により予め求めておく。
【００１６】次に本発明の第１の実施の形態の故障検出
装置の動作について説明する。図２は図１に示す故障検
出装置の動作を示すフローチャートである。ＬＳＩテス
タ３はテストパタン格納ユニット２に格納されたテスト
パタン情報と、プログラム格納ユニット１に格納された
テストプログラム情報とからテストパタンを発生させ
る。この発生されたテストパタンが被試験集積回路ＤＵ
Ｔ４とリファレンス５に同じ条件で印加される（図２の
ステップ１０１）。リファレンス５はＤＵＴ４と同一種
類のデバイスであり、予め良品であると判定されている
もので参照用に使用する。電源７ではＤＵＴ４とリファ
レンス５で使用される電源を発生する。この電源は電流
差分ユニット６を通してＤＵＴ４とリファレンス５に送
られる。電流差分ユニット６はＤＵＴ４に流れる電源電
流と、リファレンス５に流れる電源電流との差分を求め
る（図２のステップ１０２）。求めた差分情報は、差分
信号としてスペクトル解析ユニット８に送られる。スペ
クトル解析ユニット８では差分信号を周波数スペクトル
解析し、差分信号の周波数スペクトルを求める（図２の
ステップ１０３）。この情報は判定器９に送られる。判
定器９ではスペクトル情報から、一連のテストパターン
が繰り返される繰返し周波数ｆのスペクトル値Ｐ（ｆ）
と、予め実験により求めてある閾値Ｐ0とを比較し、Ｐ0
より大きければＤＵＴ４は故障であると判定し、そうで
なければ正常であると判定をする（図２のステップ１０
４）。
装置の動作について説明する。図２は図１に示す故障検
出装置の動作を示すフローチャートである。ＬＳＩテス
タ３はテストパタン格納ユニット２に格納されたテスト
パタン情報と、プログラム格納ユニット１に格納された
テストプログラム情報とからテストパタンを発生させ
る。この発生されたテストパタンが被試験集積回路ＤＵ
Ｔ４とリファレンス５に同じ条件で印加される（図２の
ステップ１０１）。リファレンス５はＤＵＴ４と同一種
類のデバイスであり、予め良品であると判定されている
もので参照用に使用する。電源７ではＤＵＴ４とリファ
レンス５で使用される電源を発生する。この電源は電流
差分ユニット６を通してＤＵＴ４とリファレンス５に送
られる。電流差分ユニット６はＤＵＴ４に流れる電源電
流と、リファレンス５に流れる電源電流との差分を求め
る（図２のステップ１０２）。求めた差分情報は、差分
信号としてスペクトル解析ユニット８に送られる。スペ
クトル解析ユニット８では差分信号を周波数スペクトル
解析し、差分信号の周波数スペクトルを求める（図２の
ステップ１０３）。この情報は判定器９に送られる。判
定器９ではスペクトル情報から、一連のテストパターン
が繰り返される繰返し周波数ｆのスペクトル値Ｐ（ｆ）
と、予め実験により求めてある閾値Ｐ0とを比較し、Ｐ0
より大きければＤＵＴ４は故障であると判定し、そうで
なければ正常であると判定をする（図２のステップ１０
４）。
【００１７】次に、本発明の第２の実施の形態について
図面を参照して説明する。
図面を参照して説明する。
【００１８】図３は本発明の第２の実施の形態の故障検
出装置の構成を示すブロック図である。図１に示した本
発明による第１の実施の形態における電流差分ユニット
６の代わりに電圧変換ユニット１０と電圧差分ユニット
１１が設けられている。
出装置の構成を示すブロック図である。図１に示した本
発明による第１の実施の形態における電流差分ユニット
６の代わりに電圧変換ユニット１０と電圧差分ユニット
１１が設けられている。
【００１９】第２の実施の形態では、電源７からＤＵＴ
４とリファレンス５に供給される電源電流の大きさを、
それぞれ電圧変換ユニット１０において電圧信号に変換
し、電圧差分ユニット１１に送っている。電圧差分ユニ
ット１１では、送られた電圧信号の差分を求め、スペク
トル解析ユニットに送っている。
４とリファレンス５に供給される電源電流の大きさを、
それぞれ電圧変換ユニット１０において電圧信号に変換
し、電圧差分ユニット１１に送っている。電圧差分ユニ
ット１１では、送られた電圧信号の差分を求め、スペク
トル解析ユニットに送っている。
【００２０】図４は図３に示す故障検出装置の動作を示
すフローチャートである。図２に示す第１の実施の形態
の動作を示すフローチャートと比較し、ステップ１０２
の代わりにステップ１０５−１０７が設けられている。
電源７において発生された電源はＤＵＴ４とリファレン
ス５に供給されるが、途中の電圧変換ユニット１０にお
いて供給される電源電流の大きさが電圧信号に変換され
て出力される（図４のステップ１０５と１０６）。変換
された電圧信号は電圧差分ユニット１１に送られる。電
圧差分ユニット１１では、それぞれの電圧信号の差分を
求めて出力する（図４のステップ１０７）。電圧信号の
差分はスペクトル解析ユニット８に送られ、以下第１の
実施の形態での動作と同様にＤＵＴ４の良否を判定す
る。
すフローチャートである。図２に示す第１の実施の形態
の動作を示すフローチャートと比較し、ステップ１０２
の代わりにステップ１０５−１０７が設けられている。
電源７において発生された電源はＤＵＴ４とリファレン
ス５に供給されるが、途中の電圧変換ユニット１０にお
いて供給される電源電流の大きさが電圧信号に変換され
て出力される（図４のステップ１０５と１０６）。変換
された電圧信号は電圧差分ユニット１１に送られる。電
圧差分ユニット１１では、それぞれの電圧信号の差分を
求めて出力する（図４のステップ１０７）。電圧信号の
差分はスペクトル解析ユニット８に送られ、以下第１の
実施の形態での動作と同様にＤＵＴ４の良否を判定す
る。
【００２１】次に本発明による第３の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２２】第３の実施の形態では、図３に示す故障検
出装置（第２の実施の形態）における電圧変換ユニット
１０の代わりに別の電圧変換ユニット１０ａが設けられ
ている。図５は電圧変換ユニット１０ａの構成を構成を
示す回路図である。電源電流の経路中にＤＵＴ４及びリ
ファレンス５の動作に影響を及ぼさない程度の微少抵抗
値（例えば１００オーム以下）を持つ検出抵抗１２が設
けられている。検出抵抗１２の両端の電圧は検出抵抗１
２に流れる電流の大きさに比例するので、検出抵抗の両
端の電圧を観測することで電流信号を電圧信号に変換す
ることが可能である。
出装置（第２の実施の形態）における電圧変換ユニット
１０の代わりに別の電圧変換ユニット１０ａが設けられ
ている。図５は電圧変換ユニット１０ａの構成を構成を
示す回路図である。電源電流の経路中にＤＵＴ４及びリ
ファレンス５の動作に影響を及ぼさない程度の微少抵抗
値（例えば１００オーム以下）を持つ検出抵抗１２が設
けられている。検出抵抗１２の両端の電圧は検出抵抗１
２に流れる電流の大きさに比例するので、検出抵抗の両
端の電圧を観測することで電流信号を電圧信号に変換す
ることが可能である。
【００２３】次に本発明による第４の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２４】第４の実施の形態では、図３に示す故障検
出装置（第２の実施の形態）における電圧差分ユニット
１１の代わりに新たに電圧差分ユニット１１ａ設けられ
ている。図６は電圧差分ユニット１１ａの構成を示すブ
ロック図である。差動増幅器１３が設けられ、２つの入
力が接続されている。大きさＡを持つ入力信号Ａと、大
きさＢを持つ入力信号Ｂは、差動増幅器１３により増幅
され、ある定数Ｋを用いてｋ（Ａ−Ｂ）の大きさの信号
として出力される。
出装置（第２の実施の形態）における電圧差分ユニット
１１の代わりに新たに電圧差分ユニット１１ａ設けられ
ている。図６は電圧差分ユニット１１ａの構成を示すブ
ロック図である。差動増幅器１３が設けられ、２つの入
力が接続されている。大きさＡを持つ入力信号Ａと、大
きさＢを持つ入力信号Ｂは、差動増幅器１３により増幅
され、ある定数Ｋを用いてｋ（Ａ−Ｂ）の大きさの信号
として出力される。
【００２５】次に本発明による第４の実施の形態におけ
る電圧差分ユニットの実施例を説明する。
る電圧差分ユニットの実施例を説明する。
【００２６】図７は電圧差分ユニットに設けられた差動
増幅器１３の実施例を示す回路図である。Ａ１〜Ａ３は
オペアンプ、Ｒ１〜Ｒ７は抵抗器である。このとき、Ｒ
2＝Ｒ3、Ｒ4＝Ｒ5＝Ｒ6＝Ｒ7ならば、 Ｖ0＝（１＋ ２Ｒ2／Ｒ1）（Ｖ2−Ｖ1） である。電圧信号Ｖ1とＶ2の差分が増幅され電圧信号Ｖ
0として出力される。
増幅器１３の実施例を示す回路図である。Ａ１〜Ａ３は
オペアンプ、Ｒ１〜Ｒ７は抵抗器である。このとき、Ｒ
2＝Ｒ3、Ｒ4＝Ｒ5＝Ｒ6＝Ｒ7ならば、 Ｖ0＝（１＋ ２Ｒ2／Ｒ1）（Ｖ2−Ｖ1） である。電圧信号Ｖ1とＶ2の差分が増幅され電圧信号Ｖ
0として出力される。
【００２７】
【発明の効果】第１の効果は高速に異常ＩＤＤＱ電流の
有無を検査できることである。その理由は、被試験集積
回路ＤＵＴと良品デバイスであるリファレンスとに同時
にテストパタンを繰り返し印加し、そのときの両者に流
れる電源電流の差分をスペクトル解析し、テストパター
ンの繰り返し周波数のスペクトル値の大きさを見ること
でＤＵＴに流れる異常ＩＤＤＱ電流の有無を判定できる
からである。テストパタンを印加したときの各パタン毎
に流れる電源電流を全てのパタンについて測定するのは
膨大な時間を要するが、単にスペクトルを観測するだけ
ならきわめて短時間の測定時間で済むからである。
有無を検査できることである。その理由は、被試験集積
回路ＤＵＴと良品デバイスであるリファレンスとに同時
にテストパタンを繰り返し印加し、そのときの両者に流
れる電源電流の差分をスペクトル解析し、テストパター
ンの繰り返し周波数のスペクトル値の大きさを見ること
でＤＵＴに流れる異常ＩＤＤＱ電流の有無を判定できる
からである。テストパタンを印加したときの各パタン毎
に流れる電源電流を全てのパタンについて測定するのは
膨大な時間を要するが、単にスペクトルを観測するだけ
ならきわめて短時間の測定時間で済むからである。
【００２８】第２の効果は、良品デバイスにおいて流れ
る大きなＩＤＤＱ電流が存在していても、正確に異常Ｉ
ＤＤＱ電流を検出できることである。その理由は、被試
験集積回路ＤＵＴに流れる電源電流と、ＤＵＴと同一の
良品デバイスであるリファレンスとに流れる電源電流と
の差分を取ることにより、異常ＩＤＤＱ電流のみを抽出
し検出することによる。
る大きなＩＤＤＱ電流が存在していても、正確に異常Ｉ
ＤＤＱ電流を検出できることである。その理由は、被試
験集積回路ＤＵＴに流れる電源電流と、ＤＵＴと同一の
良品デバイスであるリファレンスとに流れる電源電流と
の差分を取ることにより、異常ＩＤＤＱ電流のみを抽出
し検出することによる。
【図１】本発明の第１の実施の形態の故障検出装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１に示す故障検出装置の動作を示すフローチ
ャートである。
ャートである。
【図３】本発明の第２の実施形態の故障検出装置の構成
を示すブロック図である。
を示すブロック図である。
【図４】図２に示す故障検出装置の動作を示すフローチ
ャートである。
ャートである。
【図５】本発明による第３の実施の形態における電圧差
分ユニットの構成を示す回路図である。
分ユニットの構成を示す回路図である。
【図６】本発明による第４の実施の形態における電圧差
分ユニットの構成を示すブロック図である。
分ユニットの構成を示すブロック図である。
【図７】第４の実施の形態における電圧差分ユニットに
設けられる差動増幅器の実施例を示す回路図である。
設けられる差動増幅器の実施例を示す回路図である。
１ プログラム格納ユニット ２ テストパタン格納ユニット ３ ＬＳＩテスタ ４ ＤＵＴ ５ リファレンス ６ 電流差分ユニット ７ 電源 ８ スペクトル解析ユニット ９ 判定器 １０ 電圧変換ユニット １０ａ 電圧変換ユニット １１ 電圧差分ユニット １１ａ 電圧差分ユニット １２ 検出抵抗 １３ 差動増幅器 １０１ テストパタンを繰り返し印加するステップ １０２ 電流の長さを求めるステップ １０３ 周波数スペクトルを求めるステップ １０４ 良、不良を判定するステップ １０５ ＤＵＴの電流を電圧に変換するステップ １０６ リファレンスの電流を電圧に変換するステッ
プ １０７ 電圧の差分を求めるステップ
プ １０７ 電圧の差分を求めるステップ
Claims (6)
- 【請求項１】 電源を接続した集積回路にＬＳＩテスタ
ーより一連のテストパタンを繰返して印加したときに流
れる静止電源電流を観測することによりＣＭＯＳ集積回
路の故障を検出する集積回路の故障検出方法において、 被試験集積回路と被試験集積回路と同一の製品であって
良品である参照用集積回路にテストパタンを繰り返し印
加し、 前記被試験集積回路と前記参照用集積回路にそれぞれ流
れる電源電流の差分情報を観測し、 前記差分情報の周波数スペクトルのうち、前記一連のテ
ストパターンが繰り返される繰り返し周波数のスペクト
ル成分の大きさにより、前記被試験集積回路の故障の有
無を判定することを特徴とする集積回路の故障検出方
法。 - 【請求項２】 前記被試験集積回路と前記参照用集積回
路に流れる電流を電圧に変換し、 前記電圧の差分情報を観測する請求項１記載の集積回路
の故障検出方法。 - 【請求項３】 電源を接続した集積回路にＬＳＩテスタ
より一連のテストパタンを繰り返して印加したときに流
れる静止電源電流を観測することによりＣＭＯＳ集積回
路の故障を検出する集積回路の故障検出装置において、 被試験集積回路と同一の製品であって良品である参照用
集積回路と、 被試験集積回路と前記参照用集積回路にそれぞれ流れる
電源電流の差分を差分情報として出力する電流差分ユニ
ットと、 前記電流差分ユニットから出力される差分情報のスペク
トル解析を行うスペクトル解析ユニットと、 前記差分情報のうち、前記一連のテストパターンが繰り
返される繰り返し周波数のスペクトル成分の大きさによ
り前記被試験集積回路の故障の有無を判定する判定ユニ
ットを有することを特徴とする集積回路の故障検出装
置。 - 【請求項４】 前記電流差分ユニットの代わりに、前記
被試験集積回路と前記参照用集積回路に流れる電流をそ
れぞれ電圧信号に変換する二つの電圧変換ユニットと、 前記二つの電圧変換ユニットから出力される電圧の差分
を求め出力する電圧差分ユニットを備える請求項３記載
の集積回路の故障検出装置。 - 【請求項５】 前記電圧差分ユニットは差動増幅器を備
える請求項４記載の集積回路の故障検出装置。 - 【請求項６】 前記電圧変換ユニットは検出抵抗を備え
る請求項４または５に記載の集積回路の故障検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9155244A JP2962283B2 (ja) | 1997-06-12 | 1997-06-12 | 集積回路の故障検出方法及び故障検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9155244A JP2962283B2 (ja) | 1997-06-12 | 1997-06-12 | 集積回路の故障検出方法及び故障検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH112663A JPH112663A (ja) | 1999-01-06 |
| JP2962283B2 true JP2962283B2 (ja) | 1999-10-12 |
Family
ID=15601690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9155244A Expired - Fee Related JP2962283B2 (ja) | 1997-06-12 | 1997-06-12 | 集積回路の故障検出方法及び故障検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2962283B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6996489B2 (en) | 2000-03-03 | 2006-02-07 | Nec Corporation | Method and apparatus for sampling a power supply current of an integrated circuit, and storage medium onto which is recorded a control program therefor |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4450892B2 (ja) * | 1999-06-22 | 2010-04-14 | 株式会社アドバンテスト | アナログ信号処理回路、ａｄ変換装置、半導体デバイス試験装置およびオシロスコープ |
| JP3164106B2 (ja) | 1999-06-29 | 2001-05-08 | 日本電気株式会社 | 集積回路の故障検出方法及び故障検出装置及びその制御プログラムを記録した記憶媒体 |
| JP2001021609A (ja) | 1999-07-07 | 2001-01-26 | Mitsubishi Electric Corp | 半導体集積回路の検査方法 |
| JP2007024523A (ja) * | 2005-07-12 | 2007-02-01 | Toshiba Corp | 故障解析装置及び故障解析方法 |
-
1997
- 1997-06-12 JP JP9155244A patent/JP2962283B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6996489B2 (en) | 2000-03-03 | 2006-02-07 | Nec Corporation | Method and apparatus for sampling a power supply current of an integrated circuit, and storage medium onto which is recorded a control program therefor |
| US7483799B2 (en) | 2000-03-03 | 2009-01-27 | Nec Corporation | Method and apparatus for sampling a power supply current of an integrated circuit, and storage medium onto which is recorded a control program therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH112663A (ja) | 1999-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2783243B2 (ja) | Ｃｍｏｓ集積回路の故障検出方法及び装置 | |
| KR100897009B1 (ko) | 반도체 디바이스를 테스트하기 위한 신호를 생성하는시스템 및 방법 | |
| JP2000074986A (ja) | デバイス試験装置 | |
| US5483170A (en) | Integrated circuit fault testing implementing voltage supply rail pulsing and corresponding instantaneous current response analysis | |
| US6058502A (en) | Diagnostic system analyzing frequency spectrum of electric power for diagnosing integrated circuit, method and information storage medium storing computer program for the method | |
| JP4824319B2 (ja) | 故障検出装置及び方法、並びに信号抽出回路 | |
| JP2962283B2 (ja) | 集積回路の故障検出方法及び故障検出装置 | |
| JP2001091569A (ja) | 集積回路の故障検査装置、故障検査方法、及び故障検査制御プログラムを記録した記録媒体 | |
| US6717428B1 (en) | Method and apparatus for detecting defects in a circuit using spectral analysis of transient power supply voltage | |
| JP3092590B2 (ja) | 集積回路の故障検出装置及びその検出方法並びにその検出制御プログラムを記録した記録媒体 | |
| KR20060022287A (ko) | 아날로그 또는 무선 주파수 회로 테스트 방법, 장치 및기록매체 | |
| JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| JP3169006B2 (ja) | 集積回路の故障検査装置及びその検査方法並びにその制御プログラムを記録した記録媒体 | |
| JP2000258490A (ja) | デバイステストシステム | |
| JP3372488B2 (ja) | 半導体ｃｍｏｓ集積回路の試験装置 | |
| JP4043743B2 (ja) | 半導体試験装置 | |
| JPH01156681A (ja) | 回路基板検査方法 | |
| JPH11142471A (ja) | バーンイン試験方法及びバーンイン試験装置 | |
| JP3398755B2 (ja) | Ｉｃテスタの電流測定装置 | |
| EP1367403B1 (en) | A method for detecting faults in electronic devices, based on quiescent current measurements | |
| JPH05190637A (ja) | 半導体集積回路の試験方法 | |
| JP2001083183A (ja) | 電流検出回路及びその検査方法 | |
| US6720788B2 (en) | High resolution current measurement method | |
| Muhtaroglu et al. | I/O self-leakage test | |
| JP2002131368A (ja) | Ｃｍｏｓ−ｌｓｉ試験方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |