JP4824319B2 - 故障検出装置及び方法、並びに信号抽出回路 - Google Patents

故障検出装置及び方法、並びに信号抽出回路 Download PDF

Info

Publication number
JP4824319B2
JP4824319B2 JP2005013779A JP2005013779A JP4824319B2 JP 4824319 B2 JP4824319 B2 JP 4824319B2 JP 2005013779 A JP2005013779 A JP 2005013779A JP 2005013779 A JP2005013779 A JP 2005013779A JP 4824319 B2 JP4824319 B2 JP 4824319B2
Authority
JP
Japan
Prior art keywords
integrated circuit
signal
under test
voltage
circuit under
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005013779A
Other languages
English (en)
Other versions
JP2006201058A (ja
Inventor
健次 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005013779A priority Critical patent/JP4824319B2/ja
Priority to US11/334,371 priority patent/US7433793B2/en
Publication of JP2006201058A publication Critical patent/JP2006201058A/ja
Application granted granted Critical
Publication of JP4824319B2 publication Critical patent/JP4824319B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31708Analysis of signal quality
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3004Current or voltage test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31721Power aspects, e.g. power supplies for test circuits, power saving during test

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明は、例えばCMOS(Complementary Metal-Oxide Semiconductor)集積回路(LSI(large-scale integration))に含まれるブリッジ故障を検出するための判定用信号を抽出する信号抽出回路、並びにこの判定用信号を使用した故障検出装置及び故障検出方法に関する。
CMOS集積回路にて、ソース、ドレイン又はバルクの間に高抵抗ショートによるブリッジ故障などの冗長故障がある場合、機能(ファンクション)動作には問題はないものの、LSI全体の消費電流が増加してしまう不具合が生じる。
これを検出するための手法としてIDDQ(IDD Qquiescent)テストがある。IDDQテストとは、LSIを構成する各CMOSインバータがスイッチング動作をしていない静止時には個々のインバータの消費電流はごくわずかであるのに対し、チップにブリッジ故障等の故障が発生すると電源電流レベルが増大することを利用し、静止時の電源電流IDD(以下、静止電流IDDQともいう。)を測定することで故障の有無を判別するものである。
個々のCMOSインバータの消費電流は小さくても、大規模なLSIになるとチップ中のCMOSインバータの数は数10〜100万個に達し、回路を静止させた状態でも常時流れる消費電流はかなり大きくなる。更にLSI製造プロセスの微細化に伴い、個々のCMOSインバータの消費電流も増加する傾向にあり、場合によっては全体の消費電流が数十mAオーダーに達することもある。これに比してブリッジ故障により流れる電流は元々の消費電流より小さいため、単に停止させた状態とするのみではブリッジ故障を完全に検出することができない。よって、パターンを流してトランジスタを動作させた後、様々なポイントで停止させ、その時の静止電流IDDQを測定する必要がある。
図9(a)及び図9(b)は、ブリッジ故障を説明するための模式図である。また、図10は、ブリッジ故障がある場合とない場合における電源電流を示す模式図である。ブリッジ故障は、例えば、図9に示すように、電源VDDとグラウンドGNDとの間に接続されたPチャンネルトランジスタ202とNチャンネルトランジスタ203とからなるCMOSインバータ201において、電源VDDと出力VOUTとの間がブリッジ故障204により導通したままの状態(図9(a))になったり、グラウンドGNDと出力VOUTとの間がブリッジ故障205により導通したままの状態(図9(b))になるものである。
上述したように、ブリッジ故障がない場合には、電源電流IDDは、スイッチング動作時にのみ大きなレベルとなり、静止状態のときの静止電流IDDQは非常に低レベルとなる。一方、ブリッジ故障等の故障が生じると、所定の静止ポイントにおいて静止電流IDDQが故障なしの場合に比して大きくなる。
例えば、図9(a)に示すブリッジ故障204が存在する場合には、CMOSインバータ201の出力VOUTがLowのとき、すなわち入力VINがHighでPチャンネルMOSFET202がOFF、NチャンネルMOSFET203がONの場合であっても、ブリッジ故障204により出力端子204へ電源VDD側からブリッジ故障204を介してリーク電流が流れ込む。このため、図10(b)に示すように、故障がない場合には、停止(スタンバイ)状態であれば電源電流IDDQがほぼ0であるのに対し、図10(a)及び図10(c)に示すように、CMOSインバータ201の出力VOUTがLowのときは、ブリッジ故障204により、電源電流IDDQが上昇する。一方、出力VOUTがHighのとき、すなわちPチャンネルMOSFET202がON、NチャンネルMOSFET203がOFFであればリーク電流が流れず、静止電流IDDQのレベルがほぼ0のままとなる。
同様に、図9(b)に示すブリッジ故障205が存在する場合には、CMOSインバータ201の出力VOUTがLowのときはリーク電流が流れないものの、出力がHighのときはブリッジ故障205を介してグラウンドGND側へリーク電流が流れるため、上述と同様、スタンバイ時に電源電流IDDQが上昇する。このように、CMOSインバータ201の出力VOUTをHigh又はLowに固定し、静止電流IDDQを測定することで、回路に含まれるブリッジ故障を検出することができ、COMSインバータ201のこのようなブリッジ故障を見つけるためのテスト手法がIDDQテストである。
一方、動作時の電源電流を測定して故障を検出する方法として、特許文献1に記載の集積回路の故障検出装置がある。以下、静的電源電流IDDQに対し動的な電源電流(消費電流)を本明細書においては動作電流IDDTという。この特許文献1に記載の故障検出装置においては、電源電流値が増加しても最小分解能を低く抑えることを目的とし、テスト対象となる被試験集積回路にテスト信号を印加したときに当該被試験集積回路に流れる電源電流の周波数を解析することにより故障を検出する故障検出装置において、集積回路に流れる電源電流値の電流観測信号から直流成分を除去して交流成分のみを抽出する直流成分除去手段を設けたものである。
この故障検出装置においては、テスト・パタンを連続して切り替えることで回路を動的に変化させ、その時の動作電流IDDTの変化をサンプリングユニットで取り込み、故障の有無を検出するものである。この方法は、回路の状態が変化したことによる動作電流IDDTの遷移を測定し、例えば動作しないなどの不良箇所(回路)があれば、良品と比較してその動作電流IDDTは違う状態に遷移するため、これをフーリエ変換によるスペクトル分析にかけることで不良品を検出している。この際、動作電流IDDTの交流成分のみを抽出し、直流成分を除去することにより細かい分解能が得られるようになるため、故障検出の感度を向上させることができる。
特開2003−185698号公報
しかしながら、従来のIDDQテストにおいては、動作電流に対して想定している故障モードで流れる電流が微少なため、正確な測定が困難という問題点がある。すなわち、動作状態の電流を測定する必要があるが、LSI製造プロセスが微細化すればするほど、個々のリーク電流は大きくなる傾向にあり(数10〜100nA)、デバイスによってはよって動作電流が数十mAのオーダーになる場合もある。これに対し、ブリッジ故障に流れる電流は数百μA以下のオーダーになる場合がある。
通常、テスタの電流測定精度は、測定レンジの0.2%程度である。つまり数十mAオーダーの動作電流を測るためには例えば100mAレンジを使用する必要があるが、このレンジの精度は100mA×0.2%=200μAとなる。仮にブリッジ故障に流れる電流が100μAだったとすると、上記精度ではブッリジ故障の有無を正確に測定することができない。
また、特許文献1に記載の方法ではテスト・パタンを連続して切り替え、トランジスタの状態を一定(ONの状態又はOFFの状態)にすることなく常にON・OFFを切り替えさせ、そのときの電流の変化をフーリエ変換を用いてスペクトルパワーに変換し、良品に比べて変化があるかどうかで判断している。すなわち、テスト信号を集積回路に印加したときに流れる電源電流(IDDT)を観測し、周波数領域で解析することで故障による異常電源電流を短時間で検出する手法であるため、被試験集積回路においていずれかのトランジスタにブリッジ故障があってもこれを検出することが困難であるという問題点がある。
すなわち、特許文献1に記載の技術は、ダイナミックな動作電流を測定することで、例えばCMOSインバータのいずれか一方のトランジスタがON・OFFしない等などの機能(ファンクション)テストを行うものである。したがって、常にテスト・パタンを切り替えることでダイナミックに回路の状態を変化させることになり、CMOSインバータ201のHigh、Lowが常に切り替わる。このため、電源電流の測定の間、ブリッジ故障によるリーク電流(異常電流)が流れたり、止まったりしてしまう。ブリッジ故障による異常電流は、CMOSインバータ201がHigh又はLowの固定(静止)状態になったときに検出可能となる微小な電流であるため、このように、CMOSインバータ201をHigh、Lowに切り替えながら測定する手法ではブリッジ故障による異常電流を検出することが困難である。
近時のLSIにおいては、例えば携帯情報機器等に使用される場合は特に、更なる低消費電力化を図るべく、ブリッジ故障によるリーク電流をできるだけ低減することが望まれている。また、製品の品質向上、ライフタイム欠陥の排除、信頼性の向上、及び総テストコストの削減等を図るためにもこのようなブリッジ故障を検出することが望ましい。
上述した課題を解決するために、本発明にかかる故障検出方法は、試験対象となる被試験集積回路を前記被試験集積回路に含まれるトランジスタをオン又はオフの状態に静止させた任意の静止状態である静止ポイントに設定し、前記静止ポイントにおいて所定の周波数の正弦波で変調された変調電圧信号を前記被試験集積回路に電源として印加し、前記静止ポイントにおいて前記被試験集積回路に流れる電源電流の情報を含む電圧情報である判定用信号を抽出し、前記判定用信号の前記所定の周波数における振幅の大きさに基づき前記被試験集積回路の良否を判定するものである。
本発明においては、被試験集積回路に対し変調電圧信号を電源として印加することで、被試験集積回路から得られる観測信号から直流成分を除去した判定用信号を抽出すると、この判定用信号における所定の周波数に電源電流の情報が現れるため、他の周波数成分はノイズ等とし、当該所定の周波数におけるスペクトル成分のみに着目して被試験集積回路の良否を判定することができる。
本発明にかかる信号抽出回路は、試験対象となる被試験集積回路から判定用信号を抽出する信号抽出回路であって、前記被試験集積回路に含まれるトランジスタをオン又はオフの状態に静止させた任意の静止状態である静止ポイントに設定された被試験集積回路に対し、前記静止ポイントにおいて所定の周波数の正弦波で変調された変調電圧信号を前記被試験集積回路に電源として印加する電源生成部と、前記静止ポイントにおいて前記被試験集積回路に流れる電源電流の情報を含む観測信号から直流成分を除去した判定用信号を抽出し、前記判定用信号を、前記判定用信号における前記所定の周波数における振幅の大きさに基づき前記被試験集積回路の良否を判定する判定装置に供給する判定用信号抽出部とを有するものである。
本発明においては、判定用信号抽出部にて抽出される判定用信号の所定の周波数に電源電流の情報が含まれているため、これを判定装置に供給すれば、判定装置において所定の周波数のスペクトル成分の大きさを解析し、簡単かつ正確に良否判定を行なうことができる。
本発明にかかる故障検出装置は、試験対象となる被試験集積回路を、当該被試験集積回路に含まれるトランジスタをオン又はオフの状態に静止させた任意の静止状態である静止ポイントに設定するにする静止ポイント設定部と、前記静止ポイントに設定された前記被試験集積回路に対し所定の周波数の正弦波で変調した変調電圧信号を電源として印加する電源生成部と、前記静止ポイントにおいて前記被試験集積回路に流れる電源電流の情報を含む観測信号から直流成分を除去した判定用信号を抽出する判定用信号抽出部と、前記判定用信号の前記所定の周波数における振幅の大きさに基づき被試験集積回路の良否を判定する判定部とを有するものである。
本発明においては、被試験集積回路を任意の静止状態における静止ポイントに設定し、その静止状態における電源電流の情報を所定の周波数に変調した変調電圧信号に重畳した観測信号として取得することができ、この交流成分のみを抽出した判定用信号をスペクトル解析し、当該所定の周波数におけるスペクトル成分の大きさに着目して被試験集積回路の良否判定を実行することができる。
本発明にかかる故障検出方法は、試験対象となる集積回路にテストパタンを印加するパタン発生部と、前記集積回路に電源電圧を供給する電源部と、前記集積回路の電源電流の情報を含む電圧情報を検出する検出部と、前記電圧情報に基づいて前記集積回路の良否を判定する判定部と、備えた試験装置による故障検出方法であって、前記パタン発生部が、前記集積回路にテストパタンを印加した後第1の測定ポイントで前記テストパタンを停止させ、前記集積回路に含まれるトランジスタをオン又はオフの状態に静止させた第1の静止ポイントに設定するステップと、前記電源部が、前記集積回路の電源電圧に所定の周波数の正弦波で変調をかけるステップと、前記検出部が、前記第1の静止ポイントにおける前記集積回路の電源電流の情報を含む第1の電圧情報を取得するステップと、前記パタン発生部が、前記集積回路に停止させた前記テストパタンを再び印加した後、前記第1の測定ポイントとは異なる第2の測定ポイントで前記テストパタンを停止させ、前記集積回路に含まれる前記トランジスタをオン又はオフの状態に静止させた第2の静止ポイントに設定するステップと、前記電源部が、前記集積回路の前記電源電圧に前記所定の周波数の正弦波で変調をかけるステップと、前記検出部が、前記第2の静止ポイントにおける前記集積回路の電源電流の情報を含む第2の電圧情報を取得するステップと、前記判定部が、前記第1の電圧情報の前記所定の周波数における振幅と、前記第2の電圧情報の前記所定の周波数における振幅との比較値に基づいて前記集積回路の良否を判定するステップと、を有するものである。
本発明によれば、ノイズ等の影響を排除することができる静止状態のIDDQを測定することができ、正確な故障判定が可能になる。
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。本実施の形態におけるテスト装置は、良否判定の対象となる被試験集積回路に対しテスト・パタンを印加し、ある一の静止状態における電源電流(静止電流IDDQ)と、他の静止状態における静止電流IDDQとの差を求めることにより、又はある一の静止状態における被試験集積回路に流れる静止電流IDDQと、良品と認められた比較対象の参照用集積回路の静止電流IDDQとの差を求めることで、被試験集積回路のブリッジ故障の有無を検出するものである。
CMOS回路は数万ゲートの大規模なものになると、例えばテストポイントを変えたことによる状態の変化があっても、Highになっているインバータの数とLowになっているインバータの数の比はほとんど変わらない。つまり、ブリッジ故障等の故障がない理想的な状態であるならば、テストポイントを変えても動作電流はほとんど変化せず、異常電流の有無を検出することが困難である。そこで、本実施の形態においては、被試験集積回路の各CMOSインバータをHigh又はLowに固定した状態の電源電流(静止電流IDDQ)を測定することで異常電流の有無を検出する。特に、本実施の形態においては、被試験集積回路において複数の異なる静止状態(静止ポイント)での静止電流IDDQの測定し、それらの差(静止電流IDDQ差)の大きさに応じて良否判定を行なう。
この静止電流IDDQに対して、ブリッジ故障に流れる電流は、上述したように極めて微小な値であり、測定精度上この静止電流IDDQ差を検出することが困難であるほか、ノイズ等の影響を極めて受けやすい。ただし、ブリッジ故障に流れるリーク電流は、静止状態の動作電流であるため、LSIをCMOSインバータの集合体として見ると、この静止状態の動作電流はCMOSインバータ個々のリーク電流の足し算となる。個々のリーク電流は小さい(数100pA〜数nA)が、これが数100万個あると全体として大きな電流(uA〜mA)になってしまうため低消費電力化の妨げになる。そこで、本願発明者が鋭意研究した結果、電源電圧を所定の周波数に変調して被試験集積回路(Device Under Test(DUT))に供給し、得られた被試験集積回路の電源電圧から交流成分のみを抽出し、これを周波数分解した結果において、変調した周波数でのスペクトル成分の大きさの変化を調べれば、ノイズ等の影響を除去して極めて正確に静止電流IDDQ差を測定できることを見出した。こうして得られた静止電流IDDQ差の値に基づき故障の有無を判断することで、従来は検出困難だった微小なリーク電流を検知することができ、故障検出制度を向上させることができる。
ここでは先ず、本発明の理解を容易にするため、本発明における被試験集積回路のテスト方法の原理について説明しておく。図1は、本発明の原理を説明する図である。図1(a)に示すように、集積回路101を多数のCMOSインバータ102の集合体とみなした場合、各CMOSインバータ102の出力をHigh又はLowに固定すれば、図1(b)に示すように、集積回路101は等価的に1つの抵抗Rとみなすことができる。
静止電流IDDQ差を利用した本実施の形態における被試験集積回路のテスト方法(以下、静止電流IDDQ差テスト)は、このような任意の静止状態である静止ポイント(測定ポイント)のうち、一の測定ポイントにおける集積回路101に流れる静的な電源電流(IDDQ)を測定し、他の静止状態における集積回路101に流れる静止電流IDDQを測定し、これらの静止電流差IDDQの差を求め、この静止電流IDDQ差に基づきブリッジ故障の有無を検出するものである。ここで、ブリッジ故障が発生した場合、CMOSインバータにはブリッジ故障を介してリーク電流が流れる。すなわち、ブリッジ故障により集積回路101に流れる静止電流IDDQが大きくなり、抵抗Rに流れる電流値が本来の値より大きくなる。この集積回路101に流れる静止電流IDDQの変化を測定すれば、ブリッジ故障の有無を検出することができる。
このため、本実施の形態においては、静止電流IDDQを電圧に変換し、静止電流IDDQの変化を電圧変化として求める。静止電流IDDQを電圧に変換してその変化をシミュレーションした結果を図2に示す。図2は縦軸に電圧をとり横軸に時間をとって、ブリッジ故障などの異常の有無による電圧変化を示すグラフ図である。ここで、集積回路101の電源電圧V0は所定の周波数にて変調されているが、回路に異常がある場合(異常電流あり)と回路に異常がない場合(異常電流なし)とを分かりやすくするため、電源電圧の振幅を大きくして示す。また、異常電流あり、異常電流なしの電圧波形は、集積回路101の電源電圧V0に対し、集積回路101に流れる電源電流を例えば抵抗(抵抗値r)により電圧に変換して重畳したもの(以下、観測電圧という。)として示している。
集積回路を図1(b)の抵抗Rとみなすとき、異常電流なしの場合においてこの抵抗Rに流れる電流(電源電流に相当)を通常電流Inとすると、図2に示すように、異常電流なしのときの観測電圧Vnは、V0+In×rとなる。一方、ブリッジ故障がある場合には等価抵抗Rが小さくなったものとみなすことができ、集積回路とみなされた抵抗Rに流れる電流は、電流Iaとなるとする。この電流Iaは、通常電流Inが異常電流Ieに相当する分だけ増加したものとなる。この異常電流Ieが存在する場合の観測電圧Vaは、V0+Ia×r=V0+(In+Ie)×rとなり、図2に示すように異常電流Ieの分のIe×rだけ、電圧Vaの電圧波形の振幅が大きくなる。この振幅の差分を求めることで、異常電流の有無、すなわちブリッジ故障等の故障の有無を検出することができる。
また、故障箇所に流れる異常電流は、動作電流に対して微少であり、測定レンジの最適化が難しい。また、微少であることからノイズの影響を受けやすい問題点がある。そこで、本実施の形態においては、この異常電流の有無による電流変化情報を正確に抽出するため、集積回路に印加する電源電圧を適当な周波数に変調し、正弦波電圧の振幅変化に変換する。この変調電圧信号を電源として供給し、被試験集積回路の任意の測定ポイントで消費される静止電流IDDQの情報を電圧に変換し上記変調電圧信号に重畳する。このことにより、変調周波数における振幅の変化を静止電流IDDQにおける異常電流の有無の情報として取得することができ、それ以外の周波数成分はノイズ等であるとして無視することができるため、ノイズの影響を受けずに、極めて正確に故障の有無の判定が可能となる。
次に、本実施の形態にかかる集積回路の故障検出装置について説明する。図3は、本発明の第1の実施の形態にかかる集積回路の故障検出装置を示すブロック図である。図3に示すように、故障検出装置1は、任意の測定ポイントにおいて被試験集積回路30に流れる電源電流の情報を含む観測信号から故障判定用の判定用信号を抽出する判定用信号抽出回路10と、この信号抽出回路10からの判定用信号を解析し、故障の有無を判定する判定装置40とを有する。
信号抽出回路10は、被試験集積回路30の電源端子15に接続され、被試験集積回路に流れる電流に応じた、所定の周波数に変調された交流成分のみからなる電圧信号を判定用信号25として出力し、判定装置40へ供給する。この信号抽出回路10は、電源11、電源電圧を変調し変調電圧信号21とする変調部12、変調部12及び被試験集積回路30の端子15に接続され、被試験集積回路30の静止電流IDDQの情報を含む観測信号22を出力する観測信号生成部としてのオペアンプ13とを有する。また、一端がオペアンプ13の出力に接続され他端が被試験集積回路30の端子15に接続される抵抗14、上記一端に接続される直流成分除去部としてのハイパスフィルタ(HPF)16、HPF16に接続される増幅器17を有する。
変調部12は、電源電圧に所定の周波数f0の正弦波を重畳させ電源電圧を変調した電源電圧を生成し、オペアンプの非反転入力に供給する。この周波数f0は、後述する判定装置40にてその周波数のスペクトル成分のみを抽出する際に使用するものであり、適宜選択することができる。例えば、解析に要する時間を考慮し、例えば数十kHz乃至1000kHz程度の周波数とすることができる。変調された電圧信号21が、被試験集積回路30に与える電源電圧となる。後述する判定装置40がこの周波数でのゲイン比を判定することで、ノイズ等の影響を受けず、極めて微小な電圧変化であっても観測することができる。
抵抗14は、オペアンプ13から被試験集積回路30に供給される電流、すなわち被試験集積回路30が消費する電流を電圧に変換する。したがって、オペアンプ13の出力は、変調電圧信号21に対し静止電流IDDQを電圧に変換して重畳した電圧信号となり、この電圧信号は、静止電流IDDQの情報を含む信号となる。以下、この信号を観測信号22という。
抵抗14に流れる電流は、被試験集積回路30にブリッジ故障が存在する場合には、そのブリッジ故障に流れる異常電流を含むものとなる。HPF16は、異常電流の有無を示す電流情報を含む観測信号22からその直流成分を除去する。増幅器17は、直流成分が除去された信号を任意の振幅に変換し、判定用信号25として出力する。
判定装置40は、増幅器17から出力される判定用信号25を所定のサンプリングポイントで取り込み解析し、ブリッジ故障の有無を判定する。この判定装置40は、被試験集積回路30にテスト・パタンを供給するテストパタンプログラム格納ユニット41と、増幅器17からの判定用信号25を所定のサンプリングポイントで取り込み、周波数成分に分解し、故障の有無を判定するサンプリング・演算ユニット42とを有する。テストパタンプログラム格納ユニット41は、所定のテスト・パタンを被試験集積回路30へ供給し、任意の測定ポイントで被試験集積回路30に含まれるトランジスタをオン又はオフの状態に静止させた静止状態に設定する静止ポイント設定部として機能する。テスト・パタンは、被試験集積回路に対応して予め記憶されたものであっても、テストパタンプログラム格納ユニット41に格納されたプログラムにより生成するようにしてもよい。
サンプリング・演算ユニット42は、判定用信号をサンプリングし、高速フーリエ変換FFT(Fast Fourier Transform)により時間軸を周波数軸に変換し、変調部12の変調周波数におけるスペクトル成分の大きさを解析する。そして、一の測定ポイントにおけるスペクトル成分の大きさと他の測定ポイントにおけるスペクトル成分の大きさとの差分を求め、例えばこの差分が所定の閾値以上であれば故障ありと判定したり、故障なしと判定されている参照用集積回路におけるスペクトル成分の大きさを基準値として求めておき、それらを比較し、当該基準値から所定の閾値以上はずれている場合には当該被試験集積回路を故障ありと判定したりすることができる。
また、参照用集積回路の基準値及び被試験集積回路のスペクトル成分の大きさを各測定ポイントにおいてそれぞれ比較した場合、例えば基準値から所定の閾値以上はずれる測定ポイントが所定数以上存在した場合には、故障ありの不良品と判定することができる。また、これに限らず、例えば、通常、いずれの測定ポイントであっても故障なしの良品であれば静止電流IDDQは略同程度に小さいレベルであることから、例えば参照用集積回路にて複数点の測定ポイントにおける変調周波数のスペクトル成分の大きさを求めておき、これを平均したものを基準値として使用してもよい。
次に、本実施の形態にかかるテスト方法について説明する。図4は、本実施の形態にかかるテスト方法を示すフローチャートである。先ず、テストパタンプログラム格納ユニット41においてテスト信号のテスト・パタンを生成する(ステップS1)。なお、上述したように、テスト・パタンは、テストパタンプログラム格納ユニット41にて生成せず、予め用意されたテスト・パタンを使用してもよい。このテストパタンプログラム格納ユニット41から被試験集積回路30に対しテスト信号を供給する(ステップS2)。そして、テスト・パタンを走らせ、任意のIDDQ測定パターンの測定ポイントで停止(HOLD)する(ステップS3)。
次に、変調部12により電源11に所定の振幅をもった正弦波を重量する。これにより、変調された変調電圧信号21が被試験集積回路30に供給される。オペアンプ13の出力には被試験集積回路30が消費する静止電流IDDQを抵抗14により電圧に変換した変化分が変調電圧信号21に上乗せされた観測信号22が現れる。この観測信号22は、被試験集積回路30において消費された静止電流IDDQの情報が含まれる電圧信号である。次に、観測信号22の正弦波の一定周期分の振幅を観測する(ステップS6)。
そして、再びテスト・パタンを走らせ別のIDDQ測定ポイントに変更し(ステップS8)、ステップS4からの処理を繰り返す。こうして測定ポイントを変更し、各測定ポイントにおいて異常電流の有無を含めた静止電流IDDQの電流情報が含まれる観測信号22を取得していく。そして、全測定ポイントにおいて観測が終了したと判断された場合(ステップS7:Yes)、各測定ポイントにおける観測結果を解析する。解析においては、各測定ポイントの変調周波数におけるスペクトル成分の大きさの差分が所定の値未満か否か等を判定し、差が大きい場合は異常(故障ありの不良品)、差が小さい場合は正常(故障なしの良品)と判断することができる(ステップS9)。
なお、本実施の形態においては、ステップS7において、全測定ポイントにおいて観測した後、異常の有無による被試験集積回路30の良否判定を行なうものとしているが、全ての測定ポイントにおける測定の終了後ではなく、一又は所定数の測定ポイントの測定の後、良否判定を行い、異常であると判定された場合はそこでテストを終了するようにしてもよい。これにより、テストを全測定ポイントの測定を待たずに途中で打ち切ることができる。
次に、観測信号22から判定装置40に供給される判定用信号25の抽出方法について説明する。上述したように、判定用信号25は、各測定ポイントにおける観測信号22がHPF16を介すことで直流成分が除去され、交流成分のみとされ、これを増幅器17により増幅した信号である。
図5は、変調部12にて変調された変調電圧信号21、異常電流の有無を含む電流情報が含まれる観測信号22、観測信号22から直流成分を除き交流成分のみとした判定用信号25の波形を示す図である。なお、本図には、1周期分の波形のみを示すが、複数周期分の波形を測定して平均するなどしてもよいことは勿論である。また、判定用信号25は、HPF16の出力を増幅器17にて所定の振幅に増幅したものとして得られるが、ここでは説明の簡単のため、HPF16の出力=増幅器17の出力=判定用信号25として説明する。
また、図5において、t1、t3は、任意の測定ポイント、ここでは、それぞれ測定ポイント1及び測定ポイント2とされる時刻を示す。この時刻t1にて測定ポイント1とされた被試験集積回路30を、時刻t1〜t2の間静止状態し、その静止状態において被試験集積回路30が消費する電源電流(静止電流IDDQ)を観測する。また、時刻t3〜t4の間、第2の測定ポイントとされた静止状態の被試験集積回路30の静止電流IDDQの観測を行なう場合について説明する。
図5に示すように、変調電圧信号21は、電圧V0が周波数f0の正弦波により変調された電圧信号であり、周波数f0の正弦波電圧信号となっている。なお、V0は、電圧信号21の直流成分を示す。観測信号22は、被試験集積回路30が測定ポイント1、測定ポイント2とされた静止状態において消費する静止電流IDDQの情報を含む電圧信号である。被試験集積回路30で消費される静止電流IDDQが抵抗14にて電圧に変換され変調電圧信号21に重畳されるため、変調電圧信号21より大きな電圧となっている。ここで、V1が静止電流IDDQにより重畳される分の直流成分を示す。
各測定ポイント1、2における観測信号22の振幅の変化を調べれば、ブリッジ故障により消費電流が多い不良品を判定することができるが、観測信号22は、その振幅の変化量に対し、DC成分(V0+V1)が大きい。このため、HPF16により観測信号22の不要な直流成分(V0+V1)を取り除き、交流成分のみの判定用信号25とする。なお、判定用信号25は必要であれば適宜所定の振幅値に増幅される。
観測信号22は、被試験集積回路30にブリッジ故障等がなければ、いずれの測定ポイント1、2においても同様の波形が得られる。すなわち、良品ならば被試験集積回路30に流れる静止電流IDDQのレベルに差はなく、判定用信号25の振幅に変化は現れない。一方、被試験集積回路においてブリッジ故障がある場合、電流が増加又は減少し、振幅に変化が生じる。ここでは、第2の測定ポイントにおいてブリッジ故障により、被試験集積回路30の静止電流IDDQが正常時(判定用信号25参照)より増加し(判定用信号25参照)、これにより信号25の振幅が正常時より大きくなっている例を示している。
ここで、図5に示す交流成分のみを抽出した判定用信号25、25には、実際にはノイズが乗っているため、測定ポイント1での判定用信号25と、測定ポイント2での判定用信号25との電位差ΔV(V3−V2)を求めることは困難である。これに対し、本実施の形態においては、観測信号22、判定用信号25は、周波数f0で変調されているため、判定については正弦波の周波数f0成分のみに着目すればよい。したがって、取り込んだ判定用信号25をフーリエ変換し、この周波数f0における振幅の大きさの変化を比較して判定することができる。このように判定時において周波数成分を選択することができるため、ノイズによる外乱を除去することができ、適正な測定レンジで確度の高い測定が可能となる。
各測定ポイントにおける静止電流IDDQ差を抽出する場合、判定装置40においては、先ず、増幅器17の出力をサンプリングし、サンプリングデータを高速フーリエ変換FFTする。電源を変調する正弦波の周波数をf0とすると、静止電流IDDQの変化は判定用信号25のf0成分の振幅変化として観測することができる。図6(a)及び図6(b)は、それぞれ測定ポイント1、測定ポイント2における判定用信号25の時間軸を周波数軸に変換したデータを示す模式図である。このようにFFTにより横軸を周波数とした信号に変換することで、変調周波数f0におけるエネルギを求めることができる。図6(a)は、測定ポイント1での変調周波数f0における振幅(エネルギ)E1を示し、図6(b)は、測定ポイント2での変調周波数f0におけるエネルギE2を示す。
このエネルギE1、E2を利用した判定方法としては例えば以下の3つの方法がある。すなわち、例えば、測定ポイント1での変調周波数f0におけるエネルギE1と、第2の測定ポイントでの変調周波数F0におけるエネルギE2との差分(E1−E2)を求める。これにより、異常電流の有無のみならず、増幅器17のオフセットエラーをキャンセルすることができる。また、エネルギE1と、エネルギE2との差分をとった後、比((E1−E2)/E1)を求める。これにより、異常電流の有無のみならず、増幅器17のオフセットエラー及びゲインエラーをキャンセルすることができる。更にまた、エネルギE1と、エネルギE2との比(E1/E2)を求める。これにより、異常電流の有無のみならず、増幅器17のゲインエラーをキャンセルすることができる。
ここで、エネルギE1、E2は、それぞれ測定ポイント1、2におけるエネルギとして説明しているが、上述のように、参照用集積回路における所定の一又は複数の測定ポイントにおけるエネルギ(基準値)をE2とした場合、被試験集積回路30のエネルギ(比較値)E1と基準値E2との差分をとるのみならず、差分をとってから比を求めたり、両エネルギの比を求めることで、基準値とのゲインエラー、オフセットエラーをキャンセルすることができる。
判定装置40においては、このようにして各測定ポイントにおけるエネルギEの差又は比(比較値)を求め、それらを比較し、比較結果に基づき被試験集積回路が良品であるか否かを判定する。例えば、各測定ポイントにおける比較値の差が所定の閾値以上である場合には、被試験集積回路30を不良品とみなすことができる。又は、予め良品をテストし、各測定ポイントにおける比較値の差分を求めておき、この良品の比較値の差分より、被試験集積回路の比較値の差分が所定の閾値以上外れている場合に、当該被試験集積回路を不良品とみなすことができる。
本実施の形態において、仮にブリッジ故障があった場合、その測定ポイントで静止電流IDDQが増加することを利用し、任意のテスト・パタンの任意の測定ポイントで、回路の状態をトランジスタのON・OFFを固定した静止状態とし、このときに予め所定の周波数f0に変調した変調電圧を被試験集積回路30に印加して被試験集積回路30における消費電流(静止電流IDDQ)を含む電源情報を抽出し、所定の周波数f0における測定ポイント毎の静止電流IDDQの差分をとることで、ノイズの影響を除去し、極めて高い測定精度で異常電流の有無を検出することができる。
このように、電源電圧に正弦波を重量させ、任意のテスト・パタンのテストポイントにおいて、動作電流を抵抗によって正弦波電圧に変換することで、異常電流による電流差を正弦波の振幅変化に変換し、これをフーリエ変換して変調した周波数の位置での振幅を比較することで、ノイズ等の影響を受けず、静止電流IDDQの差を測定することができ、極めて正確にブリッジ故障の有無を検出することができる。
次に、本発明の第2の実施の形態について説明する。図7は、本実施の形態にかかる故障検出装置を示すブロック図である。なお、図1に示す第1の実施の形態と同一構成要素には同一の符号を付してその詳細な説明は省略する。上述の実施の形態においては、HPF16により直流成分を除去した信号を増幅器17にて増幅する信号抽出回路10が設けられていたが、本実施の形態においては、直流成分を除去し、得られた信号を増幅するためにLPF56、差動アンプ57、及びコンデンサ58を有する信号抽出回路50を有する。
すなわち、本実施の形態における信号抽出回路50は、電源11及び変調部12からなる電源生成部と、被試験集積回路30が消費する電源電流の電流情報を含む観測信号22を出力するオペアンプ13と、被試験集積回路30の静止電流IDDQを電圧に変換する抵抗14とを有する。更に、抵抗14の被試験集積回路30側に接続され、変調電圧信号20から交流成分を取り除き直流成分のみとした直流信号23を出力する、交流成分除去部としてのロウパスフィルタLPF56と、被試験集積回路30にて消費される静止電流IDDQの電流情報が含まれる観測信号22と直流信号23との差分をとって増幅する、差分信号生成部としての差動アンプ57と、差増アンプ57の出力(差分信号24)から直流成分を除去して交流成分のみを抽出する、判定用信号出力部としてのコンデンサ58とを有する。
図8(a)乃至図8(d)は、本実施の形態にかかる故障検出装置の各ブロックから出力される信号波形を示す図であって、図8(a)は、変調電圧信号21、被試験集積回路に流れる静止時の消費電流(静止電流IDDQ)の情報を含む観測信号22を示す。また、図8(b)は、LPF56により交流成分が取り除かれた後の直流信号23を示す。また、図8(c)は、差動アンプ57により観測信号22と直流信号23との差分をとった差分信号24を示し、図8(d)は、差分信号24から直流成分を取り除いた判定用信号25を示す。
図8(a)に示すように、変調電圧信号21、観測信号22は、上述の第1の実施の形態と同様である。すなわち、変調電圧信号21は、電圧V0が所定の周波数f0にて変調されたものである。観測信号22は、静止時に被試験集積回路30にて消費される静止電流IDDQが抵抗14にて電圧に変換され、この分の電位が変調電圧信号21に重畳された信号となる。
ロウパスフィルタLPF56は、被試験集積回路30に変調電圧信号21を印加する端子15と抵抗14との間に接続され、図8(b)に示すように、変調電圧信号21の交流が取り除かれ直流成分のみの直流信号23となる。この直流成分のみの直流信号23の大きさはV0となる。
差動アンプ57は、観測信号22と直流信号23との差電圧を任意の比率に増幅した信号24を出力する。なお、図8(c)においては、説明の簡単のため、単に観測信号22と直流信号23との差電位を示す。差分信号24は、被試験集積回路30の静止電流IDDQを抵抗14にて電圧に変換した直流成分V1を有する。この差分信号24をコンデンサ58を通すことで、直流成分V1を除去し、交流成分のみとされた判定用信号25、25が生成される。
測定においては、先ず、テスト・パタンを走らせ、任意の測定ポイント1でHOLDする。そして、電源11、変調部12により、電圧源に所定の振幅をもった正弦波を重量した変調電圧信号21を生成する。オペアンプ13の出力には被試験集積回路30の消費静止電流IDDQが抵抗14で電圧に変換され、変調電圧信号21に上乗せされた観測信号22が現れる。
次に正弦波の一定周期の経過後、別のIDDQ測定ポイント2に変更する。良品ならば被試験集積回路30に流れる電流値にほとんど差はないため、観測信号22の振幅に変化はないが、ブリッジ故障がある場合、電流が増加又は減少し、図8(a)に示す観測信号22のように測定ポイントに応じてその振幅が変化する。この観測信号22は、振幅の変化量に対して直流成分が大きいため、差動アンプ57にて、不要な直流成分を除去するためにLPF56の出力(直流信号23)と観測信号22との差をとり増幅し、コンデンサ58で交流成分のみを抜き出した判定用信号25を抽出し、これを判定装置40に取り込む。その後は、上述の第1の実施の形態と同様である。
本実施の形態においても、電源を所定の周波数f0にて変調して被試験集積回路30に印加することで、静止電流IDDQの変化は各測定ポイントの判定用信号25、25のf0成分の振幅変化に現れる。これを観測するため、判定用信号25をサンプリング・演算ユニット42で取り込み、フーリエ変換し、周波数f0におけるスペクトル成分の大きさ(振幅)を比較する。ノイズの周波数成分はランダムであるが、本実施の形態においては、f0の振幅のみに着目すればよく、ノイズをf0以外の周波数成分として分離することができ、ノイズ、外乱等の影響をキャンセルすることが可能となると共に、電流を電圧に変換し、適正な変調振幅により測定レンジを設定できるため、極めて正確にIDDQ差の情報を抽出することができる。
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
本発明の原理を説明する図であって、(a)は、集積回路を多数のCMOSインバータの集合体とみなすことを説明する図、(b)は、その場合に集積回路を1つの抵抗の等価回路とみなすことを説明する図である。 図1(b)の等価回路とみなした集積回路に印加する電源の故障の有無に応じた変化をシミュレーションした結果を示すグラフ図である。 本発明の第1の実施の形態にかかる集積回路の故障検出装置を示すブロック図である。 本発明の第1の実施の形態にかかるテスト方法を示すフローチャートである。 変調された電圧信号21、異常電流の有無を含む電流情報が含まれる観測信号22、観測信号22から直流成分を除き交流成分のみとした判定用信号25の波形を示す図である。 (a)及び(b)は、それぞれ測定ポイント1、測定ポイント2における判定用信号25の時間軸を周波数軸に変換したスペクトル成分を示す模式図である。 本発明の第2の実施の形態にかかる故障検出装置を示すブロック図である。 (a)乃至(d)は、本発明の第2の実施の形態にかかる故障検出装置の各ブロックから出力される信号波形を示す図であって、それぞれ変調電圧信号21及び被試験集積回路に流れる静止時の消費電流(静止電流IDDQ)の情報を含む観測信号22、LPFによりAC成分が取り除かれた後の信号23、差動アンプ57により観測信号22と信号23との差分をとった差分信号24、並びに差分信号24からDC成分を取り除いた判定用信号25を示す図である。 (a)及び(b)は、ブリッジ故障を説明するための模式図である。 ブリッジ故障がある場合とない場合における電源電流のレベルを説明する図である。
符号の説明
10,50 信号抽出回路
11 電源
12 変調部
13 オペアンプ
14 抵抗
15 端子
17 増幅器
21 電圧信号
22 観測信号
23 直流信号
24 差分信号
25 判定用信号
30 被試験集積回路
40 判定装置
41 テストパタンプログラム格納ユニット
42 サンプリング・演算ユニット
57 差動アンプ
58 コンデンサ

Claims (16)

  1. 試験対象となる被試験集積回路を前記被試験集積回路に含まれるトランジスタをオン又はオフの状態に静止させた任意の静止状態である静止ポイントに設定し、
    前記静止ポイントにおいて所定の周波数の正弦波で変調された変調電圧信号を前記被試験集積回路に電源として印加し、
    前記静止ポイントにおいて前記被試験集積回路に流れる電源電流の情報を含む電圧情報である判定用信号を抽出し、
    前記判定用信号の前記所定の周波数における振幅の大きさに基づき前記被試験集積回路の良否を判定する故障検出方法。
  2. 複数の前記静止ポイントにおける前記スペクトル成分の大きさの差分に基づき前記被試験集積回路の良否を判定する
    ことを特徴とする請求項1記載の故障検出方法。
  3. 複数の前記静止ポイントにおける前記スペクトル成分の大きさと基準値との比較結果に基づき前記被試験集積回路の良否を判定する
    ことを特徴とする請求項1記載の故障検出方法。
  4. 前記基準値は、良品と判定された参照用集積回路における前記スペクトル成分の大きさである
    ことを特徴とする請求項3記載の故障検出方法。
  5. 前記判定用信号を抽出する際は、前記静止ポイントにおいて前記被試験集積回路に流れる電源電流を電圧に変換して前記変調電圧信号に重畳した前記観測信号から直流成分を除去する
    ことを特徴とする請求項1乃至4のいずれか1項記載の故障検出方法。
  6. 前記判定用信号を抽出する際は、前記静止ポイントにおいて前記被試験集積回路に流れる電源電流を電圧に変換して前記変調電圧信号に重畳した前記観測信号と、前記変調電圧信号から交流成分を除去した直流信号との差分信号を求め、前記差分信号から直流成分を除去する
    ことを特徴とする請求項1乃至4のいずれか1項記載の故障検出方法。
  7. 試験対象となる被試験集積回路から判定用信号を抽出する信号抽出回路であって、
    前記被試験集積回路に含まれるトランジスタをオン又はオフの状態に静止させた任意の静止状態である静止ポイントに設定された被試験集積回路に対し、前記静止ポイントにおいて所定の周波数の正弦波で変調された変調電圧信号を前記被試験集積回路に電源として印加する電源生成部と、
    前記静止ポイントにおいて前記被試験集積回路に流れる電源電流の情報を含む観測信号から直流成分を除去した判定用信号を抽出し、前記判定用信号を、前記判定用信号における前記所定の周波数における振幅の大きさに基づき前記被試験集積回路の良否を判定する判定装置に供給する判定用信号抽出部とを有する信号抽出回路。
  8. 前記判定用信号抽出部は、前記静止ポイントにおいて前記被試験集積回路に流れる電源電流を電圧に変換し前記変調電圧信号に重畳して前記観測信号とする観測信号生成部と、
    前記観測信号から直流成分を除去して前記判定用信号を出力する直流成分除去部とを有する
    ことを特徴とする請求項7項記載の判定用信号抽出回路。
  9. 前記判定用信号抽出部は、前記静止ポイントにおいて前記被試験集積回路に流れる電源電流を電圧に変換し前記変調電圧信号に重畳して前記観測信号を生成する観測信号生成部と、
    前記変調電圧信号から交流成分を除去する交流成分除去部と、
    前記観測信号と前記交流成分除去部からの直流信号とから差分信号を出力する差分信号生成部と、
    前記差分信号から直流成分を除去し、前記判定用信号を出力する判定用信号出力部とを有する
    ことを特徴とする請求項7項記載の信号抽出回路。
  10. 試験対象となる被試験集積回路を、当該被試験集積回路に含まれるトランジスタをオン又はオフの状態に静止させた任意の静止状態である静止ポイントに設定するにする静止ポイント設定部と、
    前記静止ポイントに設定された前記被試験集積回路に対し所定の周波数の正弦波で変調した変調電圧信号を電源として印加する電源生成部と、
    前記静止ポイントにおいて前記被試験集積回路に流れる電源電流の情報を含む観測信号から直流成分を除去した判定用信号を抽出する判定用信号抽出部と、
    前記判定用信号の前記所定の周波数における振幅の大きさに基づき被試験集積回路の良否を判定する判定部とを有する故障検出装置。
  11. 前記判定部は、複数の静止ポイントにおける前記スペクトル成分の大きさの差分に基づき前記被試験集積回路の良否を判定する
    ことを特徴とする請求項10記載の故障検出装置。
  12. 前記判定部は、複数の静止ポイントにおける前記スペクトル成分の大きさと基準値との比較結果に基づき前記被試験集積回路の良否を判定する
    ことを特徴とする請求項10記載の故障検出装置。
  13. 前記基準値は、良品と判定された参照用集積回路の前記スペクトル成分の大きさである
    ことを特徴とする請求項12記載の故障検出装置。
  14. 前記判定部は、前記判定用信号をフーリエ変換し、前記所定の周波数におけるスペクトル成分の大きさを抽出し、抽出したスペクトル成分の大きさに基づき前記被試験集積回路の良否を判定する
    ことを特徴とする請求項10乃至13のいずれか1項記載の故障検出装置。
  15. 前記変調電圧生成部は、電源と前記電源に前記所定の周波数の正弦波を重畳する変調部とを有する
    ことを特徴とする請求項10乃至14のいずれか1項記載の故障検出装置。
  16. 試験対象となる集積回路にテストパタンを印加するパタン発生部と、
    前記集積回路に電源電圧を供給する電源部と、
    前記集積回路の電源電流の情報を含む電圧情報を検出する検出部と、
    前記電圧情報に基づいて前記集積回路の良否を判定する判定部と、
    を備えた試験装置による故障検出方法であって、
    前記パタン発生部が、前記集積回路にテストパタンを印加した後第1の測定ポイントで前記テストパタンを停止させ、前記集積回路に含まれるトランジスタをオン又はオフの状態に静止させた第1の静止ポイントに設定するステップと、
    前記電源部が、前記第1の静止ポイントにおいて前記集積回路の電源電圧に所定の周波数の正弦波で変調をかけるステップと、
    前記検出部が、前記第1の静止ポイントにおける前記集積回路の電源電流の情報を含む第1の電圧情報を取得するステップと、
    前記パタン発生部が、前記集積回路に停止させた前記テストパタンを再び印加した後、前記第1の測定ポイントとは異なる第2の測定ポイントで前記テストパタンを停止させ、前記集積回路に含まれる前記トランジスタをオン又はオフの状態に静止させた第2の静止ポイントに設定するステップと、
    前記電源部が、前記第1の静止ポイントにおいて前記集積回路の前記電源電圧に前記所定の周波数の正弦波で変調をかけるステップと、
    前記検出部が、前記第2の静止ポイントにおける前記集積回路の電源電流の情報を含む第2の電圧情報を取得するステップと、
    前記判定部が、前記第1の電圧情報の前記所定の周波数における振幅と、前記第2の電圧情報の前記所定の周波数における振幅との比較値に基づいて前記集積回路の良否を判定するステップと、を有する故障検出方法。
JP2005013779A 2005-01-21 2005-01-21 故障検出装置及び方法、並びに信号抽出回路 Expired - Fee Related JP4824319B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005013779A JP4824319B2 (ja) 2005-01-21 2005-01-21 故障検出装置及び方法、並びに信号抽出回路
US11/334,371 US7433793B2 (en) 2005-01-21 2006-01-19 Error detection apparatus and method and signal extractor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005013779A JP4824319B2 (ja) 2005-01-21 2005-01-21 故障検出装置及び方法、並びに信号抽出回路

Publications (2)

Publication Number Publication Date
JP2006201058A JP2006201058A (ja) 2006-08-03
JP4824319B2 true JP4824319B2 (ja) 2011-11-30

Family

ID=36698003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005013779A Expired - Fee Related JP4824319B2 (ja) 2005-01-21 2005-01-21 故障検出装置及び方法、並びに信号抽出回路

Country Status (2)

Country Link
US (1) US7433793B2 (ja)
JP (1) JP4824319B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006022985A1 (de) * 2006-05-15 2007-11-22 Micronas Gmbh Schaltungsanordnung mit einer seriellen Testschnittstelle bzw. serielles Testbetriebsverfahren
DE102008018244B3 (de) * 2008-04-10 2009-11-19 Continental Automotive Gmbh Vorrichtung und Verfahren zum Erkennen eines Fehlers in einer Leistungsbrückenschaltung
US20120158346A1 (en) * 2010-12-17 2012-06-21 Silicon Image, Inc. Iddq testing of cmos devices
EP3217307B1 (en) * 2016-02-22 2018-11-07 Eshard Method of testing the resistance of a circuit to a side channel analysis of second order or more
US10983173B2 (en) 2018-07-13 2021-04-20 Lindsey Manufacturing Co. Active current monitor
FR3111011A1 (fr) * 2020-06-02 2021-12-03 Idemia Starchip Testeur de circuits integres sur galette de silicium

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777129B2 (ja) * 1988-07-19 1995-08-16 株式会社ユアサコーポレーション ニッケル電極用活物質及びその製造方法、ニッケル電極及びそれを用いたアルカリ電池の製造方法
JPH10199296A (ja) * 1997-01-09 1998-07-31 Mitsubishi Electric Corp ダイナミック型半導体記憶装置およびそのテスト方法
JP3092590B2 (ja) * 1997-09-03 2000-09-25 日本電気株式会社 集積回路の故障検出装置及びその検出方法並びにその検出制御プログラムを記録した記録媒体
US6351835B1 (en) * 1998-07-31 2002-02-26 Nec Corporation High speed LSI spectral analysis testing apparatus and method
US6229898B1 (en) * 1998-12-23 2001-05-08 Sikorsky Aircraft Corporation Active vibration control system using on-line system identification with enhanced noise reduction
JP2001021609A (ja) * 1999-07-07 2001-01-26 Mitsubishi Electric Corp 半導体集積回路の検査方法
AU2000264993A1 (en) * 2000-01-28 2002-02-13 Halliburton Energy Services, Inc. Vibration based power generator
JP4970640B2 (ja) * 2000-05-19 2012-07-11 ルネサスエレクトロニクス株式会社 スクリーニング方法、スクリーニング装置及び記録媒体
JP3696507B2 (ja) * 2000-12-28 2005-09-21 株式会社アドバンテスト 試験装置、試験方法、及び生産方法
US6833724B2 (en) * 2001-09-10 2004-12-21 University Of North Carolina At Charlotte Methods and apparatus for testing electronic circuits
JP2003185698A (ja) * 2001-12-13 2003-07-03 Nec Corp 集積回路の故障検出装置、集積回路の故障検出方法及び集積回路の故障検出プログラムを記録した記録媒体
US20040078170A1 (en) * 2002-10-17 2004-04-22 Don Di Marzio System and method for monitoring a structure
US7103456B2 (en) * 2004-04-12 2006-09-05 Sagem Avionics, Inc. PCMCIA card for remotely communicating and interfacing with aircraft condition monitoring systems
US6995554B2 (en) * 2004-06-16 2006-02-07 Agilent Technologies, Inc. Delay-locked loop and a method of testing a delay-locked loop

Also Published As

Publication number Publication date
US20060167639A1 (en) 2006-07-27
US7433793B2 (en) 2008-10-07
JP2006201058A (ja) 2006-08-03

Similar Documents

Publication Publication Date Title
JP2783243B2 (ja) Cmos集積回路の故障検出方法及び装置
JP4824319B2 (ja) 故障検出装置及び方法、並びに信号抽出回路
US5483170A (en) Integrated circuit fault testing implementing voltage supply rail pulsing and corresponding instantaneous current response analysis
JP2000171529A (ja) 回路欠陥検出システム及び回路欠陥検出方法
JP2006292571A (ja) 試験装置及び試験方法
EP2652515A2 (en) Iddq testing of cmos devices
Wannaboon et al. Phase difference analysis technique for parametric faults BIST in CMOS analog circuits
US6759864B2 (en) System and method for testing integrated circuits by transient signal analysis
JP2007198758A (ja) 検査装置および検査方法
KR20060022287A (ko) 아날로그 또는 무선 주파수 회로 테스트 방법, 장치 및기록매체
JP2962283B2 (ja) 集積回路の故障検出方法及び故障検出装置
JP4720696B2 (ja) 信号測定装置
JP3092590B2 (ja) 集積回路の故障検出装置及びその検出方法並びにその検出制御プログラムを記録した記録媒体
JP3169006B2 (ja) 集積回路の故障検査装置及びその検査方法並びにその制御プログラムを記録した記録媒体
JP4409039B2 (ja) パス故障診断装置、パス故障診断方法および自己診断機能を有する半導体集積回路装置
JP4043743B2 (ja) 半導体試験装置
JP3353288B2 (ja) Lsi試験装置
JP2002131368A (ja) Cmos−lsi試験方法及び装置
JP2000258490A (ja) デバイステストシステム
Patel et al. Power supply transient signal integration circuit
JP2006220504A (ja) 半導体集積回路の検査方法
US8421474B2 (en) Circuit test apparatus
JP2004257815A (ja) 半導体集積回路の検査方法および半導体集積回路装置
TWI490486B (zh) 用於感測元件之自我測試系統及其方法
KR100701374B1 (ko) 반도체 소자의 아이디디큐 불량분석 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110908

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees