FR3111011A1 - Testeur de circuits integres sur galette de silicium - Google Patents
Testeur de circuits integres sur galette de silicium Download PDFInfo
- Publication number
- FR3111011A1 FR3111011A1 FR2005761A FR2005761A FR3111011A1 FR 3111011 A1 FR3111011 A1 FR 3111011A1 FR 2005761 A FR2005761 A FR 2005761A FR 2005761 A FR2005761 A FR 2005761A FR 3111011 A1 FR3111011 A1 FR 3111011A1
- Authority
- FR
- France
- Prior art keywords
- integrated circuit
- tester
- communication interface
- voltage
- message
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 20
- 239000010703 silicon Substances 0.000 title claims abstract description 20
- 238000004891 communication Methods 0.000 claims abstract description 61
- 238000012360 testing method Methods 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 claims description 13
- 238000012546 transfer Methods 0.000 claims description 9
- 238000005259 measurement Methods 0.000 claims description 7
- 238000004364 calculation method Methods 0.000 claims description 4
- 101150077194 CAP1 gene Proteins 0.000 description 25
- 101150014715 CAP2 gene Proteins 0.000 description 25
- 101100245221 Mus musculus Prss8 gene Proteins 0.000 description 25
- 101100260872 Mus musculus Tmprss4 gene Proteins 0.000 description 25
- 230000015654 memory Effects 0.000 description 20
- 235000012431 wafers Nutrition 0.000 description 17
- 238000004422 calculation algorithm Methods 0.000 description 12
- 101150102320 SWC3 gene Proteins 0.000 description 6
- 102100035925 DNA methyltransferase 1-associated protein 1 Human genes 0.000 description 5
- 101000930289 Homo sapiens DNA methyltransferase 1-associated protein 1 Proteins 0.000 description 5
- 101000667209 Homo sapiens Vacuolar protein sorting-associated protein 72 homolog Proteins 0.000 description 4
- 101100478997 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SWC3 gene Proteins 0.000 description 4
- 102100039098 Vacuolar protein sorting-associated protein 72 homolog Human genes 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318511—Wafer Test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
La présente invention concerne un testeur de circuits intégrés sur une galette de silicium. Le testeur comporte deux connexions pour alimenter en énergie électrique un circuit intégré et comporte : - des moyens (Icc) de mesure d’un premier courant délivré au circuit intégré, - des moyens (Vt) de transmission d’un message à destination du circuit intégré, le message étant transmis en modulant l’amplitude la tension d’alimentation du circuit intégré par une séquence binaire prédéterminée, ladite séquence prédéterminée étant représentative d’une commande de configuration d’une interface de communication du circuit intégré, l’interface de communication étant reliée aux deux connexions, - des moyens (Icc) de mesure d’un second courant délivré au circuit intégré, - des moyens de calcul à partir des courants mesurés d’une information pour le test du circuit intégré. Fig. 4
Description
La présente invention concerne un procédé et un dispositif de test de circuits intégrés disposés sur une galette de silicium.
ETAT DE LA TECHNIQUE ANTERIEURE
Les circuits intégrés sont fabriqués sur des galettes de silicium (en anglais wafer). Une galette de silicium comporte un grand nombre de circuits intégrés, typiquement des milliers. Les testeurs utilisés pour tester les circuits intégrés comportent une quantité limitée de connexions entrée/sortie avec la galette de silicium qui ne peut être augmentée.
Pour tester tous les circuits intégrés sur une galette de silicium, le testeur entre en contact à l’aide d’une carte à pointe (en anglais probe card) avec des zones rectangulaires du circuit intégré plusieurs fois pour établir une liaison électrique avec le circuit intégré. Plusieurs circuits intégrés sont testés simultanément afin de réduire le temps du test de la galette de silicium.
Plus le nombre de circuits intégrés testés en parallèle est grand, plus le temps de test de la galette de silicium est court. Plus le nombre de pointes de test utilisées pour tester un circuit intégré est important, moins le nombre de circuits intégrés testés en parallèle est important du fait de la limitation imposée par le nombre de connexions entrée/sortie et de pointes de test du testeur.
La présente invention a pour but de résoudre les inconvénients de l’art antérieur en proposant un procédé et des dispositifs de test dans lesquels seules les connexions utilisées pour l’alimentation en énergie électrique du circuit intégré sont utilisées lors du test d’un circuit intégré.
A cette fin, selon un premier aspect, l’invention propose un testeur de circuits intégrés sur une galette de silicium, caractérisé en ce que le testeur comporte deux connexions pour alimenter en énergie électrique un circuit intégré, caractérisé en ce que le testeur comporte :
- des moyens de mesure d’un premier courant délivré au circuit intégré,
- des moyens de transmission d’un message à destination du circuit intégré, le message étant transmis en modulant l’amplitude la tension d’alimentation du circuit intégré par une séquence binaire prédéterminée, ladite séquence prédéterminée étant représentative d’une commande de configuration d’une interface de communication du circuit intégré, l’interface de communication étant reliée aux deux connexions,
- des moyens de mesure d’un second courant délivré au circuit intégré,
- des moyens de calcul à partir des courants mesurés d’une information pour le test du circuit intégré.
L’invention concerne aussi un procédé de test de circuits intégrés sur une galette de silicium, caractérisé en ce qu’un testeur comporte deux connexions pour alimenter en énergie électrique un circuit intégré, caractérisé en ce que le procédé est exécuté par le testeur et comporte les étapes de :
- mesure d’un premier courant délivré au circuit intégré,
- transmission d’un message à destination du circuit intégré, le message étant transmis en modulant l’amplitude la tension d’alimentation du circuit intégré par une séquence binaire prédéterminée, ladite séquence prédéterminée étant représentative d’une commande de configuration d’une interface de communication du circuit intégré, l’interface de communication étant reliée aux deux connexions,
- mesure d’un second courant délivré au circuit intégré,
- calcul à partir des courants mesurés d’une information pour le test du circuit intégré.
Ainsi, en n’utilisant que les connexions d’alimentation du circuit intégré pour le test du circuit intégré, le nombre de circuits intégrés testés en parallèle est augmenté. Le temps de test des circuits intégrés d’une galette de silicium est réduit et le coût de production des circuits intégrés est réduit.
Selon un mode particulier de l’invention, les moyens de mesure du premier courant délivré au circuit intégré sont activés préalablement au transfert du message à destination du circuit intégré et les moyens de mesure du second courant délivré au circuit intégré sont activés après le transfert du message à destination du circuit intégré.
Selon un mode particulier de l’invention, la commande de configuration de l’interface de communication du circuit intégré est une commande pour obtenir une tension électrique dans le circuit intégré et l’information calculée est la tension électrique dans le circuit intégré.
Ainsi, le testeur peut vérifier si la tension électrique respecte un cahier des charges et dans la négative de pouvoir l’ajuster à partir d’une commande spécifique sans l’utilisation d’une connexion supplémentaire et en reprenant les éléments déjà présents dans le circuit intégré.
Selon un mode particulier de l’invention, la commande de configuration de l’interface de communication du circuit intégré est une commande pour obtenir un courant électrique dans le circuit intégré et l’information calculée est le courant électrique dans le circuit intégré.
Ainsi, le testeur peut vérifier si le courant électrique respecte un cahier des charges et dans la négative de pouvoir l’ajuster à partir d’une commande spécifique sans l’utilisation d’une connexion supplémentaire et en reprenant les éléments déjà présents dans le circuit intégré.
Selon un mode particulier de l’invention, la commande de configuration de l’interface de communication du circuit intégré est une commande pour transmettre une tension de référence au circuit intégré, la commande de configuration comportant un coefficient à appliquer par le circuit intégré sur la tension d’alimentation du circuit intégré et l’information calculée est une tension pour vérifier si la tension de référence a été appliquée.
Ainsi, le testeur peut ajuster une tension de référence à partir d’une commande spécifique sans l’utilisation d’une connexion supplémentaire et en reprenant les éléments déjà présents dans le circuit intégré.
Selon un mode particulier de l’invention, les moyens de mesure du premier et du second courant délivrés au circuit intégré sont activés après le transfert du message à destination du circuit intégré et les mesures des courants étant espacées d’une durée prédéfinie.
L’invention concerne aussi un circuit intégré comportant deux connexions pour alimenter en énergie électrique le circuit intégré, caractérisé en ce que le circuit intégré comporte :
- des moyens de réception d’un message comportant une commande de configuration émis par un testeur, le message étant un séquence binaire prédéterminée modulant en amplitude la tension d’alimentation du circuit intégré,
- des moyens de configuration d’une interface de communication du circuit intégré en fonction de la commande de configuration en positionnant un interrupteur de l’interface de communication dans une position fermée, l’interface de communication étant reliée aux deux connexions.
L’invention concerne aussi un procédé de test d’un circuit intégré comportant deux connexions pour alimenter en énergie électrique le circuit intégré, caractérisé en ce que le procédé est exécuté par le circuit intégré et comporte les étapes de :
- réception d’un message comportant une commande de configuration émis par un testeur, le message étant un séquence binaire prédéterminée modulant en amplitude la tension d’alimentation du circuit intégré,
- configuration d’une interface de communication du circuit intégré en fonction de la commande de configuration en positionnant un interrupteur de l’interface de communication dans une position fermée, l’interface de communication étant reliée aux deux connexions.
Ainsi, en n’utilisant que les connexions d’alimentation du circuit intégré pour le test du circuit intégré, le nombre de circuits intégrés testés en parallèle est augmenté. Le temps de test des circuits intégrés d’une galette de silicium est réduit et le coût de production des circuits intégrés est réduit.
Selon un mode particulier de l’invention, la commande de configuration de l’interface de communication du circuit intégré est une commande pour fournir une valeur d’une tension électrique dans le circuit intégré.
Selon un mode particulier de l’invention, la commande de configuration de l’interface de communication du circuit intégré est une commande pour fournir une valeur d’un courant électrique dans le circuit intégré.
Selon un mode particulier de l’invention, la commande de configuration de l’interface de communication du circuit intégré est une commande pour recevoir une tension de référence du testeur, la commande de configuration comportant un coefficient, et le circuit intégré comporte en outre :
- des moyens d’application d’un pont diviseur de tension ou d’une pompe à charge entre les deux connexions.
- des moyens de positionnement d’un autre interrupteur de l’interface de communication dans une position fermée.
L’invention concerne aussi les programmes d’ordinateur stockés sur un support d’informations, lesdits programmes comportant des instructions permettant de mettre en œuvre les procédés précédemment décrits, lorsqu’ils sont chargés et exécutés par un système informatique.
Les caractéristiques de l'invention mentionnées ci-dessus, ainsi que d'autres, apparaîtront plus clairement à la lecture de la description suivante d'un exemple de réalisation, ladite description étant faite en relation avec les dessins joints, parmi lesquels :
EXPOSE DETAILLE DE MODES DE REALISATION
La Fig. 1 représente un système de test de circuits intégrés sur galette de silicium.
Dans la Fig. 1 un testeur Te teste les circuits intégrés CI d’une galette de silicium DUT à l’aide d’une pluralité de cartes à pointe venant au contact des zones rectangulaires d’un groupe de circuits intégrés qui sont testés en parallèle.
Le testeur Te est par exemple un ordinateur qui pilote une ou plusieurs cartes à pointes. Le testeur Te teste si les circuits intégrés sont conformes à un cahier des charges et permet l’ajustement de paramètres des circuits intégrés.
Selon la présente invention, chaque circuit intégré dispose de deux zones de contact, représentées respectivement par un carré noir dans la Fig. 1, qui sont utilisées à la fois pour le test du circuit intégré et pour l’alimentation du circuit intégré CI. Lorsque deux pointes sont en contact avec les deux zones de contact, le circuit intégré est alimenté en énergie électrique et une connexion entrée sortie est réalisée selon la présente invention.
Dans la Fig. 1, un circuit intégré est testé à l’aide d’une carte à pointe comportant les pointes Cap1 et Cap2. Bien entendu, un nombre important de circuits intégrés sont testés en parallèle, l’exemple de la Fig. 1 n’étant qu’une simplification de conditions réelles.
De même, seulement sept circuits intégrés sont représentés dans la Fig. 1 par souci de simplification. Bien entendu, un nombre plus important de circuits intégrés sont présents sur la galette de silicium DUT.
L’utilisation des deux zones de contact d’alimentation pour le test du circuit intégré selon la présente invention est possible grâce à un protocole de communication entre le testeur Te et chaque circuit intégré CI de manière à ce que le testeur Te puisse indiquer le type de configuration qui doit être effectuée et que le circuit intégré CI le comprenne. Il en est de même pour l’échange d’informations entre le circuit intégré CI et le testeur Te.
Dans le test d’un circuit intégré, des signaux à la fois numériques et analogiques sont échangés entre le circuit intégré CI et le testeur Te. Par exemple l’ajustement de paramètres de la mémoire Flash du circuit intégré CI, la sélection de certains modes de test de la mémoire Flash, permettent de mesurer des tensions et/ou des courants électriques.
La Fig. 2 représente une architecture de dispositif de test ou testeur selon la présente invention.
Le testeur Te comprend :
- un processeur, micro-processeur, ou microcontrôleur 200 ;
- une mémoire volatile 203 ;
- une mémoire ROM 202 ;
- une interface de communication 205 qui comporte au moins une carte à pointe ;
- un bus de communication 201 reliant le processeur 200 à la mémoire ROM 202, à la mémoire RAM 203 et à l’interface 205.
Le processeur 200 est capable d’exécuter des instructions chargées dans la mémoire volatile 203 à partir de la mémoire ROM 202, d’une mémoire externe (non représentée), d’un support de stockage. Lorsque le testeur Te est mis sous tension, le processeur 200 est capable de lire de la mémoire volatile 203 des instructions et de les exécuter. Ces instructions forment un programme d’ordinateur qui cause la mise en œuvre, par le processeur 200, de tout ou partie du procédé décrit en relation avec les Figs. 8a, 9a et 10a.
Tout ou partie des procédés décrits en relation avec les Figs. 8a, 9a et 10a peut être implémenté sous forme logicielle par exécution d’un ensemble d’instructions par une machine programmable, telle qu’un DSP (Digital Signal Processoren anglais ouUnité de Traitement de Signal Numériqueen français) ou un microcontrôleur ou être implémenté sous forme matérielle par une machine ou un composant dédié, tel qu’un FPGA (Field-Programmable Gate Arrayen anglais ouMatrice de Portes Programmable sur le Terrainen français) ou un ASIC (Application- Specific Integrated Circuiten anglais ouCircuit Intégré Spécifique à une Applicationen français).
La Fig. 3 représente une architecture de circuit intégré sur une galette de silicium selon la présente invention.
Le circuit intégré Te comprend :
- un processeur, micro-processeur, ou microcontrôleur 300 ;
- une mémoire volatile 303 ;
- une mémoire ROM 302 ;
- une mémoire Flash 304 ;
- une interface de communication 305 ;
- un bus de communication 301 reliant le processeur 300 à la mémoire ROM 302, à la mémoire RAM 303, à la mémoire Flash 304 et à l’interface 305.
Le processeur 300 est capable d’exécuter des instructions chargées dans la mémoire volatile 303 à partir de la mémoire ROM 302. Lorsque le circuit intégré CI est mis sous tension, le processeur 300 est capable de lire de la mémoire volatile 303 des instructions et de les exécuter. Ces instructions forment un programme d’ordinateur qui cause la mise en œuvre, par le processeur 300, de tout ou partie des procédés décrits en relation avec les Figs. 8b, 9b et 10b.
Tout ou partie des procédés décrits en relation avec les Figs. 8b, 9b et 10b peut être implémenté sous forme logicielle par exécution d’un ensemble d’instructions par une machine programmable, telle qu’un DSP (Digital Signal Processoren anglais ouUnité de Traitement de Signal Numériqueen français) ou un microcontrôleur ou être implémenté sous forme matérielle par une machine ou un composant dédié.
La Fig. 4 représente un exemple d’une configuration électrique des interfaces de communication du testeur et d’un circuit intégré pour l’obtention d’une valeur d’une tension dans le circuit intégré.
L’interface de communication 205 du testeur Te comporte une source de tension Vt qui fournit l’énergie électrique au circuit intégré 305 par l’intermédiaire des pointes de contacts Cap1 et Cap2.
Une première terminaison de la source de tension Vt est reliée à la pointe de contact Cap2 et une seconde terminaison de la source de tension Vt est reliée à une première terminaison d’un moyen de mesure du courant Icc délivré au circuit intégré CI et à une première terminaison d’un commutateur SWT.
Une seconde terminaison du moyen de mesure du courant Icc délivré au circuit intégré CI est reliée à une seconde terminaison du commutateur SWT.
Le testeur Te génère des messages à destination du circuit intégré CI sous la forme de données binaires qui modulent la tension de la source de tension Vt. Lorsque les messages sont transférés, le commutateur SWT relie la seconde terminaison de la source de tension Vt à la pointe de contact Cap1 et lors de l’obtention de valeur de tension, de courant ou lors de la transmission d’une valeur d’une tension au circuit intégré, la seconde terminaison du moyen de mesure de courant Icc est reliée à la pointe de contact Cap1.
Lors de l’obtention d’une valeur d’une tension dans le circuit intégré CI, l’interface de communication 305 du circuit intégré CI est configurée pour présenter entre les pointes de contact Cap1 et Cap2 une source de tension variable Vc, un commutateur SWC1 et deux résistances R et R2.
Une résistance R1 représente la charge du circuit intégré CI entre les pointes de contact Cap1 et Cap2 lorsque celui-ci est dans un mode de fonctionnement classique.
En d’autres mots, le courant I1 traversant la résistance R1 est le courant consommé par le circuit intégré dans le mode de fonctionnement classique alimenté par une tension Vcc.
Une première terminaison de la résistance R1 est connectée à la pointe de contact Cap1 et à une première terminaison de la source de tension Vc. Une seconde terminaison de la source de tension Vc est reliée à une première terminaison du commutateur SWC1 et à une première terminaison de la résistance R2.
La tension Vc représente la tension interne pour alimenter les transistors, les mémoires RAM et Flash du circuit intégré. La résistance R2 représente la charge associée à cette source de tension Vc. Le courant consommé par le circuit intégré représente donc la somme des courants I1 et I2.
Une seconde terminaison du commutateur SWC1 est reliée à une première terminaison de la résistance R.
Une seconde terminaison de la résistance R est reliée à une seconde terminaison de la résistance R2 et à la pointe de contact Cap2.
Le courant circulant dans la résistance R2 est noté I2 et le courant dans la résistance R est noté I3. La tension V1 aux bornes de la résistance R2 est la tension dont la valeur est obtenue.
La Fig. 5 représente un exemple d’une configuration électrique des interfaces de communication du testeur et d’un circuit intégré pour l’obtention d’une valeur d’un courant dans le circuit intégré.
L’interface de communication 205 du testeur Te est identique à celle décrite en référence à la Fig. 4.
Lors de l’obtention d’une valeur d’un courant dans le circuit intégré CI, l’interface de communication 305 du circuit intégré CI est configurée pour présenter entre les pointes de contact Cap1 et Cap2 une source de tension Vc, un commutateur SWC2, une source de courant Ic et une résistance R2.
La résistance R1 représente, comme décrit en référence à la Fig. 4, la charge du circuit intégré CI entre les pointes de contact Cap1 et Cap2 lorsque celui-ci est dans un mode de fonctionnement classique alimenté par une tension Vcc.
La tension Vc représente la tension interne pour alimenter les transistors, les mémoires RAM et Flash du circuit intégré. La résistance R2 représente la charge associée à cette source de tension Vc. Le courant consommé par le circuit intégré représente donc la somme des courants I1 et I2.
Une première terminaison de la résistance R1 est connectée à la pointe de contact Cap1, à une première terminaison de la source de tension variable Vc et à une première terminaison de la source de courant. Une seconde terminaison de la source de tension Vc est reliée à une première terminaison de la résistance R2.
Une seconde terminaison de la source de courant Ic est reliée à une première terminaison du commutateur SWC2.
Une seconde terminaison du commutateur SWC2 est reliée à une seconde terminaison de la résistance R2 et à la pointe de contact Cap2.
Le courant circulant dans la résistance R2 est noté I2. Le courant I4 délivré par la source de courant Ic est le courant dont la valeur est obtenue.
La Fig. 6 représente un exemple d’une configuration électrique des interfaces de communication du testeur et d’un circuit intégré pour la transmission d’une valeur d’une tension au circuit intégré.
L’interface de communication 205 du testeur Te est identique à celle décrite en référence à la Fig. 4.
Lors de la transmission d’une valeur d’une tension de référence au circuit intégré CI, l’interface de communication 305 du circuit intégré CI est configurée pour présenter entre les pointes de contact Cap1 et Cap2, une source de tension Vc, un commutateur SWC4, une résistance R2, une pompe à charge ou un pont diviseur de tension PC/PD et une résistance R3.
La résistance R1 représente, comme décrit en référence à la Fig. 4, la charge du circuit intégré CI entre les pointes de contact Cap1 et Cap2 lorsque celui-ci est dans un mode de fonctionnement classique alimenté par une tension Vcc.
La tension Vc représente la tension interne pour alimenter les transistors, les mémoires RAM et Flash du circuit intégré. La résistance R2 représente la charge associée à cette source de tension Vc. Le courant consommé par le circuit intégré représente donc la somme des courants I1 et I2.
Une première terminaison du commutateur SWC4 est connectée à la pointe de contact Cap1. Une seconde terminaison du commutateur SWC4 est connectée à une première terminaison de la pompe à charge ou du pont diviseur de tension PC/PD. Une seconde terminaison de la pompe à charge ou du pont diviseur de tension PC/PD est connectée à une première terminaison de la résistance R3. Une seconde terminaison de la résistance R3 est connectée à la pointe de contact Cap2.
Le courant circulant dans la résistance R3 est noté I5. La tension aux bornes de la résistance R3 est notée V2.
La Fig. 7 représente un exemple d’une configuration électrique des interfaces de communication du testeur et d’un circuit intégré pour la vérification de la bonne transmission d’une valeur d’une tension de référence dans le circuit intégré.
L’interface de communication 205 du testeur Te est identique à celle décrite en référence à la Fig. 4.
Lors de la vérification de la bonne transmission d’une valeur d’une tension dans le circuit intégré, l’interface de communication 305 du circuit intégré CI est configurée pour présenter entre les pointes de contact Cap1 et Cap2, une source de tension Vc, un commutateur SWC4, une résistance R2, une pompe à charge ou un pont diviseur de tension PC/PD, une résistance R3 comme décrit en relation avec la Fig. 6 ainsi qu’un interrupteur SWC3 et une résistance R identique à celle décrite en référence à la Fig. 4.
Une première terminaison du commutateur SWC3 est reliée à la seconde terminaison de la pompe à charge ou du pont diviseur de tension PC/PD.
La seconde terminaison de l’interrupteur SWC3 est reliée à la première terminaison de la résistance R, la seconde terminaison de la résistance R est reliée à la pointe de contact Cap2.
Le courant circulant dans la résistance R3 est noté I5 et le courant circulant dans la résistance R est noté I6.
La tension V2 est la tension aux bornes de la résistance R lorsque l’interrupteur SWC3 est fermé.
La Fig. 8a représente un exemple d’algorithme exécuté par le testeur pour l’obtention d’une valeur d’une tension dans le circuit intégré.
A l’étape S80, le testeur Te obtient du moyen de mesure de courant Ic, une première valeur Icc1 du courant délivré au circuit intégré CI.
A l’étape S81, le testeur Te commande le transfert d’un message à destination du circuit intégré CI lui indiquant qu’une valeur d’une tension analogique est demandée.
Le message est transmis par l’intermédiaire des pointes de contact Cap1 et Cap2 en modulant l’amplitude de la source de tension Vt par une séquence binaire prédéterminée.
A l’étape S82, le testeur Te obtient du moyen de mesure de courant Icc, une seconde valeur Icc2 du courant délivré au circuit intégré CI.
A l’étape S83, le testeur calcule la valeur de la tension analogique demandée selon la formule suivante : V1= (Icc2-Icc1)*R où R est la résistance telle que décrite en référence à la Fig. 4. La valeur de la résistance R est connue et est identique pour tous les circuits intégrés.
La Fig. 8b représente un exemple d’algorithme exécuté par le circuit intégré pour la transmission d’une valeur d’une tension dans le circuit intégré.
A l’étape S85, le circuit intégré CI reçoit du testeur Te un message lui indiquant qu’une valeur d’une tension analogique est demandée.
Le message est reçu par l’intermédiaire des pointes de contact Cap1 et Cap2 et est modulé en amplitude par une séquence binaire prédéterminée. La détection du message est effectuée en utilisant des détecteurs de tension afin de détecter deux niveaux de tension différents.
A l’étape suivante S86, le circuit intégré CI configure l’interface de communication dans la configuration telle que décrite en Fig. 4 dans laquelle l’interrupteur SWC1 est fermé.
Ainsi le courant Icc1 mesuré par le testeur Te est égal à Icc1= I1+I2= VCC/R1+V1/R2 où VCC est la tension entre les pointes de contact Cap1 et Cap2.
Ainsi, le courant Icc2 mesuré par le testeur Te est égal à Icc2= I1+I2+I3= VCC/R1+V1/R2 + V1/R.
Icc2-Icc1 = I3=V1/R et V1= R*( Icc2-Icc1).
La Fig. 9a représente un exemple d’algorithme exécuté par le testeur pour l’obtention d’une valeur d’un courant dans le circuit intégré.
A l’étape S90, le testeur Te obtient du moyen de mesure de courant Ic, une première valeur Icc1 du courant délivré au circuit intégré CI.
A l’étape S91, le testeur Te commande le transfert d’un message à destination du circuit intégré CI lui indiquant qu’une valeur d’un courant est demandée.
Le message est transmis par l’intermédiaire des pointes de contact Cap1 et Cap2 en modulant l’amplitude de la source de tension Vt par une séquence binaire prédéterminée.
A l’étape S92, le testeur Te obtient du moyen de mesure de courant Ic, une seconde valeur Icc3 du courant délivré au circuit intégré CI.
A l’étape S93, le testeur calcule la valeur du courant demandé selon la formule suivante : I4= Icc3-Icc1.
La Fig. 9b représente un exemple d’algorithme exécuté par le circuit intégré pour la transmission d’une valeur d’un courant dans le circuit intégré.
A l’étape S95, le circuit intégré CI reçoit du testeur Te un message lui indiquant qu’une valeur d’une tension analogique est demandée.
Le message est reçu par l’intermédiaire des pointes de contact Cap1 et Cap2 et est modulé en amplitude par une séquence binaire prédéterminée. La détection du message est effectuée en utilisant des détecteurs de tension afin de détecter deux niveaux de tension différents.
A l’étape suivante S96, le circuit intégré CI configure l’interface de communication dans la configuration telle que décrite en Fig. 5 dans laquelle l’interrupteur SWC2 est fermé.
Ainsi le courant Icc1 mesuré par le testeur Te est égal à Icc1= I1+I2= VCC/R1+V1/R2 où VCC est la tension entre les pointes de contact Cap1 et Cap2.
Ainsi le courant Icc3 mesuré par le testeur Te est égal à Icc3= I1+I2+I5, I5= Icc3-Icc1.
La Fig. 10a représente un exemple d’algorithme exécuté par le testeur pour la transmission d’une consigne de tension au circuit intégré.
A l’étape S100, le testeur Te commande le transfert d’un message à destination du circuit intégré CI lui indiquant qu’une valeur de tension de référence est envoyée.
Le message comporte une information indiquant la valeur d’un coefficient noté coeff.
Le message est transmis par l’intermédiaire des pointes de contact Cap1 et Cap2 en modulant l’amplitude de la source de tension Vt par une séquence binaire prédéterminée.
A l’étape S101, le testeur Te obtient du moyen de mesure de courant Ic, une première valeur Icc4 du courant délivré au circuit intégré CI.
A l’étape S102, le testeur Te obtient du moyen de mesure de courant Ic, une seconde valeur Icc5 du courant délivré au circuit intégré CI. Les mesures des courants sont espacées d’une durée prédéfinie égale à la durée prédéfinie par exemple comprise entre une centaine de microsecondes à une dizaine de millisecondes.
A l’étape S103, le testeur calcule la valeur de la tension de référence selon la formule suivante : V2=R(Icc5-Icc4) et vérifie si celle-ci est conforme à la tension de référence.
La Fig. 10b représente un exemple d’algorithme exécuté par le circuit intégré pour réception d’une consigne de tension dans le circuit intégré.
A l’étape S105, le circuit intégré CI reçoit du testeur Te un message lui indiquant qu’une valeur d’une tension de référence est transmise.
Le message comporte une information indiquant la valeur d’un coefficient noté coeff.
Le message est reçu par l’intermédiaire des pointes de contact Cap1 et Cap2 et est modulé en amplitude par une séquence binaire prédéterminée. La détection du message est effectuée en utilisant des détecteurs de tension afin de détecter deux niveaux de tension différents.
A l’étape suivante S106, le circuit intégré CI configure l’interface de communication dans laquelle l’interrupteur SWC3 est ouvert et l’interrupteur SWC4 est fermé, détermine qu’un pont diviseur de tension doit être appliqué entre les pointes de contact Cap1 et Cap2 si la valeur du coefficient est inférieure à 1 ou détermine qu’une pompe à charge doit être appliquée entre les pointes de contact Cap1 et Cap2 si la valeur du coefficient est supérieure à 1 et applique la valeur du coefficient coeff sur le pont diviseur de tension ou sur la pompe à charge.
Ainsi, le courant Icc4 mesuré par le testeur Te est égal à Icc4= I1++I2+I5= VCC/R1+V1/R2 + V2/R3 où VCC est la tension entre les pointes de contact Cap1 et Cap2.
A l’étape suivante S107, le circuit intégré CI configure l’interface de communication dans laquelle l’interrupteur SWC3 est fermé.
Ainsi le courant Icc5 mesuré par le testeur Te est égal à Icc5= I1+I2+I5+I6, V2=R(Icc5-Icc4).
Claims (12)
- Testeur de circuits intégrés sur une galette de silicium, caractérisé en ce que le testeur comporte deux connexions pour alimenter en énergie électrique un circuit intégré, caractérisé en ce que le testeur comporte :
- des moyens (Icc) de mesure d’un premier courant délivré au circuit intégré,
- des moyens (Vt) de transmission d’un message à destination du circuit intégré, le message étant transmis en modulant l’amplitude la tension d’alimentation du circuit intégré par une séquence binaire prédéterminée, ladite séquence prédéterminée étant représentative d’une commande de configuration d’une interface de communication du circuit intégré, l’interface de communication étant reliée aux deux connexions,
- des moyens (Icc) de mesure d’un second courant délivré au circuit intégré,
- des moyens de calcul à partir des courants mesurés d’une information pour le test du circuit intégré. - Testeur selon la revendication 1, caractérisé en ce que les moyens de mesure du premier courant délivré au circuit intégré sont activés préalablement au transfert du message à destination du circuit intégré et les moyens de mesure du second courant délivré au circuit intégré sont activés après le transfert du message à destination du circuit intégré.
- Testeur selon la revendication 1 ou 2, caractérisé en ce que la commande de configuration de l’interface de communication du circuit intégré est une commande pour obtenir une tension électrique dans le circuit intégré et l’information calculée est la tension électrique dans le circuit intégré.
- Testeur selon la revendication 1 ou 2, caractérisé en ce que la commande de configuration de l’interface de communication du circuit intégré est une commande pour obtenir un courant électrique dans le circuit intégré et l’information calculée est le courant électrique dans le circuit intégré.
- Testeur selon la revendication 1, caractérisé en ce que la commande de configuration de l’interface de communication du circuit intégré est une commande pour transmettre une tension de référence au circuit intégré, la commande de configuration comportant un coefficient à appliquer par le circuit intégré sur la tension d’alimentation du circuit intégré et l’information calculée est une tension pour vérifier si la tension de référence a été appliquée.
- Testeur selon la revendication 5, caractérisé en ce que les moyens de mesure du premier et du second courant délivrés au circuit intégré sont activés après le transfert du message à destination du circuit intégré et les mesures des courants étant espacées d’une durée prédéfinie.
- Circuit intégré comportant deux connexions pour alimenter en énergie électrique le circuit intégré, caractérisé en ce que le circuit intégré comporte :
- des moyens de réception d’un message comportant une commande de configuration émis par un testeur, le message étant un séquence binaire prédéterminée modulant en amplitude la tension d’alimentation du circuit intégré,
- des moyens de configuration d’une interface de communication du circuit intégré en fonction de la commande de configuration en positionnant un interrupteur de l’interface de communication dans une position fermée, l’interface de communication étant reliée aux deux connexions. - Circuit intégré selon la revendication 7, caractérisé en ce que la commande de configuration de l’interface de communication du circuit intégré est une commande pour fournir une valeur d’une tension électrique dans le circuit intégré.
- Circuit intégré selon la revendication 7, caractérisé en ce que la commande de configuration de l’interface de communication du circuit intégré est une commande pour fournir une valeur d’un courant électrique dans le circuit intégré.
- Circuit intégré selon la revendication 7, caractérisé en ce que la commande de configuration de l’interface de communication du circuit intégré est une commande pour recevoir une tension de référence du testeur, la commande de configuration comportant un coefficient, et en ce que le circuit intégré comporte en outre :
- des moyens d’application d’un pont diviseur de tension ou d’une pompe à charge entre les deux connexions,
- des moyens de positionnement d’un autre interrupteur de l’interface de communication dans une position fermée. - Procédé de test de circuits intégrés sur une galette de silicium, caractérisé en ce qu’un testeur comporte deux connexions pour alimenter en énergie électrique un circuit intégré, caractérisé en ce que le procédé est exécuté par le testeur et comporte les étapes de :
- mesure d’un premier courant délivré au circuit intégré,
- transmission d’un message à destination du circuit intégré, le message étant transmis en modulant l’amplitude la tension d’alimentation du circuit intégré par une séquence binaire prédéterminée, ladite séquence prédéterminée étant représentative d’une commande de configuration d’une interface de communication du circuit intégré, l’interface de communication étant reliée aux deux connexions,
- mesure d’un second courant délivré au circuit intégré,
- calcul à partir des courants mesurés d’une information pour le test du circuit intégré. - Procédé de test d’un circuit intégré comportant deux connexions pour alimenter en énergie électrique le circuit intégré, caractérisé en ce que le procédé est exécuté par le circuit intégré et comporte les étapes de :
- réception d’un message comportant une commande de configuration émis par un testeur, le message étant un séquence binaire prédéterminée modulant en amplitude la tension d’alimentation du circuit intégré,
- configuration d’une interface de communication du circuit intégré en fonction de la commande de configuration en positionnant un interrupteur de l’interface de communication dans une position fermée, l’interface de communication étant reliée aux deux connexions.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2005761A FR3111011A1 (fr) | 2020-06-02 | 2020-06-02 | Testeur de circuits integres sur galette de silicium |
| CN202110600003.9A CN113759232A (zh) | 2020-06-02 | 2021-05-31 | 用于硅晶片上的集成电路的测试仪 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2005761 | 2020-06-02 | ||
| FR2005761A FR3111011A1 (fr) | 2020-06-02 | 2020-06-02 | Testeur de circuits integres sur galette de silicium |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR3111011A1 true FR3111011A1 (fr) | 2021-12-03 |
Family
ID=72178786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR2005761A Pending FR3111011A1 (fr) | 2020-06-02 | 2020-06-02 | Testeur de circuits integres sur galette de silicium |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113759232A (fr) |
| FR (1) | FR3111011A1 (fr) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5976899A (en) * | 1996-09-13 | 1999-11-02 | Micron Technology, Inc. | Reduced terminal testing system |
| US20050024066A1 (en) * | 2003-07-31 | 2005-02-03 | Chandler Kevin G. | Remote current sensing and communication over single pair of power feed wires |
| US20060167639A1 (en) * | 2005-01-21 | 2006-07-27 | Nec Electronics Corporation | Error detection apparatus and method and signal extractor |
| US20080065934A1 (en) * | 2006-09-13 | 2008-03-13 | Texas Instruments Incorporated | Device test and debug using power and ground terminals |
| US20110181308A1 (en) * | 2008-09-10 | 2011-07-28 | Advantest Corporation | Test apparatus and testing method |
-
2020
- 2020-06-02 FR FR2005761A patent/FR3111011A1/fr active Pending
-
2021
- 2021-05-31 CN CN202110600003.9A patent/CN113759232A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5976899A (en) * | 1996-09-13 | 1999-11-02 | Micron Technology, Inc. | Reduced terminal testing system |
| US20050024066A1 (en) * | 2003-07-31 | 2005-02-03 | Chandler Kevin G. | Remote current sensing and communication over single pair of power feed wires |
| US20060167639A1 (en) * | 2005-01-21 | 2006-07-27 | Nec Electronics Corporation | Error detection apparatus and method and signal extractor |
| US20080065934A1 (en) * | 2006-09-13 | 2008-03-13 | Texas Instruments Incorporated | Device test and debug using power and ground terminals |
| US20110181308A1 (en) * | 2008-09-10 | 2011-07-28 | Advantest Corporation | Test apparatus and testing method |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113759232A (zh) | 2021-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090160477A1 (en) | Method and test system for fast determination of parameter variation statistics | |
| US5621312A (en) | Method and apparatus for checking the integrity of a device tester-handler setup | |
| CN113764028B (zh) | 一种ReRAM阻变存储器阵列测试系统 | |
| EP2779221A1 (fr) | Procédé, dispositif et système de détection automatique de défauts dans des vias TSV | |
| EP0500461B1 (fr) | Dispositif de détection de l'état logique d'un composant dont l'impédance varie suivant cet état | |
| FR2535552A1 (fr) | Appareil et procede pour la synthese d'un signal d'excitation destine au test actif d'un circuit integre | |
| CN116449277A (zh) | 一种用于ate测试设备的检测校准系统及其控制方法 | |
| FR3033412A1 (fr) | Testeur de circuits integres sur une galette de silicium et circuit integre. | |
| US7360139B2 (en) | Semiconductor component, arrangement and method for characterizing a tester for semiconductor components | |
| FR2805613A1 (fr) | Procede et dispositif d'etalonnage d'appareils de test | |
| FR3111011A1 (fr) | Testeur de circuits integres sur galette de silicium | |
| FR3084170A1 (fr) | Procede de determination d'une matrice de covariance de bruit d'etat pour le reglage d'un observateur de l'etat de charge d'une batterie et dispositif correspondant | |
| US5694047A (en) | Method and system for measuring antifuse resistance | |
| EP0261043A1 (fr) | Testeur de circuits électroniques | |
| FR2796157A1 (fr) | Procede de tests de composants electroniques | |
| CH659721A5 (fr) | Appareil pour l'examen d'un circuit d'interconnexion interne entre n bornes d'un reseau electrique et utilisation de cet appareil. | |
| FR2540634A1 (fr) | Procede et appareil de detection de composants electriques non lineaires | |
| EP0729672B1 (fr) | Ensemble de commutation electrique | |
| EP0718850B1 (fr) | Procédé et circuit de test pour mémoire en circuit intégré | |
| EP0866326B1 (fr) | Installation de détection et de localisation de fuites de liquides | |
| CN117074836B (zh) | 一种激光器检测方法、检测器、电子设备及存储介质 | |
| EP0493246B1 (fr) | Méthode de test de chaînes de température et testeur utilisant cette méthode | |
| BE1030521A1 (fr) | Méthode et dispositif de calibration automatique de température | |
| FR2762395A1 (fr) | Dispositif et procede de controles de l'integrite des electrodes d'un systeme de mesure potentiometrique | |
| WO2023104737A1 (fr) | Système et procédé de test d'une mémoire à résistance variable |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20211203 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |