WO2023104737A1 - Système et procédé de test d'une mémoire à résistance variable - Google Patents

Système et procédé de test d'une mémoire à résistance variable Download PDF

Info

Publication number
WO2023104737A1
WO2023104737A1 PCT/EP2022/084466 EP2022084466W WO2023104737A1 WO 2023104737 A1 WO2023104737 A1 WO 2023104737A1 EP 2022084466 W EP2022084466 W EP 2022084466W WO 2023104737 A1 WO2023104737 A1 WO 2023104737A1
Authority
WO
WIPO (PCT)
Prior art keywords
test
cell
electrical
regime
pulse
Prior art date
Application number
PCT/EP2022/084466
Other languages
English (en)
Inventor
Quentin Stainer
Marco MANSUETO
Siamak Salimy
Original Assignee
Hprobe
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR2202666A external-priority patent/FR3133942A1/fr
Application filed by Hprobe filed Critical Hprobe
Publication of WO2023104737A1 publication Critical patent/WO2023104737A1/fr

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Definitions

  • the present description relates generally to techniques for testing electronic components which use distinct resistance states to store data, typically variable resistance memories, such as a magnetic random access memory (MRAM, Magnetic Random - Access Memory), a phase-change RAM memory (PCRAM, Phase Change Random-Access Memory), a resistive RAM memory (RRAM, Resistive Random-Access Memory) or any other component implementing spintronics.
  • MRAM magnetic random access memory
  • PCRAM Phase Change Random-Access Memory
  • RRAM Resistive Random-Access Memory
  • spintronics any other component implementing spintronics.
  • Testing of magnetic memories generally consists of subjecting a memory cell to a magnetic field and/or electric pulses, and measuring, typically by a pin card system, the electrical response of the memory cell.
  • the tests in high frequency pulse mode can allow, for example, the real-time measurement of memory switchings, or the determination of a binary error rate (BER) on these memoirs.
  • the BER of a memory can be defined as the number of failed write/read operations divided by the total number of attempted write/read operations, under the same write condition, on a given cell of a memory.
  • the present description provides for determining the physical parameters intrinsic to a magnetic memory, for example: the magnetic field, the voltage and/or the current (typically amplitude and pulse width) of switching of a magnetic memory cell, the resistances corresponding to the two states of the memory cell, the thermal stability of a state of the memory cell, etc.
  • This description may provide for determining manufacturing parameters of said memory .
  • the present description provides for evaluating a stochastic behavior of a magnetic memory cell in order to take into account that the high number of writes/reads otherwise required is detrimental to mass production.
  • the present description makes provision for overcoming the multiple reflection effects, due to operation on a test line with instruments in contact with a wafer (wafer) carrying the magnetic memory to be tested, which make it difficult the knowledge of the effective energy and of the switching time which make it possible to switch the memory cell.
  • the present description provides for overcoming the effects of components with non-linear behavior on the test line which operates over a wide band of frequencies to cover the range of pulse widths required for the test. magnetic memory cells. This generates a need to regularly recalibrate the non-linearities on lines of the test system in order to compensate for them and to control the signal applied to the cells.
  • the memory cell may comprise a magnetic tunnel junction, and the switching then corresponds to the switching of the tunnel junction, the stability corresponds to the stability of the state of the tunnel junction, and the stochastic behavior corresponds to the stochastic behavior of the tunnel junction.
  • One embodiment overcomes all or part of the drawbacks of known test systems.
  • One embodiment provides a system for testing a memory with variable resistance, suitable for implementing at least one test phase from among the following regimes:
  • test system is suitable for implementing a test phase from among each of the following regimes:
  • One embodiment provides a method for testing a variable resistance memory, using a test system and in which at least one test phase from among the following regimes is implemented:
  • the test method implements a test phase from among each of the following regimes:
  • electrical signals generated are routed in different circuits and/or lines of the test system according to the test phase, up to at least one electrical measuring instrument.
  • a first switching matrix receives electrical signals generated of di f ferent natures, for example in terms of duration and/or voltage amplitude and/or current amplitude, and the switch to one or more circuits and/or lines of the test system depending on the test phase.
  • a second switching matrix receives electrical signals coming directly or indirectly from the first switching matrix to route them to the memory to be tested and/or to at least one electrical measuring instrument, and/ or receives electrical signals from the memory to be tested to route them to at least one electrical measuring instrument
  • a control module controls the first and second switching matrices according to the test phase.
  • a first signal generator generates continuous electrical signals and/or a second signal generator generates arbitrary electrical signals, for example electrical pulses.
  • several electrical measuring instruments are suitable for measuring the generated and switched electrical signals, said electrical measuring instruments having different impedance matching levels.
  • At least a first electrical measuring instrument is suitable for carrying out continuous electrical measurements, for example a digital multimeter and/or a source meter unit, and at least a second and/or third electrical measuring instrument is suitable for carrying out dynamic electrical measurements, for example an analog-to-digital converter and/or an oscilloscope.
  • a synchronization module synchronizes at least one electrical measuring instrument according to the electrical signals generated.
  • a signal shaping circuit switches and/or shapes the electrical signals generated and switched, depending on the test phase.
  • a test probe connects, for example connects, a memory cell to be tested to the test system.
  • a first signal generator in an excitation phase, generates a continuous electrical signal which is routed to a memory cell to be tested via a test probe connected, for example connected, to said cell, or a second signal generator generates an arbitrary electric signal, for example an electric pulse, which is directed towards the cell of the memory to be tested via the test probe;
  • the first signal generator in an acquisition phase, the first signal generator generates a continuous electrical signal which is routed to a first electrical measuring instrument, suitable for continuous measurements, for example a digital multimeter, passing through the cell via the probe of testing.
  • a first electrical measuring instrument suitable for continuous measurements, for example a digital multimeter
  • a second signal generator in an acquisition phase, generates an arbitrary electrical signal, for example an electrical pulse, which is routed to a second or third electrical measuring instrument suitable for dynamic measurements, passing through a memory cell to be tested via a test probe connected, for example connected, to said cell.
  • pulsed error rate test mode in pulsed error rate test mode:
  • the second measuring instrument has a very high input impedance, for example an analog-to-digital converter
  • the second signal generator In an excitation phase, the second signal generator generates an arbitrary electrical signal, for example an electrical pulse, which is routed to the cell via the test probe.
  • very high impedance is meant an impedance typically greater than or equal to 1 GB.
  • a high impedance is typically greater than or equal to 1MQ, and less than 1GQ.
  • a second signal generator in real-time switching measurement pulse mode, generates an arbitrary electrical signal, for example an electrical pulse, which is routed to a third low-impedance measuring instrument d input, for example an oscilloscope, passing through the cell via a test probe connected, for example connected, to said cell.
  • a third low-impedance measuring instrument d input for example an oscilloscope
  • low impedance an impedance typically equal to a few tens of Ohms, for example 50 Q.
  • the electrical signal generated and switched passes through a signal shaping circuit before the second or third electrical measuring instrument and/or the memory cell at test via the test probe.
  • a second signal generator in self-calibration mode, generates an arbitrary electrical signal, for example an electrical pulse, which is routed to a third measuring instrument suitable for dynamic and low-voltage measurements. input impedance, passing through a test probe connected or not to a memory cell to be tested, depending on the test phase.
  • Figure IA, Figure IB and Figure IC illustrate, very schematically, the particularities of a tunnel junction magnetic memory
  • Figure 2 shows, very schematically, an embodiment of a test system
  • Figure 3 illustrates, very schematically, a first test mode using the test system of Figure 2 in quasi-static mode
  • FIG. 4 illustrates examples of characteristic curves that can be obtained by the first test mode
  • FIG. 5A very schematically shows a second test mode using the test system of FIG. 2 in pulse mode to determine a bit error rate (BER);
  • FIG. 5B represents part of the test system in a phase of the second test mode.
  • FIG. 6 illustrates an example of a timing diagram of a BER test cycle
  • FIG. 7A and FIG. 7B show examples of resistance values that can be determined by the second test mode
  • FIG. 8 very schematically shows a third test mode using the test system of FIG. 2 in pulse mode to measure switching in real time
  • FIG. 9 represents examples of characteristic curves that can be obtained by the third test mode
  • FIG. 10A very schematically shows a fourth test mode using the test system of FIG. 2;
  • FIG. 10B represents part of the test system in a phase of the fourth test mode
  • FIG. 11 represents examples of characteristic curves which can be obtained by the fourth mode.
  • FIG. 12 represents other examples of characteristic curves which can be obtained by the fourth mode.
  • the expressions “about”, “approximately”, “substantially”, and “of the order of” mean to within 10%, preferably within 5%.
  • an arbitrary electrical signal When reference is made to an “arbitrary electrical signal”, or “arbitrary signal”, reference is made to an arbitrary waveform signal, for example of the radio frequency (RF) or microwave type.
  • An example of an arbitrary electrical signal is a pulsed electrical signal.
  • An arbitrary electrical signal generator is, for example, designated by the English term "Arbitrary Waveform Generator” (AWG).
  • ATG Arbitrary Waveform Generator
  • bit error rate the need to determine a bit error rate (BER) on a memory cell; the need to determine the switching time of a memory cell, that is to say the necessary duration of the programming pulses of a memory cell; and or
  • the solutions proposed by the present description are aimed at tests in quasi-static regime or in pulsed regime of magnetic tunnel junctions (MT J, Magnetic Tunnel Junction) of the STT (Spin Transfer Torque) type, SOT (Spin Orbit Torque) or others.
  • MT J Magnetic Tunnel Junction
  • STT Spin Transfer Torque
  • SOT Spin Orbit Torque
  • This description proposes the production of an automated system optimized in execution time which makes it possible to carry out all the test protocols necessary for the characterization of the switching properties of memories with variable resistance.
  • test regime in which the reading (measurement) of the memory is carried out by a measurement system which applies a continuous bias to the memory, for example by a source meter unit (SMU, Source Measure Unit ) or a digital multimeter (DMM, Digital MultiMeter), for example for a duration typically greater than about 10 microseconds, for example between about 10 microseconds and 5 milliseconds, and waiting times between two measurements which can be at least 50 microseconds;
  • SMU Source Measure Unit
  • DMM Digital MultiMeter
  • test regime in which the reading (measurement) of the memory is carried out by a measurement system which applies to the memory a variable polarization as a function of time (dynamic), for example a sinusoidal or pulsed polarization , for example by an analog-digital converter (ADC, Analog to Digital Converter) or an oscilloscope (scope), for example for a duration typically less than or equal to 1 microsecond, for example between approximately 10 nanoseconds and 1 microsecond, and waiting time between two measurements which may be greater than 50 nanoseconds; error rate test regime: particular impulse test regime in which it is sought to determine a binary error rate of a memory, the waiting times between two measurements possibly being between approximately 50 nanoseconds and 1 microsecond;
  • ADC Analog to Digital Converter
  • oscilloscope scope
  • - real-time switching measurement regime particular impulse test regime in which one seeks to determine the real-time switching of the memory, the times waiting time between two measurements which can be between 50 microseconds and 10 milliseconds;
  • - self-calibration regime self-test regime of the test system, for example in which predetermined data patterns (pattern) are stored in a memory of the test system.
  • MRAM magnetic random access memory
  • STT-MRAM spin transfer torque type
  • such an MRAM memory comprises an array of cells, each cell 100 comprising a magnetic tunnel junction 110 (MTJ, Magnetic Tunnel Junction) formed of a pair of ferromagnetic layers 112, 114 separated by a thin layer insulation 116, as shown in Figure IA.
  • MTJ Magnetic Tunnel Junction
  • a first ferromagnetic layer 114 called “fixed layer” or “reference layer” (RL), is characterized by a magnetization with a fixed direction
  • a second ferromagnetic layer 112, called “storage layer” or “layer free” (FL) is characterized by a magnetization with a direction that varies when writing the cell, for example by applying a magnetic field to said cell, or an electric pulse (voltage or current).
  • An MRAM cell also generally comprises a first metallic contact (or upper metallic contact) and a second metallic contact (or lower metallic contact), the ferromagnetic and insulating layers being between the first contact and the second contact.
  • a magnetic memory cell 100 typically includes a control (field effect) transistor 120, electrically in series with the magnetic tunnel junction 110, for example, the drain region 122 of the transistor 120 is in series with the tunnel junction 110, as shown.
  • Transistor 120 further comprises, conventionally, a source region 126 and a gate 124 between the drain and the source.
  • the magnetic tunnel junction when the respective magnetizations of the reference layer RL and of the storage layer FL are antiparallel (AP-State), the magnetic tunnel junction has a high resistance value, corresponding for example to a high logic state "1".
  • the respective magnetizations are parallel (P-State)
  • the magnetic tunnel junction has a low resistance value, corresponding according to the example to a low logic state “0”.
  • the high resistance value is set relative to the low resistance value, and vice versa.
  • a high resistance value corresponds to a low logic state "0" and a low resistance value corresponds to a high logic state.
  • the ratio of resistance values between the two states is of the order of 1.5 to 2.
  • the latter can be read by determining its resistance value, and in certain cases , by comparing the resistance value determined with a reference resistance value which may be an intermediate resistance value between that of the high logic state "1" and the low logic state "0".
  • BER binary error rate
  • the term high frequency in the case of an MRAM memory is explained by the fact that a change of state of a memory cell (write operation) can be performed by application, on the resistance of the cell, electrical pulses of the order of a hundred picoseconds to a few hundred nanoseconds, with rise times (transitions) of the pulses of the order of a few tens of picoseconds to a few tens of nanoseconds.
  • the pulse generation device must have a high cut-off frequency greater than 10 GHz.
  • the low cutoff frequency can be defined by the read operation, for which a quasi-static mode, or, in other words, a much lower frequency, is commonly used.
  • a bias voltage (or current) pulse is applied to the cell for a period of between about 1 microsecond and 10 milliseconds, the low operating frequency of the circuit then being from a few tens of Hz to a few hundreds. of kHz.
  • the writing of a cell requires the application of a voltage (or a current) of sufficiently high amplitude between the first metal contact and the second metal contact of said cell, to reach the energy barrier (Eb) which makes it possible to switch the magnetization of the free layer in the desired direction with respect to the reference layer, in particular to switch from one state to another, as illustrated in FIG. IC.
  • the angle between the magnetizations of the free and reference layers is generally optimized to allow only two angles, 0° and 180°, corresponding respectively to the low and high resistance.
  • Reading the cell to test it can be done by measuring its electrical resistance by applying a voltage (or a current) between the first metal contact and the second metal contact of said cell, of amplitude less than voltage amplitude (or current) applied in writing, so that the read operation does not modify the state of the cell during the test.
  • the transition from one state to another of the tunnel junction can be affected by a magnetic field and/or by the temperature, for example according to the following relationship :
  • I is the intensity of the current which crosses the junction
  • Hoffset is the magnetic field to which the junction is subjected
  • T is the temperature in the environment of the junction
  • H k is the anisotropic field of the tunnel junction which corresponds to the field magnetic force necessary to be applied to modify, at 0°K, the direction of the magnetization angle in the direction with the highest energy (in the present case corresponding to 90° with respect to the directions of the free and reference layers)
  • I c0 is the critical current, defined as the minimum current required to switch the free layer
  • E b is the equivalent energy barrier to change the state of the tunnel junction
  • k b is the Boltzmann constant equal to l, 38.10 -23 m 2 . kg. s -2 . K -1 .
  • An example of a magnetic property is the magnetic field value making it possible to switch the tunnel junction (switching field).
  • Examples of electrical properties are: switching current, switching voltage, probability of switching, breakdown voltage, values of resistance for each of the two states, or the switching time.
  • Examples of electrical and/or magnetic properties are the tunnel magnetoresistance, known by the acronym TMR, from the English Tunnel Magneto Resistance, and defined as being the difference between the antiparallel resistance (R A p) and the parallel resistance (R P ) , all divided by the parallel resistance, or the thermal stability factor, defined as the capacity of the memory cell to retain stored information, in particular, the capacity to the tunnel junction to maintain a given state over time, the general equation of which is defined by the formula [Math 1] .
  • TMR tunnel magnetoresistance
  • R A p antiparallel resistance
  • R P parallel resistance
  • thermal stability factor defined as the capacity of the memory cell to retain stored information, in particular, the capacity to the tunnel junction to maintain a given state over time, the general equation of which is defined by the formula [Math 1] .
  • the present description is more particularly concerned with the electrical, or even magnetic, properties of a magnetic memory cell.
  • FIG 2 very schematically shows an embodiment of a test system 200 of a cell 100 to be tested (DUT).
  • the cell to be tested (DUT) can for example be a magnetic tunnel junction MRAM memory cell (MTJ cell) such as that described above, with two metal contacts. This generally corresponds to the example of memory cell to be tested considered in the rest of the present description, but other types of variable resistance memory cells can be tested by the test system.
  • MTJ cell magnetic tunnel junction MRAM memory cell
  • the test system 200 is suitable for testing a variable resistance magnetic memory, and for implementing at least one test phase in one or more of the following regimes:
  • - impulse test regime high speed measurement, including a particular impulse test regime of error rate and/or a particular impulse test regime of real-time switching;
  • test system 200 comprises:
  • a generation block 210 of excitation signals comprising:
  • DC first signal generator
  • PG second signal generator
  • test probe 240 suitable for linking, preferably connecting, the cell 100 to be tested (DUT) to the test system;
  • an acquisition block 220 comprising electrical measuring instruments at different impedance matching levels, including at least one continuous measuring instrument and one dynamic measuring instrument, for example: - A digital multimeter (DMM, Digital MultiMeter) 221 (first measuring instrument) having a high input impedance, of the order of MQ;
  • An analog-digital converter (ADC, Analog-to-Digital Converter) 222 (second measuring instrument) having a very high input impedance, of the order of GQ;
  • an oscilloscope (Scope) 223 (third measuring instrument) having a low input impedance, of the order of 50 ⁇ ;
  • circuit block 230 adapted to configure several circuits and comprising elements adapted to control electrical signals between the generation block 210, the cell 100 via the test probe 240 and the acquisition block 220, the circuit block comprising in particular: a first switching matrix (MX1) 237A, or switching multiplexer, adapted to receive electrical signals from the first generator 211 and/or from the second generator 212 and to route them to one or more elements of the circuit block 230; a second switching matrix (MX2) 237B, or switching multiplexer, adapted to receive electrical signals coming from elements of the circuit block 230 (that is to say coming directly or indirectly from the first matrix 237A) and to direct them to a measuring instrument of the acquisition block 220 or to the cell 100 and/or electrical signals from the cell 100 to a measuring instrument of the acquisition block 220;
  • MX1 switching matrix
  • MX2 switching multiplexer
  • FILTER BANK A network of filters
  • SIGNAL SHAPER SIGNAL SHAPER
  • a multipole switch (SPnT) 234 connected on the one hand to the first matrix 237A, for example via a first amplifier (AMP1) 232A, and on the other hand to the filter network 235 and to the signal shaping circuit 236 ;
  • SPnT multipole switch
  • a power supply unit (LDO) 233 for example low noise, adapted to supply at least the various elements of the circuit block 230;
  • LOGIC control module
  • SYNC synchronization module
  • a link between the different elements has generally been shown, but there may be several links between elements of the test system, for example in order to test several types of magnetic tunnel junctions, typically an STT type junction and a SOT type (multi-channel) .
  • STT type junction typically an STT type junction
  • SOT type multi-channel circuits/lines may be needed to perform a synchronization test, as described later.
  • the arbitrary waveform generator 212 may for example be a pulse generator (PG, Pulse Generator in English).
  • the arbitrary signal generator has a sampling frequency ranging up to a few gigas samples per second (G.sample/s), or even up to a few tens of gigas samples per second (G.sample/s).
  • a source meter unit SMU may be provided.
  • the oscilloscope 223 has a wide pass band, for example, preferably a low noise one.
  • the second switching matrix (MX2) 237B is preferably bidirectional.
  • the first switching matrix (MX1) 237A may only be unidirectional.
  • the signal shaping circuit 236 may include a directional coupler, a bias tee, a pick-off tee, a power combiner combine, in English), a power splitter, and/or a balun coupler.
  • the second amplifier 232B may include, or consist of, a differential amplifier or a current sense amplifier.
  • the second amplifier 232B can be associated with a detection resistor R s , as described later.
  • the multipole switch 234 can be a switch with one input connected to the first matrix 237A and with several outputs (SPnT, single pole n throws in English), including at least one output connected to the network of filters 235 and another output connected to signal conditioning circuit 236.
  • the power supply unit 233 can be of the low dropout (LDO, Low Drop-Out) regulator type.
  • the test probe 240 can include test tips, for example a tip card, one tip being adapted to come into contact with a metal contact of the memory cell 100.
  • the control module 239 can be a state machine, or a digital device, for example a microcontroller.
  • test system 200 can also comprise a magnetic block 250 (framed in dotted lines) comprising:
  • a magnetic circuit 253 comprising at least one ferromagnetic bar and at least one coil for generating a magnetic field
  • control generator (DC/AC) 251 of the magnetic circuit adapted to control the amplitude of one or more components of the magnetic field generated by the magnetic circuit 253;
  • AMP3 third amplifier
  • AMP3 for example a voltage-current converter, arranged between the control generator 251 and the magnetic circuit 253.
  • the magnetic block 250 is suitable for generating a magnetic field 254 (Magnetic Field) and applying it to the cell 100 to be tested. It can be integrated into the test system 200, be connected to said test system, or even be independent of it.
  • a magnetic field 254 Magnetic Field
  • the magnetic block 250 can be adapted to generate, for example, a magnetic field greater than 5 kOe (Oersted) in the direction of the cell to be tested (Hz component) and greater than 300 Oe in the plane perpendicular to the Hz component (Hxy component) .
  • the magnetic block can comprise a magnetic field sensor, for example a Hall effect probe, suitable for determining the field seen by the cell to be tested.
  • test system 200 described is suitable for configuring different lines and/or different circuits, in order to carry out different modes and different test phases, as described further below.
  • FIG. 3 very schematically illustrates a first test mode of the test system 200 of FIG. 2 in quasi-static mode, in which, in acquisition, the DC signal generator 211 is connected to an instrument continuous measurement, the digital multimeter 221 in the example shown.
  • FIG. 4 illustrates examples of characteristic curves that can be obtained by the first test mode.
  • the first test mode can include, for example, the three test phases illustrated in Figures 3 and 4:
  • a first phase which makes it possible, for example, to measure the resistance of the cell as a function of the magnetic field to which said cell (R(H)) is subjected, in quasi-static mode;
  • a second phase which makes it possible, for example, to measure the resistance of the cell as a function of the voltage applied to said cell (R(V)), in quasi-static mode;
  • a third phase which allows for example to determine the breakdown voltage of the cell (breakdown).
  • a first circuit 311 of the test system 200 can be configured which comprises:
  • a second acquisition line 302 connecting the first generator 211 (continuous signals), the network of filters 235 (switching by the first switching matrix 237A) and the cell 100, then the cell 100 to the digital multimeter 221 (switching by the second switching matrix 237B).
  • the first phase can make it possible to provide information, for example on: the switching magnetic field, the antiparallel resistance R A p, the parallel resistance R P , the TMR, the stability of the reference layer, and/or the thermal stability factor (by doing the test at several temperatures, for example) of the cell.
  • Such a curve can be plotted by carrying out a test sequence with several excitation/acquisition cycles, for example about 30 cycles. According to one example, the duration of a cycle is approximately 100 milliseconds.
  • a second circuit 312 of the test system 200 which comprises:
  • the second phase can make it possible to provide information, for example on: the antiparallel resistance RAP, the parallel resistance R P , the TMR, the switching voltage, the switching probability, the thermal stability factor (by doing for example the test at several temperatures), and/or parasitic switching (back-hopping) by current excitation of the cell.
  • Such a curve can be plotted by carrying out a test sequence several excitation/acquisition cycles, for example about 30 cycles.
  • the duration of a cycle can be approximately 50 milliseconds.
  • the second circuit 312 can be used, or only the second acquisition line 302 which then also functions as an excitation line, by making it possible to apply a continuous electric signal to the cell, for example a DC voltage.
  • the third phase can make it possible to provide information, for example on: the antiparallel resistance R AP , the parallel resistance R P , the TMR, the switching voltage, the switching probability, the factor of thermal stability (for example by carrying out the test at several temperatures), and/or parasitic switching.
  • FIG. 5A very schematically shows a second test mode using the test system 200 of FIG. 2 in pulse mode to determine a bit error rate (BER), by analog measurement of the resistance R D UT of cell 100.
  • the arbitrary waveform generator 212 is connected to a dynamic measuring instrument, the analog-digital converter 222 in the example shown.
  • the second test mode can comprise, for example, the two test phases illustrated by FIG. 5A:
  • a fourth phase which makes it possible, for example, to measure the resistance of the cell as a function of the magnetic field to which said cell is subjected, in pulse mode;
  • a fifth phase which makes it possible, for example, to measure the resistance of the cell as a function of the voltage applied to said cell, in pulse mode.
  • These fourth and fifth phases are suitable for testing the stochastic behavior of cells, and in particular of magnetic tunnel junctions for MRAM applications, which require executing a very large number of write/read cycles, from electrical pulses, for example of the order of a million cycles for testing a single write/read test condition for a single memory cell.
  • a switching voltage for example amplitude and pulse duration
  • a resistance value for each of the two states
  • a third circuit 313 of the test system 200 can be configured which comprises:
  • a fourth acquisition line 304 (read) connecting the second generator 212 (arbitrary signals) and the cell 100 via the first amplifier 232A (switching by the first switching matrix 237A), the multipole switch 234 and the setting circuit form 236 (switching by the second switching matrix 237B), then the cell 100 to the analog digital converter 222 via the shaping circuit 236 and the second amplifier 232B (switching by the second switching matrix 237B).
  • a fourth circuit 314 of the test system 200 can be configured which comprises:
  • the fourth acquisition line 304 (read).
  • the second signal generator 212 is adapted to generate arbitrary signals, for example pulse signals, both for writing and for reading the cell, which makes it possible to reduce the duration of a test cycle.
  • the second generator 212 generates a first write pulse to cause the cell 100 to switch to a first logic state via the fifth line 305, then the second generator 212 generates a first read pulse of lower amplitude. to that of the first write pulse, and the analog-digital converter 222, via the fourth line 304, checks whether the cell has indeed switched to the first logic state in determining a resistance value of said cell.
  • the second generator 212 generates a second write pulse to cause the cell to switch to the second logic state, then the second generator 212 generates a second read pulse with an amplitude lower than that of the second write pulse, and the analog-digital converter 222, via the fourth line 304, checks whether the cell has indeed switched to the second logic state by determining another resistance value of the cell.
  • the fifth line 305 (write line) is adapted to electrically connect the second generator 212 and the cell 100 so as to transmit a first signal for the writing of the cell 100
  • the fourth line 304 (read line) is adapted to electrically connect the second generator 212 and the cell 100 so as to transmit a second signal for the reading of the cell, and the cell 100 to the analog-digital converter 222 so as to determine the resistance R DUT of the cell being read.
  • the fourth and fifth lines can have common portions, for example the fifth line can correspond to a portion of the fourth line.
  • the fifth and fourth rows can be separate.
  • the test system 200 for example the shaping circuit 236, can comprise a switching module adapted to connect, in write mode, the second generator 212 and the cell 100 via the fifth transmission line 305 and, in reading, the second generator 212 and the cell 100, as well as the cell 100 to the analog-digital converter 222, via the fourth transmission line 304.
  • a switching module makes it possible, for example, to decouple the write line from the read line, while only one signal generator is used.
  • the fourth line 304 therefore makes it possible, in reading mode, to connect the cell 100 to the analog-digital converter 222 via the shaping circuit 236 and the second amplifier 232B.
  • a detection resistor R s can be placed at the input of the second amplifier 232B.
  • the sense resistor R s can be placed at the level of the shaping circuit 236. Since it is positioned on the read line (fourth line 304), the sense resistor R s is, in read mode, placed on the path of the current flowing in the memory cell to be tested.
  • the second amplifier 232B can comprise, or consist of, a differential amplifier or a current sense amplifier, the inputs of which are connected by the sense resistor R s .
  • the second generator 212 generates, in write mode, a write pulse signal transmitted to cell 100, and, in read mode, a read pulse signal transmitted to cell 100 then sent to the analog-digital converter 222 via the shaping circuit 236 and the detection resistor R s at the input of the second amplifier 232B.
  • the second amplifier 232B is configured to amplify the potential difference across the terminals of the detection resistor Rs in order to obtain an output voltage signal that can be measured by the analog-to-digital converter 222.
  • the value R s of the detection resistor is precisely calibrated and/or is adapted to the impedance of the circuit upstream of said resistor, that is to say at least to the impedance of the second generator 212 and the impedance of the line between said generator and said resistor.
  • the detection resistor has an ohmic value of approximately 50 ohms, for a standard impedance of 50 ohms of the upstream circuit.
  • the value R DUT of the resistance of the cell conditions the current in the measurement line, therefore in the detection resistance Rs, and can be determined, knowing the value of said detection resistance, from the voltage in input and output voltage of the second amplifier.
  • test system Details relating to the test system and/or to the test method for carrying out bit error rate tests may for example be similar to those described in the patent application FR2113056 "memory test device and method”. filed on December 7, 2021.
  • FIG. 6 illustrates an example timing diagram 600 of a BER test cycle comprising a series of voltage pulses generated by the second signal generator 212, for example a pulse generator.
  • a first positive write pulse 601, of amplitude V WR-SET is generated to excite the cell and bring it into a first switching state, then a second positive read pulse 602, of amplitude V RD-SET less than V WR-SET , is generated to read the resistance of the cell, in particular to check that the cell has indeed switched.
  • a third negative write pulse 603, of amplitude V WR-RESET is generated to excite the cell and bring it into a second switching state
  • a second negative read pulse 604, of amplitude V RD- RESET less than V WR-RESET is generated to read the resistance of the cell, in particular check that the cell has indeed switched.
  • Each write pulse can be between about 100 picoseconds (ps) and 1 microsecond (ps) in duration.
  • Each read pulse can be of a duration between about 100 nanoseconds (ns) and 1 ps, within a window of about 1.5 ps, to perform the resistance reading.
  • a test cycle can be completed in about 5 ps. This can allow one million cycles to be performed in about 5 seconds.
  • FIGS. 7A and 7B show examples of resistance values (Extracted Resistance) that can be determined by the second test mode.
  • FIG. 7A (measurement calibrated at 50 ⁇ )
  • the results of measurement of a standard resistance of 50 Ohms replacing the DUT are represented, the curve 701 representing the average results and the curve 702 the results with the dispersion over several readings using the test protocol illustrated by the timing diagram in FIG. 6 in order to evaluate the resistance reading accuracy that can be obtained by the system.
  • the curve represented corresponds to the distribution of the resistances measured over one million cycles.
  • FIG. 8 represents, very schematically, a third test mode using the test system 200 of FIG.
  • the arbitrary signal generator 212 is connected to a dynamic measuring instrument, the oscilloscope 223 in the example illustrated, either according to a so-called reflection mode, or according to a so-called transmission mode.
  • the third test mode can include, for example, the two test phases illustrated in FIG. 8:
  • An advantage of the transmission mode is to be able to obtain better sensitivity for measuring the switching, the incubation time, that is to say the time before switching, and the switching time.
  • a disadvantage is that it generally requires special four port test structures on the cell.
  • An advantage of the reflection mode is that it can be achieved from just two ports on the cell.
  • a drawback is that a lower measurement sensitivity is generally obtained.
  • a sixth line 306 can be configured connecting the second generator 212 (arbitrary signals) to the cell 100 via the first amplifier 232A (switching by the first switching matrix 237A), the multipole switch 234, and the shaping circuit 236 (switching by the second switching matrix 237B), then the cell 100 to the digital oscilloscope 223 (switching by the second switching matrix 237B), according to the mode in transmission.
  • an electrical signal for example a pulse signal
  • cell 100 In transmission mode, an electrical signal, for example a pulse signal, is transmitted to cell 100 and then sent to oscilloscope 223 to determine the portion of the pulse signal detected by the oscilloscope.
  • a seventh line 307 can be configured connecting the second generator 212 (arbitrary signals) to the cell 100 via the first amplifier 232A (switching by the first switching matrix 237A), the multipole switch 234, and the shaping circuit 236 (switching by the second switching matrix 237B) then the cell 100 to the digital oscilloscope 223 via the shaping circuit 236 and the second amplifier 232B (switching by the second switching matrix 237B) , depending on the reflection mode.
  • an electrical signal for example a pulse signal
  • the cell 100 then sent to the oscilloscope 223 by going back through the shaping circuit 236 and the second amplifier 232B, to determine the portion of the pulse signal detected by the oscilloscope.
  • FIG. 9 represents examples of the characteristic switching time curves obtained by the implementation of the test system 200 in the third test mode, in transmission mode.
  • the results 910 represent the switching (AP2P switch) from the antiparallel (AP) state to the parallel (P) state in the presence of a magnetic field favorable to the AP2P switching (H1 ⁇ 0).
  • the results 920 represent the switching (AP2P switch) from the antiparallel (AP) state to the parallel state (P) in the presence of a magnetic field unfavorable to AP2P switching (H4>0).
  • the results 930 represent the switching (P2AP switch) from the parallel state (P) to the antiparallel state (AP) in the presence of a magnetic field unfavorable to the P2AP switching (H1 ⁇ 0).
  • the results 940 represent the switching (P2AP switch) from the parallel state (P) to the antiparallel state (AP) in the presence of a magnetic field favorable to the P2AP switching (H4>0).
  • the curves 911, 921, 931, 941 represent the reference voltage of the oscilloscope in the antiparallel state.
  • Curves 912, 922, 932, 942 represent the reference voltage of the oscilloscope in the parallel state.
  • the curves 913, 923, 933, 943 represent the voltage read by the oscilloscope during switching, making it possible to determine the switching time (Tsw) (determined by the distance between the vertical lines in dotted lines). For example, it is found that the switching time is shorter in the presence of a negative magnetic field for antiparallel-to-parallel switching and in the presence of a positive magnetic field for parallel-to-antiparallel switching.
  • FIG. 10A very schematically shows a fourth mode of the test system 200 of FIG. 2, corresponding to an autocalibration mode.
  • the fourth test mode can comprise for example the two self-test phases illustrated by FIG. 10A and making it possible to perform self-calibration, for example synchronization of the test system: an eighth phase for which the seventh line 307 (in reflection mode); And
  • an eighth line 308 can be configured connecting the second generator 212 (arbitrary signals) to the digital oscilloscope 223 via the first amplifier 232A (switching by the first switching matrix 237A), the multipole switch 234 and the shaping circuit 236 (switching by the second switching matrix 237B): in this phase, it is possible to determine for example losses and not -linearities induced in the line.
  • the eighth line can also connect the network of filters 235, for example in order to integrate as many elements as possible of the test system 200 into the autocalibration.
  • the second generator 212 generates a pulse signal sent to the first amplifier 232A (AMP1), the shaping circuit 236 ( SIGNAL SHAPER) then the test probe 240 (PC), then returned to the oscilloscope 223 (SCOPE) by going back through the shaping circuit 236.
  • the test probe 240 is either in open circuit (open circuit), or connected to cell 100 (DUT).
  • the IN point corresponds to the input of the shaping circuit 236, the OUT point corresponds to a first output of the shaping circuit 236 towards the test probe 240 and the MES point corresponds to a second output of the shaping circuit. in form 236, ie at the input of the oscilloscope 223 for the measurement.
  • FIG. 11 represents examples of characteristic curves which can be obtained by the fourth mode. More precisely, the curves represented in FIG. 11 are intended to determine propagation delays of pulsed signals in the test system, or even to synchronize the test system. These curves are obtained by sending two pulses V 2 , V 2 into the system at the same instant in the seventh line 307, that is to say in reflection as far as the oscilloscope 223 passing through the test probe 240, and in measuring each of the two pulses in the oscilloscope 223. It is thus possible to measure a time lag between the two pulses, for example by comparing the delays at 50% amplitude in a rise ramp of each of the pulses
  • the seventh line 307 is preferably multi-channel (that is to say comprises several connections between the elements of said line), for example with a first channel adapted to test a junction of STT type and a second channel suitable for testing an SOT type junction.
  • the first pulse V 2 is dotted, and the second pulse V 2 is a solid line.
  • the first pulse V 2 is IV and the second pulse V 2 is 0.5V.
  • the first pulse V 2 is IV and the second pulse V 2 is IV.
  • the first pulse V 2 is 0.5V and the second pulse V 2 is IV.
  • Curves 1111, 1121, 1131 show a shift of ⁇ 240 picoseconds of V 2 relative to V 2 .
  • Curves 1112, 1122, 1132 show an offset of less than 10 picoseconds of V 2 relative to V 2 , which may substantially correspond to synchronization.
  • Curves 1113, 1123, 1133 show a shift of +240 picoseconds of V 2 with respect to V 2 .
  • FIG. 12 represents other examples of characteristic curves which can be obtained by the fourth mode. More specifically, the curves represented in FIG. 12 aim to determine the attenuations of pulsed signals in the test system, or even to self-calibrate them. These curves are obtained by sending a voltage pulse into the system in the seventh line 307, that is to say in reflection as far as the oscilloscope 223 via the test probe 240, and by measuring this pulse by several points in said line: the IN point (curve 1201), the OUT point (curve 1202) and the MES point (curve 1203 for the open circuit (OPEN CIRCUIT) and curve 1204 for the closed circuit, connected to the cell (DUT)). It is thus possible to measure an attenuation of the pulsed signal, possibly taking into account the losses of each device.
  • the IN point curve 1201
  • the OUT point curve 1202
  • MES point curve 1203 for the open circuit
  • curve 1204 for the closed circuit
  • a voltage pulse measured at 260 mV at the input (point IN) of the shaping circuit 236 (after amplification in the amplifier AMP1 of the signal generated by the arbitrary signal generator PG), a voltage pulse of 215 mV between the shaping circuit 236 and the test probe 240 (OUT point), and of 205 mV with the losses in said circuit (which the cell 100 can see), then a pulse of 35 mV at the oscilloscope input (MES point) in open circuit, and 34 mV in closed circuit.

Landscapes

  • Hall/Mr Elements (AREA)

Abstract

La présente description concerne un système de test (200) d'une mémoire à résistance variable, adapté à mettre en œuvre au moins une phase de test parmi les régimes de test suivants : - régime de test quasi-statique; - régime de test impulsionnel, incluant un régime impulsionnel de test de taux d'erreur et un régime impulsionnel de mesure de commutation en temps réel; - régime d'autocalibration. La présente description concerne également un procédé de test d'une mémoire à résistance variable.

Description

DESCRIPTION
Système et procédé de test d'une mémoire à résistance variable
La présente demande est basée sur, et revendique la priorité de , la demande de brevet français 2113058 déposée le 7 décembre 2021 ayant pour titre " Système de test électrique sous champ magnétique" et la demande de brevet français 2202666 déposée le 25 mars 2022 , ayant pour titre "Système et procédé de test d' une mémoire à résistance variable" , qui sont considérées comme faisant partie intégrante de la présente description dans les limites prévues par la loi .
Domaine technique
[ 0001 ] La présente description concerne de façon générale les techniques de test de composants électroniques qui utilisent des états de résistance distincts pour stocker des données , typiquement des mémoires à résistance variable , telles qu ' une mémoire magnétique à accès aléatoire (MRAM, Magnetic Random- Access Memory) , une mémoire RAM à changement de phase ( PCRAM, Phase Change Random-Access Memory) , une mémoire RAM résistive (RRAM, Resistive Random-Access Memory) ou un tout autre composant mettant en œuvre la spintronique .
Technique antérieure
[ 0002 ] Les tests des mémoires magnétiques consistent généralement à soumettre une cellule de mémoire à un champ magnétique et/ou à des impulsions électriques , et à mesurer, typiquement par un système de carte à pointes , la réponse électrique de la cellule mémoire .
Résumé de l ' invention
[ 0003 ] Comme la plupart des dispositi fs et/ou composants électroniques , les mémoires magnétiques ont besoin d ' être testées , entre autres , afin :
- d ' optimiser leur fabrication ;
- de détecter des produits non-opérationnels ; - de corriger des défauts, voire de les anticiper, par exemple en utilisant des éléments redondants ;
- etc .
[0004] Parmi les tests réalisés sur les mémoires magnétiques, les tests en régime impulsionnel à haute fréquence peuvent permettre, par exemple, la mesure en temps réel de commutations de mémoires, ou la détermination d'un taux d'erreur binaire (BER) sur ces mémoires. Le BER d'une mémoire peut être défini comme étant le nombre d'échecs d'opérations d' écriture/ lecture divisé par le nombre total de tentatives d'opérations d' écriture/lecture, dans la même condition d'écriture, sur une cellule donnée d'une mémoire.
[0005] Il existe un besoin d'amélioration des techniques de test de composants électroniques qui utilisent des états de résistance distincts pour stocker des données, en particulier de mémoires magnétiques.
[0006] Plus particulièrement, selon un aspect, la présente description prévoit de déterminer des paramètres physiques intrinsèques à une mémoire magnétique, par exemple : le champ magnétique, la tension et/ou le courant (typiquement amplitude et largeur d'impulsion) de commutation d'une cellule de mémoire magnétique, les résistances correspondants aux deux états de la cellule de mémoire, la stabilité thermique d'un état de la cellule de mémoire .... La présente description peut prévoir de déterminer des paramètres de fabrication de ladite mémoire.
[0007] Selon un autre aspect, la présente description prévoit d'évaluer un comportement stochastique d'une cellule de mémoire magnétique afin de tenir compte que le nombre élevé d ' écritures/ lectures autrement requis est préjudiciable à une production en masse. [0008] Selon un autre aspect, la présente description prévoit de pallier les multiples effets de réflexion, dus au fonctionnement sur une ligne de test avec des instruments au contact d'une plaquette (wafer) portant la mémoire magnétique à tester, qui rendent difficile la connaissance de l'énergie effective et du temps de commutation qui permettent de faire commuter la cellule de mémoire.
[0009] Selon encore un autre aspect, la présente description prévoit de pallier les effets de composants à comportement non-linéaire sur la ligne de test qui opère sur une large bande de fréquences pour couvrir la gamme de largeur d' impulsions requise pour le test de cellules de mémoires magnétiques. Cela engendre un besoin de régulièrement recalibrer les non-linéarités sur des lignes du système de test afin de les compenser et de maîtriser le signal appliqué aux cellules.
[0010] La cellule de mémoire peut comprendre une jonction tunnel magnétique, et la commutation correspond alors à la commutation de la jonction tunnel, la stabilité correspond à la stabilité de l'état de la jonction tunnel, et le comportement stochastique correspond au comportement stochastique de la jonction tunnel.
[0011] Un mode de réalisation pallie tout ou partie des inconvénients des systèmes de test connus.
[0012] Un mode de réalisation prévoit un système de test d'une mémoire à résistance variable, adapté à mettre en œuvre au moins une phase de test parmi les régimes suivants :
- régime de test quasi-statique ;
- régime de test impulsionnel, incluant un régime impulsionnel de test de taux d'erreur et un régime impulsionnel de mesure de commutation en temps réel ;
- régime d'autocalibration. [0013] De préférence, le système de test est adapté à mettre en œuvre une phase de test parmi chacun des régimes suivants :
- régime de test quasi-statique ;
- régime de test impulsionnel, incluant un régime impulsionnel de test de taux d'erreur et un régime impulsionnel de mesure de commutation en temps réel ;
- régime d'autocalibration.
[0014] Un mode de réalisation prévoit un procédé de test d'une mémoire à résistance variable, utilisant un système de test et dans lequel au moins une phase de test parmi les régimes suivants est mise en œuvre :
- régime de test quasi-statique ;
- régime de test impulsionnel, incluant un régime impulsionnel de test de taux d'erreur et un régime impulsionnel de mesure de commutation en temps réel ;
- régime d'autocalibration.
[0015] De préférence, le procédé de test met en œuvre une phase de test parmi chacun des régimes suivants :
- régime de test quasi-statique ;
- régime de test impulsionnel, incluant un régime impulsionnel de test de taux d'erreur et un régime impulsionnel de mesure de commutation en temps réel ;
- régime d'autocalibration.
[0016] Les modes de réalisation suivants peuvent s'appliquer au procédé de test ou au système de test, les éléments décrits ( instrument ( s ) de mesure, matrice (s) de commutation, générateur ( s ) de signaux, module de commande, module de synchronisation, circuit de mise en forme de signaux, sonde de test...) dans les différents modes de réalisation sont alors à considérer comme faisant partie du système de test.
[0017] Selon un mode de réalisation, des signaux électriques générés sont aiguillés dans différents circuits et/ou lignes du système de test selon la phase de test , j usqu' à au moins un instrument de mesure électrique .
[ 0018 ] Selon un mode de réalisation, une première matrice de commutation reçoit des signaux électriques générés de di f férentes natures , par exemple en termes de durée et/ou d ' amplitude de tension et/ou d ' amplitude de courant , et les aiguille vers un ou plusieurs circuits et/ou lignes du système de test en fonction de la phase de test .
[ 0019 ] Selon un mode de réalisation, une deuxième matrice de commutation reçoit des signaux électriques provenant directement ou indirectement de la première matrice de commutation pour les aiguiller vers la mémoire à tester et/ou vers au moins un instrument de mesure électrique , et/ou reçoit des signaux électriques provenant de la mémoire à tester pour les aiguiller vers au moins un instrument de mesure électrique
[ 0020 ] Selon un mode de réalisation, un module de commande commande les première et deuxième matrices de commutation en fonction de la phase de test .
[ 0021 ] Selon un mode de réalisation, selon la phase de test , un premier générateur de signaux génère des signaux électriques continus et/ou un deuxième générateur de signaux génère des signaux électriques arbitraires , par exemple des impulsions électriques .
[ 0022 ] Selon un mode de réalisation, plusieurs instruments de mesure électrique sont adaptés à mesurer les signaux électriques générés et aiguillés , lesdits instruments de mesure électrique ayant des niveaux d' adaptation d' impédance di f férents .
[ 0023 ] Selon un mode de réalisation, au moins un premier instrument de mesure électrique est adapté à réaliser des mesures électriques en continu, par exemple un multimètre numérique et/ou une unité sourcemètre , et au moins un deuxième et/ou troisième instrument de mesure électrique est adapté à réaliser des mesures électriques en dynamique , par exemple un convertisseur analogique numérique et/ou un oscilloscope .
[ 0024 ] Selon un mode de réalisation, un module de synchronisation synchronise au moins un instrument de mesure électrique en fonction des signaux électriques générés .
[ 0025 ] Selon un mode de réalisation, un circuit de mise en forme de signaux aiguille et/ou met en forme les signaux électriques générés et aiguillés , en fonction de la phase de test .
[ 0026 ] Selon un mode de réalisation, une sonde de test relie , par exemple connecte , une cellule de la mémoire à tester au système de test .
[ 0027 ] Selon un mode de réalisation, en régime de test quasi- statique : dans une phase d' excitation, un premier générateur de signaux génère un signal électrique continu qui est aiguillé vers une cellule de la mémoire à tester via une sonde de test reliée , par exemple connectée , à ladite cellule , ou un deuxième générateur de signaux génère un signal électrique arbitraire , par exemple une impulsion électrique , qui est aiguillé vers la cellule de la mémoire à tester via la sonde de test ; et
- dans une phase d' acquisition, le premier générateur de signaux génère un signal électrique continu qui est aiguillé vers un premier instrument de mesure électrique , adapté à des mesures en continu, par exemple un multimètre numérique , en passant par la cellule via la sonde de test .
[ 0028 ] Selon un mode de réalisation, en régime de test impulsionnel , dans une phase d' acquisition, un deuxième générateur de signaux génère un signal électrique arbitraire , par exemple une impulsion électrique , qui est aiguillé vers un deuxième ou troisième instrument de mesure électrique adapté à des mesures en dynamique, en passant par une cellule de la mémoire à tester via une sonde de test reliée, par exemple connectée, à ladite cellule.
[0029] Selon un mode de réalisation particulier, en régime impulsionnel de test de taux d'erreur :
- dans la phase d'acquisition, le deuxième instrument de mesure est à très forte impédance d'entrée, par exemple un convertisseur analogique numérique ;
- dans une phase d' excitation, le deuxième générateur de signaux génère un signal électrique arbitraire, par exemple une impulsion électrique, qui est aiguillé vers la cellule via la sonde de test.
[0030] Par très forte impédance, on entend une impédance typiquement supérieure ou égale à 1 GO. Une forte impédance est typiquement supérieure ou égale à 1MQ, et inférieure à 1GQ.
[0031] Selon un mode de réalisation, en régime impulsionnel de mesure de commutation en temps réel, un deuxième générateur de signaux génère un signal électrique arbitraire, par exemple une impulsion électrique, qui est aiguillé vers un troisième instrument de mesure à faible impédance d'entrée, par exemple un oscilloscope, en passant par la cellule via une sonde de test reliée, par exemple connectée, à ladite cellule.
[0032] Par faible impédance, on entend une impédance typiquement égale à quelques dizaines d'Ohms, par exemple 50 Q.
[0033] Selon un mode de réalisation particulier, en régime de test impulsionnel, le signal électrique généré et aiguillé transite par un circuit de mise en forme de signaux avant le deuxième ou troisième instrument de mesure électrique et/ou la cellule de la mémoire à tester via la sonde de test. [0034] Selon un mode de réalisation, en régime d'autocalibration, un deuxième générateur de signaux génère un signal électrique arbitraire, par exemple une impulsion électrique, qui est aiguillé vers un troisième instrument de mesure adapté à des mesures en dynamique et à faible impédance d'entrée, en passant par une sonde de test reliée ou non à une cellule de la mémoire à tester, en fonction de la phase de test.
Brève description des dessins
[0035] Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
[0036] la figure IA, la figure IB et la figure IC illustrent, de façon très schématique, des particularités d'une mémoire magnétique à jonction tunnel ;
[0037] la figure 2 représente, de façon très schématique, un mode de réalisation d'un système de test ;
[0038] la figure 3 illustre, de façon très schématique, un premier mode de test utilisant le système de test de la figure 2 en régime quasi-statique ;
[0039] la figure 4 illustre des exemples de courbes caractéristiques pouvant être obtenues par le premier mode de test ;
[0040] la figure 5A représente, de façon très schématique, un deuxième mode de test utilisant le système de test de la figure 2 en régime impulsionnel pour déterminer un taux d'erreur binaire (BER) ;
[0041] la figure 5B représente une partie du système de test dans une phase du deuxième mode de test. [0042] la figure 6 illustre un exemple de chronogramme d'un cycle de test de BER ;
[0043] la figure 7A et la figure 7B représentent des exemples de valeurs de résistance pouvant être déterminées par le deuxième mode de test ;
[0044] la figure 8 représente, de façon très schématique, un troisième mode de test utilisant le système de test de la figure 2 en régime impulsionnel pour mesurer des commutations en temps réel ;
[0045] la figure 9 représente des exemples de courbes caractéristiques pouvant être obtenues par le troisième mode de test ;
[0046] la figure 10A représente, de façon très schématique, un quatrième mode de test utilisant le système de test de la figure 2 ;
[0047] la figure 10B représente une partie du système de test dans une phase du quatrième mode de test ;
[0048] la figure 11 représente des exemples de courbes caractéristiques pouvant être obtenues par le quatrième mode ; et
[0049] la figure 12 représente d'autres exemples de courbes caractéristiques pouvant être obtenues par le quatrième mode.
Description des modes de réalisation
[0050] De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
[0051] Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, la génération ou la mesure des signaux électriques n'a pas été détaillée, les modes de réalisation décrits étant compatibles avec les techniques usuelles de génération ou de mesure de tels signaux.
[0052] Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
[0053] Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
[0054] Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
[0055] Lorsqu'il est fait référence à un "signal électrique arbitraire", ou "signal arbitraire", il est fait référence à un signal à forme d'ondes arbitraires, par exemple du type radiofréquence (RF) ou hyperfréquence. Un exemple de signal électrique arbitraire est un signal électrique impulsionnel. Un générateur de signaux électriques arbitraires est, par exemple, désigné sous le terme anglais "Arbitrary Waveform Generator" (AWG) . [0056] La présente description propose, outre des techniques de test de mémoires à résistance variable, telles que les mémoires magnétiques (MRAM) , un système répondant à d'autres objectifs et résolvant d'autres problèmes rencontrés avec les tests de telles mémoires.
[0057] Parmi ces objectifs figurent :
- le besoin de déterminer la quantité d'énergie requise pour faire commuter une cellule mémoire (par exemple basculer le spin d'une jonction tunnel magnétique) ;
- le besoin de déterminer un taux d'erreur binaire (BER) sur une cellule mémoire ; le besoin de déterminer le temps de commutation d'une cellule mémoire, c'est-à-dire la durée nécessaire des impulsions de programmation d'une cellule mémoire ; et/ou
- le besoin de disposer d'un système permettant de faire un diagnostic automatisé des non-linéarités et des dispersions des signaux électriques générés pour le test de la mémoire et de s ' autocalibrer .
[0058] Par exemple, les solutions proposées par la présente description visent des tests en régime quasi-statique ou en régime impulsionnel de jonctions tunnel magnétiques (MT J, Magnetic Tunnel Junction) de type STT (Spin Transfer Torque) , SOT (Spin Orbit Torque) ou autres.
[0059] Typiquement, le comportement stochastique des jonctions tunnel magnétiques pour les applications MRAM nécessite d'exécuter un très grand nombre de cycles d' écriture/lecture, à partir d'impulsions électriques, lors du test pour extraire l'ensemble des paramètres de ces j onctions .
[0060] La présente description propose la réalisation d'un système automatisé et optimisé en temps d'exécution qui permet d'effectuer l'ensemble des protocoles de test nécessaires à la caractérisation des propriétés de commutation de mémoires à résistance variable .
[ 0061 ] Dans la description et les revendications , et sauf précision contraire , les terminologies suivantes sont utilisées pour se référer aux notions exposées ci-après :
- régime de test quasi-statique : régime de test dans lequel la lecture ( la mesure ) de la mémoire est réalisée par un système de mesure qui applique à la mémoire une polarisation continue , par exemple par une unité sourcemètre ( SMU, Source Measure Unit ) ou un multimètre numérique ( DMM, Digital MultiMeter ) , par exemple pendant une durée typiquement supérieure à environ 10 microsecondes , par exemple comprise entre environ 10 microsecondes et 5 millisecondes , et des temps d' attente entre deux mesures pouvant être d' au moins 50 microsecondes ;
- régime de test impulsionnel : régime de test dans lequel la lecture ( la mesure ) de la mémoire est réalisée par un système de mesure qui applique à la mémoire une polarisation variable en fonction du temps ( dynamique ) , par exemple une polarisation sinusoïdale ou impulsionnelle , par exemple par un convertisseur analogique-numérique (ADC, Analog to Digital Converter ) ou un oscilloscope ( scope ) , par exemple pendant une durée typiquement inférieure ou égale à 1 microseconde , par exemple comprise entre environ 10 nanosecondes et 1 microseconde , et des temps d' attentes entre deux mesures pouvant être supérieurs à 50 nanosecondes ; régime de test de taux d ' erreur : régime de test impulsionnel particulier dans lequel on cherche à déterminer un taux d ' erreur binaire d' une mémoire , les temps d' attente entre deux mesures pouvant être compris entre environ 50 nanosecondes et 1 microseconde ;
- régime de mesure de commutation temps réel : régime de test impulsionnel particulier dans lequel on cherche à déterminer la commutation en temps réel de la mémoire , les temps d'attente entre deux mesures pouvant être compris entre 50 microsecondes et 10 millisecondes ;
- régime d'autocalibration : régime d'autotest du système de test, par exemple dans lequel des motifs (pattern) prédéterminés de données sont stockés dans une mémoire du système de test.
[0062] Un exemple de mémoire utilisant des états de résistance distincts pour stocker des données est une mémoire magnétique à accès aléatoire (MRAM) , par exemple de type couple de transfert de spin (Spin-Transfer Torque MRAM, STT- MRAM) . Selon un exemple de mise en œuvre, une telle mémoire MRAM comprend un réseau de cellules, chaque cellule 100 comprenant une jonction tunnel magnétique 110 (MTJ, Magnetic Tunnel Junction) formée d'une paire de couches ferromagnétiques 112, 114 séparées par une mince couche isolante 116, comme illustré en figure IA.
[0063] Une première couche ferromagnétique 114, dite "couche fixe" ou "couche de référence" (RL) , est caractérisée par une aimantation avec une direction fixe, et une deuxième couche ferromagnétique 112, dite "couche de stockage" ou "couche libre" (FL) , est caractérisée par une aimantation avec une direction qui varie lors de l'écriture de la cellule, par exemple en appliquant un champ magnétique à ladite cellule, ou une impulsion électrique (tension ou courant) . Une cellule MRAM comprend en outre généralement un premier contact métallique (ou contact métallique supérieur) et un deuxième contact métallique (ou contact métallique inférieur) , les couches ferromagnétiques et isolante étant entre le premier contact et le deuxième contact.
[0064] Une cellule de mémoire magnétique 100 comporte typiquement un transistor (à effet de champ) 120 de commande, électriquement en série avec la jonction tunnel magnétique 110, par exemple, la région de drain 122 du transistor 120 est en série avec la jonction tunnel 110, comme représenté. Le transistor 120 comprend en outre, classiquement, une région de source 126 et une grille 124 entre le drain et la source.
[0065] Comme illustré en figure IB, lorsque les aimantations respectives de la couche de référence RL et de la couche de stockage FL sont antiparallèles (AP-State) , la jonction tunnel magnétique présente une valeur de résistance élevée, correspondant par exemple à un état logique haut "1". Par contre, lorsque les aimantations respectives sont parallèles (P-State) , la jonction tunnel magnétique présente une valeur de résistance faible, correspondant selon l'exemple à un état logique bas "0". La valeur de résistance élevée est définie relativement à la valeur de résistance faible, et inversement. Selon un autre exemple (non illustré) , une valeur de résistance élevée correspond à un état logique bas "0" et une valeur de résistance basse correspond à un état logique haut
[0066] Selon un exemple, le ratio des valeurs de résistance entre les deux états (valeur de résistance en configuration antiparallèle sur valeur de résistance en configuration parallèle) est de l'ordre de 1,5 à 2.
[0067] Afin de tester une cellule MTJ en régime impulsionnel à haute fréquence, en particulier pour déterminer un taux d'erreur binaire (BER) de ladite cellule, celle-ci peut être lue en déterminant sa valeur de résistance, et dans certains cas, en comparant la valeur de résistance déterminée à une valeur de résistance de référence qui peut être une valeur de résistance intermédiaire entre celle de l'état logique haut "1" et l'état logique bas "0".
[0068] Par exemple, le terme de haute fréquence dans le cas d'une mémoire MRAM s'explique par le fait qu'un changement d'état d'une cellule de la mémoire (opération d'écriture) peut s'effectuer par application, sur la résistance de la cellule, d' impulsions électriques de l'ordre d'une centaine de picosecondes à quelques centaines de nanosecondes, avec des temps de montée (transitions) des impulsions de l'ordre de quelques dizaines de picosecondes à quelques dizaines de nanosecondes. Dans cet exemple, le dispositif de génération des impulsions doit présenter une fréquence de coupure haute supérieure à 10 GHz . La fréquence de coupure basse peut être définie par l'opération de lecture, pour lequel un mode quasi- statique, ou, dit autrement, une fréquence beaucoup plus basse, est communément utilisé. Ainsi, en lecture, une impulsion de tension (ou de courant) de polarisation est appliquée sur la cellule pendant une durée comprise entre environ 1 microseconde et 10 millisecondes, la fréquence basse de fonctionnement du circuit étant alors de quelques dizaines de Hz à quelques centaines de kHz.
[0069] L'écriture d'une cellule nécessite l'application d'une tension (ou d'un courant) d'amplitude suffisamment élevée entre le premier contact métallique et le deuxième contact métallique de ladite cellule, pour atteindre l'énergie barrière (Eb) qui permet de faire commuter l'aimantation de la couche libre dans la direction souhaitée par rapport à la couche de référence, en particulier pour passer d'un état à l'autre, comme illustré en figure IC. Dans le cas des mémoires MRAM de type STT et/ou SOT, l'angle entre les aimantations des couches libres et de référence est généralement optimisé pour n'autoriser que deux angles, 0° et 180°, correspondant respectivement aux états de basse et haute résistance .
[0070] La lecture de la cellule pour tester celle-ci peut s'effectuer par une mesure de sa résistance électrique en appliquant une tension (ou un courant) entre le premier contact métallique et le deuxième contact métallique de ladite cellule, d'amplitude inférieure à l'amplitude de la tension (ou du courant) appliquée en écriture, afin que l'opération de lecture ne modifie pas l'état de la cellule pendant le test .
[0071] Outre l'application d'une tension ou d'un courant, le passage d'un état à un autre de la jonction tunnel peut être affecté par un champ magnétique et/ou par la température, par exemple selon la relation suivante :
[0072] [Math 1]
Figure imgf000018_0001
Où I est l'intensité du courant qui traverse la jonction, Hoffset est le champ magnétique auquel est soumise la jonction, T est la température dans l'environnement de la jonction, Hk est le champ anisotropique de la jonction tunnel qui correspond au champ magnétique nécessaire à appliquer pour modifier, à 0°K, la direction de l'angle d'aimantation dans la direction à plus haute énergie (dans le cas présent correspondant à 90° par rapport aux directions des couches libres et de référence) , Ic0 est le courant critique, défini comme le courant minimum requis pour faire commuter la couche libre, Eb est la barrière d'énergie équivalente pour changer l'état de la jonction tunnel, kb est la constante de Boltzmann égale à l, 38.10-23 m2. kg . s-2. K-1.
[0073] Ainsi, pour avoir une compréhension complète du fonctionnement d'une cellule de mémoire magnétique, il est idéalement intéressant de connaître le plus précisément possible ses propriétés électriques et/ou magnétiques, ainsi que l'impact de la température sur le fonctionnement de ladite cellule, et en particulier de la jonction tunnel. Par exemple, selon qu'on réalise un test d'acceptation de plaquette (Wafer Acceptance Test, WAT) , un test de tri de plaquette (Wafer Sort, WS) , ou encore un test final (Final Test, FT) , on peut souhaiter déterminer des propriétés électriques et/ou magnétiques d'une cellule de mémoire magnétique, ainsi que l'influence de la température sur le fonctionnement de ladite cellule, par exemple avec un seul système de test, et de préférence avec un temps de test le plus court possible, selon le type de test réalisé.
[0074] Un exemple de propriété magnétique est la valeur de champ magnétique permettant de faire commuter la jonction tunnel (champ de commutation) .
[0075] Des exemples de propriétés électriques sont : le courant de commutation (switching current) , la tension de commutation (switching voltage) , la probabilité de commutation (probability of switching) , la tension de claquage (breakdown voltage) , les valeurs de résistance pour chacun des deux états, ou encore le temps de commutation (switching time) .
[0076] Des exemples de propriétés électrique et/ou magnétique sont la magnétorésistance à effet tunnel, connue sous l'acronyme TMR, de l'anglais Tunnel Magneto Resistance, et définie comme étant la différence entre la résistance antiparallèle (RAp) et la résistance parallèle (RP) , le tout divisé par la résistance parallèle, ou le facteur de stabilité thermique (thermal stability factor) , défini comme étant la capacité de la cellule mémoire à conserver l'information mémorisée, en particulier, la capacité de la jonction tunnel à conserver un état donné au cours du temps, dont l'équation générale est définie par la formule [Math 1] .
[0077] La présente description s'intéresse plus particulièrement aux propriétés électriques, voire magnétiques, d'une cellule de mémoire magnétique.
[0078] La figure 2 représente, de façon très schématique, un mode de réalisation d'un système de test 200 d'une cellule 100 à tester (DUT) . [0079] La cellule à tester (DUT) peut par exemple être une cellule de mémoire MRAM à jonction tunnel magnétique (cellule MTJ) telle que celle décrite ci-dessus, avec deux contacts métalliques. Cela correspond généralement à l'exemple de cellule de mémoire à tester considéré dans la suite de la présente description, mais d'autres types de cellules de mémoire à résistance variable peuvent être testées par le système de test.
[0080] Le système de test 200 est adapté à tester une mémoire magnétique à résistance variable, et à mettre en œuvre au moins une phase de test dans un ou plusieurs des régimes suivants :
- régime de test quasi-statique (mesure haute précision) ;
- régime de test impulsionnel (mesure haute vitesse) , incluant un régime de test impulsionnel particulier de taux d'erreur et/ou un régime de test impulsionnel particulier de commutation en temps réel ;
- régime d'autocalibration (autotest) .
[0081] Pour pouvoir réaliser des tests ou autotests selon ces différents régimes, et selon les différents modes et phases décrits plus après, le système de test 200 comprend :
- un bloc génération 210 de signaux d'excitation comprenant :
- un premier générateur de signaux (DC) 211 adapté à générer des signaux électriques continus ;
- un deuxième générateur de signaux (PG) 212 adapté à générer des signaux électriques arbitraires, par exemple des impulsions électriques ;
- une sonde de test 240 adaptée à relier, de préférence connecter, la cellule 100 à tester (DUT) au système de test ;
- un bloc acquisition 220 comprenant des instruments de mesure électrique à des niveaux d'adaptation d'impédance différents, dont au moins un instrument de mesure en continu et un instrument de mesure en dynamique, par exemple : - un multimètre numérique ( DMM, Digital MultiMeter ) 221 (premier instrument de mesure ) présentant une forte impédance d' entrée , de l ' ordre du MQ ;
- un convertisseur analogique-numérique (ADC, Analog-to- Digital Converter ) 222 ( deuxième instrument de mesure ) présentant une très forte impédance d' entrée , de l ' ordre du GQ ;
- un oscilloscope ( Scope ) 223 ( troisième instrument de mesure ) présentant une faible impédance d' entrée , de l ' ordre de 50Q ;
- un bloc circuits 230 adapté à configurer plusieurs circuits et comportant des éléments adaptés à contrôler des signaux électriques entre le bloc génération 210 , la cellule 100 via la sonde de test 240 et le bloc acquisition 220 , le bloc circuit comprenant en particulier : une première matrice de commutation (MX1 ) 237A, ou multiplexeur d' aiguillage , adaptée à recevoir des signaux électriques issus du premier générateur 211 et/ou du deuxième générateur 212 et à les aiguiller vers un ou plusieurs éléments du bloc circuits 230 ; une deuxième matrice de commutation (MX2 ) 237B, ou multiplexeur d' aiguillage , adaptée à recevoir des signaux électriques issus d' éléments du bloc circuit 230 ( c' est-à- dire issus directement ou indirectement de la première matrice 237A) et à les aiguiller vers un instrument ée mesure du bloc acquisition 220 ou vers la cellule 100 et/ou des signaux électriques issus de la cellule 100 vers un instrument de mesure du bloc acquisition 220 ;
- éventuellement un filtre passe-bas 231A entre le premier générateur 211 et la première matrice 237A et/ou un filtre passe-haut 231B entre le deuxième générateur 212 et la première matrice 237A ;
- un réseau de filtres ( FILTER BANK) 235 relié à la première et à la deuxième matrice ; - un circuit de mise en forme des signaux (SIGNAL SHAPER) 236 relié à la deuxième matrice 237B, soit directement, soit via un deuxième amplificateur (AMP2) 232B ;
- un commutateur multipoles (SPnT) 234 relié d'une part à la première matrice 237A, par exemple via un premier amplificateur (AMP1) 232A, et d'autre part au réseau de filtres 235 et au circuit de mise en forme des signaux 236 ;
- une unité d'alimentation (LDO) 233, par exemple à faible bruit, adaptée à alimenter au moins les différents éléments du bloc circuit 230 ;
- un module de commande (LOGIC) 239 des matrices relié à la première et à la deuxième matrice ; un module de synchronisation (SYNC) 238 adapté à synchroniser les signaux électriques entre la génération (excitation) et l'acquisition, et relié au bloc génération 210 et au bloc acquisition 220.
[0082] On a représenté généralement une liaison entre les différents éléments, mais il peut y avoir plusieurs liaisons entre des éléments du système de test, par exemple afin de tester plusieurs types de jonctions tunnel magnétiques, typiquement une jonction de type STT et une jonction de type SOT (multi-canaux) . Par exemple, des circuits/lignes en multi-canaux peuvent être nécessaires pour réaliser un test de synchronisation, comme décrit plus après.
[0083] Le générateur de signaux arbitraires 212 peut être par exemple un générateur d'impulsions (PG, Pulse Generator en anglais) . Avantageusement, le générateur de signaux arbitraires a une fréquence d'échantillonnage allant jusqu'à quelques gigas échantillons par seconde (G.éch/s) , voire jusqu'à quelques dizaines de gigas échantillons par seconde (G . éch/s ) . [0084] Alternativement au, ou en complément du, multimètre numérique 221 pour réaliser des mesures électriques en continu, une unité sourcemètre (SMU) peut être prévue.
[0085] Alternativement au, ou en complément du, convertisseur numérique 222 et/ou de l'oscilloscope 223, pour réaliser des mesures électriques en dynamique, d'autres instruments de mesure électrique, tel qu'un amplificateur à verrouillage (lock-in amplifier) , ou un analyseur de spectre scalaire (spectrum analyzer) , ou encore un analyseur vectoriel (network analyzer) peuvent être prévus.
[0086] L'oscilloscope 223 est par exemple à large bande passante, de préférence à faible bruit.
[0087] La deuxième matrice de commutation (MX2) 237B est de préférence bidirectionnelle. La première matrice de commutation (MX1) 237A peut n' être qu'unidirectionnelle.
[0088] Le circuit de mise en forme des signaux 236 peut comprendre un coupleur directionnel, un té de polarisation (bias tee, en anglais) , un té de prélèvement (pick-off tee, en anglais) , un combineur de puissance (power combiner, en anglais) , un diviseur de puissance (power splitter, en anglais) , et/ou un coupleur symétriseur (balun, en anglais) .
[0089] Le deuxième amplificateur 232B peut comprendre, ou consister en, un amplificateur différentiel ou un amplificateur à détection de courant. Le deuxième amplificateur 232B peut être associé avec une résistance de détection Rs, comme décrit plus après.
[0090] Le commutateur multipoles 234 peut être un commutateur à une entrée reliée à la première matrice 237A et à plusieurs sorties (SPnT, single pole n throws en anglais) , dont au moins une sortie reliée au réseau de filtres 235 et une autre sortie reliée au circuit de mise en forme des signaux 236. [0091] L'unité d'alimentation 233 peut être du type régulateur à faible chute de tension (LDO, Low Drop-Out) .
[0092] La sonde de test 240 peut comprendre des pointes de test, par exemple une carte à pointes, une pointe étant adaptée à venir en contact avec un contact métallique de la cellule de mémoire 100.
[0093] Le module de commande 239 peut être une machine d'états, ou un organe numérique, par exemple un microcontrôleur .
[0094] De manière optionnelle, le système de test 200 peut également comprendre un bloc magnétique 250 (encadré en pointillés) comprenant :
- un circuit magnétique 253 comportant au moins un barreau ferromagnétique et au moins une bobine pour générer un champ magnétique ;
- un générateur de commande (DC/AC) 251 du circuit magnétique, adapté à contrôler l'amplitude d'une ou plusieurs composantes du champ magnétique généré par le circuit magnétique 253 ; un troisième amplificateur (AMP3) 252, par exemple un convertisseur tension-courant, disposé entre le générateur de commande 251 et le circuit magnétique 253.
[0095] Le bloc magnétique 250 est adapté à générer un champ magnétique 254 (Magnetic Field) et l'appliquer à la cellule 100 à tester. Il peut être intégré au système de test 200, être relié audit système de test, voire être indépendant de celui-ci .
[0096] Selon un exemple, le bloc magnétique 250 peut être adapté à générer, par exemple, un champ magnétique supérieur à 5 kOe (Oersted) dans la direction de la cellule à tester (composante Hz) et supérieur à 300 Oe dans le plan perpendiculaire à la composante Hz (composante Hxy) . [0097] Le bloc magnétique peut comprendre un capteur de champ magnétique, par exemple une sonde à effet Hall, adapté à déterminer le champ vu par la cellule à tester.
[0098] Le système de test 200 décrit est adapté à configurer différentes lignes et/ou différents circuits, afin de réaliser différents modes et différentes phases de test, comme décrit plus après
[0099] La figure 3 illustre, de façon très schématique, un premier mode de test du système de test 200 de la figure 2 en régime quasi-statique, dans lequel, en acquisition, le générateur de signaux continus 211 est relié à un instrument de mesure en continu, le multimètre numérique 221 dans l'exemple illustré. La figure 4 illustre des exemples de courbes caractéristiques pouvant être obtenues par le premier mode de test.
[0100] Le premier mode de test peut comprendre, par exemple, les trois phases de tests illustrées par les figures 3 et 4 :
- une première phase qui permet par exemple de mesurer la résistance de la cellule en fonction du champ magnétique auquel est soumise ladite cellule (R(H) ) , en régime quasi- statique ;
- une deuxième phase qui permet par exemple de mesurer la résistance de la cellule en fonction de la tension appliquée à ladite cellule (R(V) ) , en régime quasi-statique ;
- une troisième phase qui permet par exemple de déterminer la tension de claquage de la cellule (breakdown) .
[0101] Pour la première phase, on peut configurer un premier circuit 311 du système de test 200 qui comprend :
- une première ligne 301 d'excitation reliant le générateur de commande 251, le troisième amplificateur 252 et le circuit magnétique 253, pour appliquer à la cellule 100 un champ magnétique 254 d'amplitude variable ;
- une deuxième ligne 302 d'acquisition reliant le premier générateur 211 (signaux continus) , le réseau de filtres 235 (aiguillage par la première matrice de commutation 237A) et la cellule 100, puis la cellule 100 au multimètre numérique 221 (aiguillage par la deuxième matrice de commutation 237B) .
[0102] La première phase peut permettre de donner des informations par exemple sur : le champ magnétique de commutation, la résistance antiparallèle RAp, la résistance parallèle RP, la TMR, la stabilité de la couche de référence, et/ou le facteur de stabilité thermique (en faisant par exemple le test à plusieurs températures) de la cellule.
[0103] On peut par exemple tracer une courbe donnant la résistance de la cellule en fonction du champ magnétique appliqué à ladite cellule, comme illustré par la courbe 401 en figure 4. Une telle courbe peut être tracée en réalisant une séquence de test à plusieurs cycles d' excitation/acquisition, par exemple environ 30 cycles. Selon un exemple, la durée d'un cycle est d'environ 100 millisecondes .
[0104] Pour la deuxième phase, on peut configurer un deuxième circuit 312 du système de test 200 qui comprend :
- une troisième ligne 303 d'excitation reliant le deuxième générateur 212 (signaux arbitraires) , le premier amplificateur 232A (aiguillage par la première matrice de commutation 237A) , le réseau de filtres 235 via le commutateur multipoles 234 et la cellule 100 (aiguillage par la deuxième matrice de commutation 237B) ;
- la deuxième ligne 302 d'acquisition.
[0105] La deuxième phase peut permettre de donner des informations par exemple sur : la résistance antiparallèle RAP, la résistance parallèle RP, la TMR, la tension de commutation, la probabilité de commutation, le facteur de stabilité thermique (en faisant par exemple le test à plusieurs températures) , et/ou une commutation parasite (back-hopping) par une excitation en courant de la cellule.
[0106] On peut par exemple tracer une courbe donnant la résistance de la cellule en fonction d' impulsions de tension appliquées à ladite cellule, comme illustré par la courbe 402 en figure 4. Une telle courbe peut être tracée en réalisant une séquence de test à plusieurs cycles d' excitation/acquisition, par exemple environ 30 cycles. Selon un exemple, la durée d'un cycle peut être d'environ 50 millisecondes .
[0107] Pour la troisième phase, on peut utiliser le deuxième circuit 312, ou uniquement la deuxième ligne 302 d'acquisition qui fait alors aussi fonction de ligne d'excitation, en permettant d'appliquer à la cellule un signal électrique continu, par exemple une tension continue.
[0108] On peut par exemple tracer une courbe donnant la résistance de la cellule en fonction de la tension appliquée à ladite cellule et déterminer à quelle tension la résistance chute, cette tension déterminant la tension de claquage, comme illustré par la courbe 403 en figure 4.
[0109] Outre la tension de claquage, la troisième phase peut permettre de donner des informations par exemple sur : la résistance antiparallèle RAP, la résistance parallèle RP, le TMR, la tension de commutation, la probabilité de commutation, le facteur de stabilité thermique (en faisant par exemple le test à plusieurs températures) , et/ou une commutation parasite .
[0110] La figure 5A représente, de façon très schématique, un deuxième mode de test utilisant le système de test 200 de la figure 2 en régime impulsionnel pour déterminer un taux d'erreur binaire (BER) , par mesure analogique de la résistance RDUT de la cellule 100. Dans le deuxième mode de test, en acquisition (lecture) , le générateur de signaux arbitraires 212 est relié à un instrument de mesure en dynamique, le convertisseur analogique numérique 222 dans l'exemple illustré .
[0111] Le deuxième mode de test peut comprendre, par exemple, les deux phases de tests illustrées par la figure 5A :
- une quatrième phase qui permet, par exemple, de mesurer la résistance de la cellule en fonction du champ magnétique auquel est soumise ladite cellule, en régime impulsionnel ;
- une cinquième phase qui permet, par exemple de mesurer la résistance de la cellule en fonction de la tension appliquée à ladite cellule, en régime impulsionnel.
[0112] Ces quatrième et cinquième phases sont adaptées à tester le comportement stochastique des cellules, et en particulier des jonctions tunnel magnétiques pour les applications MRAM, qui nécessitent d'exécuter un très grand nombre de cycles d' écriture/lecture, à partir d'impulsions électriques, par exemple de l'ordre du million de cycles pour le test d'une seule condition de test en écriture/lecture pour une seule cellule de mémoire.
[0113] Selon un exemple, on peut déterminer en régime quasi- statique, selon une des première, deuxième et/ou troisième phases du premier mode, des paramètres de fonctionnement de la cellule de manière précise, par exemple une tension de commutation (par exemple amplitude et durée d' impulsion) et/ou une valeur de résistance pour chacun des deux états, puis réaliser des tests en régime impulsionnel avec un nombre très élevé de cycles de test afin de tester le comportement stochastique de la cellule à laquelle les paramètres déterminés sont appliqués.
[0114] Pour la quatrième phase, on peut configurer un troisième circuit 313 du système de test 200 qui comprend :
- la première ligne 301 d'excitation (écriture) pour appliquer à la cellule 100 un champ magnétique 254 d'amplitude variable ;
- une quatrième ligne 304 d'acquisition (lecture) reliant le deuxième générateur 212 (signaux arbitraires) et la cellule 100 via le premier amplificateur 232A (aiguillage par la première matrice de commutation 237A) , le commutateur multipoles 234 et le circuit de mise en forme 236 (aiguillage par la deuxième matrice de commutation 237B) , puis la cellule 100 au convertisseur analogique numérique 222 via le circuit de mise en forme 236 et le deuxième amplificateur 232B (aiguillage par la deuxième matrice de commutation 237B) .
[0115] Pour la cinquième phase, on peut configurer un quatrième circuit 314 du système de test 200 qui comprend :
- une cinquième ligne 305 d'excitation (écriture) reliant le deuxième générateur 212 (signaux arbitraires) à la cellule 100 via le premier amplificateur 232A (aiguillage par la première matrice de commutation 237A) , le commutateur multipoles 234, et le circuit de mise en forme 236 (aiguillage par la deuxième matrice de commutation 237B) ; et
- la quatrième ligne 304 d'acquisition (lecture) .
[0116] Dans la cinquième phase, le deuxième générateur de signaux 212 est adapté à générer des signaux arbitraires, par exemple des signaux impulsionnels, à la fois pour l'écriture et pour la lecture de la cellule, ce qui permet de diminuer la durée d'un cycle de test.
[0117] Par exemple, le deuxième générateur 212 génère une première impulsion d'écriture pour amener la cellule 100 à commuter vers un premier état logique via la cinquième ligne 305, puis le deuxième générateur 212 génère une première impulsion de lecture d'amplitude inférieure à celle de la première impulsion d'écriture, et le convertisseur analogique numérique 222, via la quatrième ligne 304, contrôle si la cellule a bien commuté vers le premier état logique en déterminant une valeur de résistance de ladite cellule. Ensuite, le deuxième générateur 212 génère une deuxième impulsion d'écriture pour amener la cellule à commuter vers le deuxième état logique, puis le deuxième générateur 212 génère une deuxième impulsion de lecture d'amplitude inférieure à celle de la deuxième impulsion d'écriture, et le convertisseur analogique numérique 222, via la quatrième ligne 304, contrôle si la cellule a bien commuté vers le deuxième état logique en déterminant une autre valeur de résistance de la cellule.
[0118] Dans la cinquième phase, la cinquième ligne 305 (ligne d'écriture) est adaptée à relier électriquement le deuxième générateur 212 et la cellule 100 de manière à transmettre un premier signal pour l'écriture de la cellule 100, et la quatrième ligne de 304 (ligne de lecture) est adaptée à relier électriquement le deuxième générateur 212 et la cellule 100 de manière à transmettre un deuxième signal pour la lecture de la cellule, et la cellule 100 au convertisseur analogique numérique 222 de manière à déterminer la résistance RDUT de la cellule en lecture.
[0119] Les quatrième et cinquième lignes peuvent avoir des portions communes, par exemple la cinquième ligne peut correspondre à une portion de la quatrième ligne. Alternativement, les cinquième et quatrième lignes peuvent être distinctes.
[0120] Le système de test 200, par exemple le circuit de mise en forme 236, peut comprendre un module de commutation adapté à relier, en écriture, le deuxième générateur 212 et la cellule 100 via la cinquième ligne de transmission 305 et, en lecture, le deuxième générateur 212 et la cellule 100, ainsi que la cellule 100 au convertisseur analogique numérique 222, via la quatrième ligne de transmission 304. L'utilisation d'un module de commutation permet, par exemple, de découpler la ligne d'écriture de la ligne de lecture, alors qu'un seul générateur de signaux est utilisé.
[0121] La quatrième ligne 304 permet donc, en lecture, de relier la cellule 100 au convertisseur analogique numérique 222 via le circuit de mise en forme 236 et le deuxième amplificateur 232B.
[0122] Selon un exemple illustré en figure 5B représentant un exemple de quatrième circuit 314, une résistance de détection Rs peut être disposée en entrée du deuxième amplificateur 232B. La résistance de détection Rs peut être disposée au niveau du circuit de mise en forme 236. Comme elle est positionnée sur la ligne de lecture (quatrième ligne 304) , la résistance de détection Rs est, en lecture, placée sur le trajet du courant circulant dans la cellule mémoire à tester .
[0123] Le deuxième amplificateur 232B peut comprendre, ou consister en, un amplificateur différentiel ou un amplificateur à détection de courant, dont les entrées sont reliées par la résistance de détection Rs .
[0124] Ainsi, comme représenté en figure 5B, le deuxième générateur 212 génère, en écriture, un signal impulsionnel d'écriture transmis à la cellule 100, et, en lecture, un signal impulsionnel de lecture transmis à la cellule 100 puis envoyé sur le convertisseur analogique numérique 222 via le circuit de mise en forme 236 et la résistance de détection Rs en entrée du deuxième amplificateur 232B.
[0125] Le deuxième amplificateur 232B est configuré pour amplifier la différence de potentiel aux bornes de la résistance de détection Rs afin d'obtenir un signal de tension en sortie mesurable par le convertisseur analogique numérique 222. [0126] Avantageusement, la valeur Rs de la résistance de détection est calibrée précisément et/ou est adaptée à l'impédance du circuit en amont de ladite résistance, c'est- à-dire au moins à l'impédance du deuxième générateur 212 et à l'impédance de la ligne comprise entre ledit générateur et ladite résistance. Selon un exemple, la résistance de détection a une valeur ohmique d'environ 50 ohms, pour une impédance standard de 50 ohms du circuit amont.
[0127] La valeur RDUT de la résistance de la cellule conditionne le courant dans la ligne de mesure, donc dans la résistance de détection Rs, et peut être déterminée, connaissant la valeur de ladite résistance de détection, à partir de la tension en entrée et de la tension en sortie du deuxième amplificateur.
[0128] Des détails relatifs au système de test et/ou au procédé de test pour réaliser des tests de taux d'erreur binaire peuvent par exemple être similaires à ceux décrits dans la demande de brevet FR2113056 « dispositif et procédé de test de mémoire » déposée le 7 décembre 2021.
[0129] La figure 6 illustre un exemple de chronogramme 600 d'un cycle de test de BER comprenant une série d'impulsions de tension générées par le deuxième générateur de signaux 212, par exemple un générateur d'impulsions. Une première impulsion 601 positive d'écriture, d'amplitude VWR-SET, est générée pour exciter la cellule et l'amener dans un premier état de commutation, puis une deuxième impulsion 602 positive de lecture, d'amplitude VRD-SET inférieure à VWR-SET, est générée pour lire la résistance de la cellule, en particulier vérifier que la cellule a bien commuté. Ensuite une troisième impulsion 603 négative d'écriture, d'amplitude VWR-RESET, est générée pour exciter la cellule et l'amener dans un deuxième état de commutation, puis une deuxième impulsion 604 négative de lecture, d'amplitude VRD-RESET inférieure à VWR-RESET, est générée pour lire la résistance de la cellule , en particulier véri fier que la cellule a bien commuté . Chaque impulsion d' écriture peut être d' une durée comprise entre environ 100 picosecondes (ps ) et 1 microseconde (ps ) . Chaque impulsion de lecture peut être d' une durée comprise entre environ 100 nanosecondes (ns ) et 1 ps , dans une fenêtre d' environ 1 , 5 ps , pour réaliser la lecture de la résistance . Ainsi , un cycle de test peut être réalisé en environ 5 ps . Ceci peut permettre de réaliser un million de cycles en environ 5 secondes .
[ 0130 ] Les figures 7A et 7B représentent des exemples de valeurs de résistance (Extracted Resistance ) pouvant être déterminées par le deuxième mode de test . En figure 7A (mesure calibrée à 50Q) , on a représenté des résultats de mesure d' une résistance étalon de 50 Ohms remplaçant le DUT , la courbe 701 représentant les résultats moyens et la courbe 702 les résultats avec la dispersion sur plusieurs lectures utilisant le protocole de test illustré par le chronogramme de la figure 6 afin d' évaluer la précision de lecture de résistance pouvant être obtenue par le système . La courbe représentée correspond à la distribution des résistances mesurées sur un million de cycles . En figure 7B (mesure calibrée à 2 , 7 kQ) , on a représenté des résultats de mesure d' une résistance étalon de 2 , 7 kOhms au niveau du DUT , qui peut correspondre à un ordre de grandeur de résistance d' une cellule mémoire , la courbe 703 représentant les résultats moyens et la courbe 704 les résultats avec la dispersion sur plusieurs lectures utilisant le protocole de test illustré par le chronogramme de la figure 6 afin d' évaluer la précision de lecture de résistance pouvant être obtenue par le système . La courbe représentée correspond à la distribution des résistances mesurées sur un million de cycles . On constate qu' on peut mesurer la résistance de la cellule mémoire avec précision, et avec une faible dispersion de mesure . [0131] La figure 8 représente, de façon très schématique, un troisième mode de test utilisant le système de test 200 de la figure 2 en régime impulsionnel particulier de mesure de commutation en temps réel, pendant lequel les commutations de la cellule mémoire sont mesurées en temps réel (time resolved) , par exemple pour déterminer un temps de commutation de jonction tunnel d'une cellule de mémoire magnétique. Dans le troisième mode de test, le générateur de signaux arbitraires 212 est relié à un instrument de mesure en dynamique, l'oscilloscope 223 dans l'exemple illustré, soit selon un mode dit en réflexion, soit selon un mode dit en transmission.
[0132] Le troisième mode de test peut comprendre par exemple les deux phases de tests illustrées par la figure 8 :
- une sixième phase qui permet de réaliser des mesures sur la cellule en temps réel selon un mode en transmission ;
- une septième phase qui permet de réaliser des mesures sur la cellule en temps réel selon un mode en réflexion.
[0133] Un avantage du mode en transmission est de pouvoir obtenir une meilleur sensibilité de mesure de la commutation, du temps d'incubation, c'est-à-dire du temps avant commutation, et du temps de commutation. Un inconvénient est qu' il nécessite généralement des structures de test particulières à quatre accès sur la cellule.
[0134] Un avantage du mode en réflexion est qu'il peut être réalisé à partir de seulement deux accès sur la cellule. Un inconvénient est qu'on obtient généralement une moins bonne sensibilité de mesure.
[0135] Pour la sixième phase, on peut configurer une sixième ligne 306 reliant le deuxième générateur 212 (signaux arbitraires) à la cellule 100 via le premier amplificateur 232A (aiguillage par la première matrice de commutation 237A) , le commutateur multipoles 234, et le circuit de mise en forme 236 (aiguillage par la deuxième matrice de commutation 237B) , puis la cellule 100 à l'oscilloscope numérique 223 (aiguillage par la deuxième matrice de commutation 237B) , selon le mode en transmission.
[0136] Dans le mode en transmission, un signal électrique, par exemple un signal impulsionnel, est transmis à la cellule 100 puis envoyé à l'oscilloscope 223 pour déterminer la portion du signal impulsionnel détectée par l'oscilloscope.
[0137] Pour la septième phase, on peut configurer une septième ligne 307 reliant le deuxième générateur 212 (signaux arbitraires) à la cellule 100 via le premier amplificateur 232A (aiguillage par la première matrice de commutation 237A) , le commutateur multipoles 234, et le circuit de mise en forme 236 (aiguillage par la deuxième matrice de commutation 237B) puis la cellule 100 à l'oscilloscope numérique 223 via le circuit de mise en forme 236 et le deuxième amplificateur 232B (aiguillage par la deuxième matrice de commutation 237B) , selon le mode en réflexion.
[0138] Dans le mode en réflexion, un signal électrique, par exemple un signal impulsionnel, est transmis à la cellule 100 puis envoyé à l'oscilloscope 223 en repassant par le circuit de mise en forme 236 et le deuxième amplificateur 232B, pour déterminer la portion du signal impulsionnel détectée par 1 ' oscilloscope .
[0139] La figure 9 représente des exemples des courbes caractéristiques de temps de commutation obtenues par la mise en œuvre du système de test 200 dans le troisième mode de test, en mode transmission.
[0140] Les résultats 910 représentent la commutation (AP2P switch) de l'état antiparallèle (AP) à l'état parallèle (P) en présence d'un champ magnétique favorable à la commutation AP2P (Hl<0) . Les résultats 920 représentent la commutation (AP2P switch) de l'état antiparallèle (AP) à l'état parallèle (P) en présence d'un champ magnétique défavorable à la commutation AP2P (H4>0) . Les résultats 930 représentent la commutation (P2AP switch) de l'état parallèle (P) à l'état antiparallèle (AP) en présence d'un champ magnétique défavorable à la commutation P2AP (Hl<0) . Les résultats 940 représentent la commutation (P2AP switch) de l'état parallèle (P) à l'état antiparallèle (AP) en présence d'un champ magnétique favorable à la commutation P2AP (H4>0) .
[0141] Les courbes 911, 921, 931, 941 représentent la tension de référence de l'oscilloscope dans l'état antiparallèle. Les courbes 912, 922, 932, 942 représentent la tension de référence de l'oscilloscope dans l'état parallèle. Les courbes 913, 923, 933, 943 représentent la tension lue par l'oscilloscope au cours de la commutation, permettant de déterminer le temps de commutation (Tsw) (déterminé par la distance entre les droites verticales en pointillés) . Par exemple, on constate que le temps de commutation est plus court en présence d'un champ magnétique négatif pour la commutation antiparallèle à parallèle et en présence d'un champ magnétique positif pour la commutation parallèle à antiparallèle .
[0142] La figure 10A représente, de façon très schématique, un quatrième mode du système de test 200 de la figure 2, correspondant à un mode d'autocalibration.
[0143] Le quatrième mode de test peut comprendre par exemple les deux phases d'autotest illustrées par la figure 10A et permettant de réaliser une autocalibration, par exemple une synchronisation du système de test : une huitième phase pour laquelle on peut utiliser la septième ligne 307 (en mode réflexion) ; et
- une neuvième phase pour laquelle on peut configurer une huitième ligne 308 reliant le deuxième générateur 212 (signaux arbitraires) à l'oscilloscope numérique 223 via le premier amplificateur 232A (aiguillage par la première matrice de commutation 237A) , le commutateur multipoles 234 et le circuit de mise en forme 236 (aiguillage par la deuxième matrice de commutation 237B) : dans cette phase, on peut déterminer par exemple des pertes et des non-linéarités induites dans la ligne .
[0144] Alternativement, la huitième ligne peut également relier le réseau de filtres 235, par exemple afin d'intégrer dans l'autocalibration le plus d'éléments possibles du système de test 200.
[0145] Comme illustré en figure 10B représentant une partie du système de test 200 dans la huitième phase, le deuxième générateur 212 (PG) génère un signal impulsionnel envoyé vers le premier amplificateur 232A (AMP1) , le circuit de mise en forme 236 (SIGNAL SHAPER) puis la sonde de test 240 (PC) , puis renvoyé vers l'oscilloscope 223 (SCOPE) en repassant par le circuit de mise en forme 236. La sonde de test 240 est soit en circuit ouvert (open circuit) , soit reliée à la cellule 100 (DUT) . Le point IN correspond à l'entrée du circuit de mise en forme 236, le point OUT correspond à une première sortie du circuit de mise en forme 236 vers la sonde de test 240 et le point MES correspond à une deuxième sortie du circuit de mise en forme 236, c'est à dire à l'entrée de l'oscilloscope 223 pour la mesure.
[0146] La figure 11 représente des exemples de courbes caractéristiques pouvant être obtenues par le quatrième mode. Plus précisément, les courbes représentées en figure 11 visent à déterminer des délais de propagation de signaux impulsionnels dans le système de test, voire à synchroniser le système de test. Ces courbes sont obtenues en envoyant dans le système deux impulsions V2, V2 au même instant dans la septième ligne 307, c'est-à-dire en réflexion jusqu'à l'oscilloscope 223 en passant par la sonde de test 240, et en mesurant chacune des deux impulsions dans l'oscilloscope 223. On peut ainsi mesurer un décalage temporel entre les deux impulsions, par exemple en comparant les délais à 50% d'amplitude dans une rampe de montée de chacune des impulsions
[0147] Pour réaliser ce test, la septième ligne 307 est de préférence en multi-canaux (c'est-à-dire comprend plusieurs liaisons entre les éléments de ladite ligne) , par exemple avec un premier canal adapté à tester une jonction de type STT et un deuxième canal adapté à tester une jonction de type SOT.
[0148] La première impulsion V2 est en pointillés, et la deuxième impulsion V2 est en trait continu. Dans l'ensemble de courbes 1110, la première impulsion V2 est de IV et la deuxième impulsion V2 est de 0,5V. Dans l'ensemble de courbes 1120, la première impulsion V2 est de IV et la deuxième impulsion V2 est de IV. Dans l'ensemble de courbes 1130, la première impulsion V2 est de 0,5V et la deuxième impulsion V2 est de IV. Les courbes 1111, 1121, 1131 montrent un décalage de - 240 picosecondes de V2 par rapport à V2. Les courbes 1112, 1122, 1132 montrent un décalage inférieur à 10 picosecondes de V2 par rapport à V2, ce qui peut correspondre sensiblement à une synchronisation. Les courbes 1113, 1123, 1133 montrent un décalage de + 240 picosecondes de V2 par rapport à V2.
[0149] La figure 12 représente d'autres exemples de courbes caractéristiques pouvant être obtenues par le quatrième mode. Plus précisément, les courbes représentées en figure 12 visent à déterminer les atténuations de signaux impulsionnels dans le système de test, voire à les autocalibrer . Ces courbes sont obtenues en envoyant dans le système une impulsion de tension dans la septième ligne 307, c'est-à-dire en réflexion jusqu'à l'oscilloscope 223 en passant par la sonde de test 240, et en mesurant cette impulsion en plusieurs points dans ladite ligne : le point IN (courbe 1201) , le point OUT (courbe 1202) et le point MES (courbe 1203 pour le circuit ouvert (OPEN CIRCUIT) et courbe 1204 pour le circuit fermé, relié à la cellule (DUT) ) . On peut ainsi mesurer une atténuation du signal impulsionnel, éventuellement en tenant compte des pertes de chaque appareil.
[0150] Ainsi, pour une impulsion de tension mesurée à 260 mV en entrée (point IN) du circuit de mise en forme 236 (après amplification dans l'amplificateur AMP1 du signal généré par le générateur de signaux arbitraires PG) , on mesure une impulsion de tension de 215 mV entre le circuit de mise en forme 236 et la sonde de test 240 (point OUT) , et de 205 mV avec les pertes dans ledit circuit (ce que peut voir la cellule 100) , puis une impulsion de 35 mV en entrée de l'oscilloscope (point MES) en circuit ouvert, et de 34 mV en circuit fermé.
[0151] Parmi les avantages des modes de réalisation décrits dans la présente description, on notera :
- une durée de test optimisée et réduite par rapport aux solutions existantes ; un système complet pour caractériser l'ensemble des propriétés de commutation de cellules mémoire, par exemple de cellules à jonction tunnel magnétique, à partir de signaux électriques continus ou impulsionnels ( stochasticité, énergie de commutation, temps de commutation) ;
- un système compatible avec les besoins industriels de la production de volume (temps de test et autocalibration) .
[0152] Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d'autres variantes apparaîtront à la personne du métier.
[0153] Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus .

Claims

REVENDICATIONS Système de test (200) d'une mémoire à résistance variable, adapté à mettre en œuvre une phase de test parmi chacun des régimes suivants :
- régime de test quasi-statique ; régime de test impulsionnel, incluant un régime impulsionnel de test de taux d'erreur et un régime impulsionnel de mesure de commutation en temps réel ;
- régime d'autocalibration. Procédé de test d'une mémoire à résistance variable, utilisant un système de test (200) et dans lequel une phase de test parmi chacun des régimes suivants est mise en œuvre :
- régime de test quasi-statique ; régime de test impulsionnel, incluant un régime impulsionnel de test de taux d'erreur et un régime impulsionnel de mesure de commutation en temps réel ;
- régime d'autocalibration. Système selon la revendication 1, ou procédé selon la revendication 2, dans lequel des signaux électriques générés sont aiguillés dans différents circuits et/ou lignes du système de test (200) selon la phase de test, jusqu'à au moins un instrument de mesure électrique (221, 222, 223) . Système selon la revendication 3, ou procédé selon la revendication 3, dans lequel une première matrice de commutation (237A) reçoit des signaux électriques générés de différentes natures, par exemple en termes de durée et/ou d'amplitude de tension et/ou d'amplitude de courant, et les aiguille vers un ou plusieurs circuits et/ou lignes du système de test (200) en fonction de la phase de test. Système selon la revendication 4, ou procédé selon l'une quelconque des revendications 4, dans lequel une deuxième matrice de commutation (237B) reçoit des signaux électriques provenant directement ou indirectement de la première matrice de commutation (237A) pour les aiguiller vers la mémoire à tester et/ou vers au moins un instrument de mesure électrique (221, 222, 223) , et/ou reçoit des signaux électriques provenant de la mémoire à tester pour les aiguiller vers au moins un instrument de mesure électrique . Système selon la revendication 5, ou procédé selon la revendication 5, dans lequel un module de commande (239) commande les première et deuxième matrices de commutation en fonction de la phase de test. Système selon l'une quelconque des revendications 3 à 6, ou procédé selon l'une quelconque des revendications 3 à 6, dans lequel, selon la phase de test, un premier générateur de signaux (211) génère des signaux électriques continus et/ou un deuxième générateur de signaux (212) génère des signaux électriques arbitraires, par exemple des impulsions électriques . Système selon l'une quelconque des revendications 3 à 7, ou procédé selon l'une quelconque des revendications 3 à 7, dans lequel plusieurs instruments de mesure électrique sont adaptés à mesurer les signaux électriques générés et aiguillés, lesdits instruments de mesure électrique ayant des niveaux d'adaptation d'impédance différents. Système selon l'une quelconque des revendications 3 à 8, ou procédé selon l'une quelconque des revendications 3 à 8, dans lequel au moins un premier instrument de mesure électrique (221) est adapté à réaliser des mesures électriques en continu, par exemple un multimètre numérique et/ou une unité sourcemètre, et au moins un deuxième et/ou troisième instrument de mesure électrique (222, 223) est adapté à réaliser des mesures électriques en dynamique, par exemple un convertisseur analogique numérique et/ou un oscilloscope . Système selon l'une quelconque des revendications 3 à 9, ou procédé selon l'une quelconque des revendications 3 à 9, dans lequel un module de synchronisation (238) synchronise au moins un instrument de mesure électrique en fonction des signaux électriques générés. Système selon l'une quelconque des revendications 3 à
10, ou procédé selon l'une quelconque des revendications 3 à 10, dans lequel un circuit de mise en forme de signaux (236) aiguille et/ou met en forme les signaux électriques générés et aiguillés, en fonction de la phase de test. Système selon l'une quelconque des revendications 3 à
11, ou procédé selon l'une quelconque des revendications 3 à 11, dans lequel une sonde de test (240) relie, par exemple connecte, une cellule (100) de la mémoire à tester au système de test. Système selon l'une quelconque des revendications 1,
3 à 12, ou procédé selon l'une quelconque des revendications 2 à 12, dans lequel, en régime de test quasi- statique :
- dans une phase d' excitation, un premier générateur de signaux (211) génère un signal électrique continu qui est aiguillé vers une cellule (100) de la mémoire à tester via une sonde de test (240) reliée, par exemple connectée, à ladite cellule, ou un deuxième générateur de signaux (212) génère un signal électrique arbitraire, par exemple une impulsion électrique, qui est aiguillé vers la cellule (100) de la mémoire à tester via la sonde de test (240) ; et
- dans une phase d'acquisition, le premier générateur de signaux (211) génère un signal électrique continu qui est aiguillé vers un premier instrument de mesure électrique (221) , adapté à des mesures en continu, par exemple un multimètre numérique, en passant par la cellule (100) via la sonde de test (240) . . Système selon l'une quelconque des revendications 1, 3 à 13, ou procédé selon l'une quelconque des revendications 2 à 13, dans lequel, en régime de test impulsionnel, dans une phase d'acquisition, un deuxième générateur de signaux (212) génère un signal électrique arbitraire, par exemple une impulsion électrique, qui est aiguillé vers un deuxième ou troisième instrument de mesure électrique (222, 223) adapté à des mesures en dynamique, en passant par une cellule (100) de la mémoire à tester via une sonde de test (240) reliée, par exemple connectée, à ladite cellule. . Système selon la revendication 14, ou procédé selon la revendication 14, dans lequel, en régime impulsionnel de test de taux d' erreur :
- dans la phase d'acquisition, le deuxième instrument de mesure (222) est à très forte impédance d'entrée, par exemple supérieure ou égale à 1 GQ, par exemple un convertisseur analogique numérique ;
- dans une phase d' excitation, le deuxième générateur de signaux (212) génère un signal électrique arbitraire, par exemple une impulsion électrique, qui est aiguillé vers la cellule (100) via la sonde de test (240) . . Système selon l'une quelconque des revendications 1,
3 à 13, ou procédé selon l'une quelconque des revendications 2 à 13, dans lequel, en régime impulsionnel de mesure de commutation en temps réel, un deuxième générateur de signaux (212) génère un signal électrique arbitraire, par exemple une impulsion électrique, qui est aiguillé vers un troisième instrument de mesure (223) à faible impédance d'entrée, par exemple égale à quelques dizaines d'Ohms, par exemple un oscilloscope, en passant par la cellule (100) via une sonde de test (240) reliée, par exemple connectée, à ladite cellule. Système selon l'une quelconque des revendications 14 à 16, ou procédé selon l'une quelconque des revendications 14 à 16, dans lequel, en régime de test impulsionnel de test de taux d' erreur ou de mesure de commutation en temps réel, le signal électrique généré et aiguillé transite par un circuit de mise en forme de signaux (236) avant le deuxième ou troisième instrument de mesure électrique et/ou la cellule (100) de la mémoire à tester via la sonde de test (240) . Système selon l'une quelconque des revendications 1,
3 à 17, ou procédé selon l'une quelconque des revendications 2 à 17, dans lequel, en régime d'autocalibration, un deuxième générateur de signaux (212) génère un signal électrique arbitraire, par exemple une impulsion électrique, qui est aiguillé vers un troisième instrument de mesure (223) adapté à des mesures en dynamique et à faible impédance d'entrée, par exemple égale à quelques dizaines d'Ohms, par exemple un oscilloscope, en passant par une sonde de test (240) reliée ou non à une cellule (100) de la mémoire à tester, en fonction de la phase de test.
PCT/EP2022/084466 2021-12-07 2022-12-05 Système et procédé de test d'une mémoire à résistance variable WO2023104737A1 (fr)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FRFR2113058 2021-12-07
FR2113058 2021-12-07
FRFR2202666 2022-03-25
FR2202666A FR3133942A1 (fr) 2022-03-25 2022-03-25 Système et procédé de test d’une mémoire à résistance variable

Publications (1)

Publication Number Publication Date
WO2023104737A1 true WO2023104737A1 (fr) 2023-06-15

Family

ID=84604103

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/084466 WO2023104737A1 (fr) 2021-12-07 2022-12-05 Système et procédé de test d'une mémoire à résistance variable

Country Status (1)

Country Link
WO (1) WO2023104737A1 (fr)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2113058A5 (fr) 1970-10-21 1972-06-23 Allied Chem
FR2113056A5 (fr) 1970-10-28 1972-06-23 Basf Ag
FR2202666A1 (fr) 1972-10-14 1974-05-10 Coferlegno Spa
US20060245242A1 (en) * 2005-04-29 2006-11-02 Rizzo Nicholas D Triple pulse method for mram toggle bit characterization
US20130294144A1 (en) * 2012-05-02 2013-11-07 Zihui Wang Method for Bit-Error Rate Testing of Resistance-based RAM Cells Using a Reflected Signal
US20180033954A1 (en) * 2016-03-17 2018-02-01 Cornell University Nanosecond-timescale low-error switching of 3-terminal magnetic tunnel junction circuits through dynamic in-plane-field assisted spin-hall effect

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2113058A5 (fr) 1970-10-21 1972-06-23 Allied Chem
FR2113056A5 (fr) 1970-10-28 1972-06-23 Basf Ag
FR2202666A1 (fr) 1972-10-14 1974-05-10 Coferlegno Spa
US20060245242A1 (en) * 2005-04-29 2006-11-02 Rizzo Nicholas D Triple pulse method for mram toggle bit characterization
US20130294144A1 (en) * 2012-05-02 2013-11-07 Zihui Wang Method for Bit-Error Rate Testing of Resistance-based RAM Cells Using a Reflected Signal
US20180033954A1 (en) * 2016-03-17 2018-02-01 Cornell University Nanosecond-timescale low-error switching of 3-terminal magnetic tunnel junction circuits through dynamic in-plane-field assisted spin-hall effect

Similar Documents

Publication Publication Date Title
FR3019303B1 (fr) Dispositif de mesure d&#39;au moins une grandeur physique d&#39;une installation electrique
US8806284B2 (en) Method for bit-error rate testing of resistance-based RAM cells using a reflected signal
EP0117790B1 (fr) Sonde multibobines à courant de Foucault munie d&#39;un dispositif d&#39;équilibrage des bobines
CA2344241C (fr) Procede et dispositif pour la localisation d&#39;un defaut d&#39;isolement d&#39;un cable electrique
EP1030182A1 (fr) Procédé d&#39;étalonnage d&#39;une sonde de circuit integré RF
EP3140666B1 (fr) Procédé de détection de défauts permanents et intermittents d&#39;un ensemble de fils à tester
EP2779221A1 (fr) Procédé, dispositif et système de détection automatique de défauts dans des vias TSV
FR2823568A1 (fr) Procede et appareil pour l&#39;etalonnage des supports des testeurs de circuits integres
FR2780162A1 (fr) Structure de test de circuit, circuit integre et procede de test
FR2815415A1 (fr) Verrou sur microplaquette declenche par effet optique pour mesures de temps de circuits integres
FR2996310A1 (fr) Compteur d&#39;energie electrique
FR2772923A1 (fr) Circuit electronique de surveillance de tension electrique
FR2805613A1 (fr) Procede et dispositif d&#39;etalonnage d&#39;appareils de test
WO2014060527A1 (fr) Système de protection d&#39;une pluralité de sources de tension continues
FR2551231A1 (fr) Circuit de controle parametrique en courant alternatif
WO2023104737A1 (fr) Système et procédé de test d&#39;une mémoire à résistance variable
FR2622702A1 (fr) Appareil de mesure du courant de fuite des broches d&#39;entree d&#39;un dispositif sous test
FR3133942A1 (fr) Système et procédé de test d’une mémoire à résistance variable
CN106645910B (zh) 适用于运载火箭电子设备μA级微小电流测试方法
EP1037054B1 (fr) Structure étalon élémentaire à faibles pertes pour l&#39;étalonnage d&#39;une sonde de circuit intégré
EP3699618A1 (fr) Procédé et dispositif de détection sur carte de défauts éventuels dans un système fixé sur ladite carte
EP0939372A1 (fr) Dispositif de test en production des caractéristiques dynamiques de composants utilisant des transmissions série
WO2023104735A1 (fr) Dispositif et procédé de test de mémoire
EP0458678A1 (fr) Dispositif automatique pour la mesure du niveau de bruit de composants électroniques
FR3014205A1 (fr) Analyseur de spectre analogique

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22830250

Country of ref document: EP

Kind code of ref document: A1