FR2823568A1 - Procede et appareil pour l'etalonnage des supports des testeurs de circuits integres - Google Patents
Procede et appareil pour l'etalonnage des supports des testeurs de circuits integres Download PDFInfo
- Publication number
- FR2823568A1 FR2823568A1 FR0203575A FR0203575A FR2823568A1 FR 2823568 A1 FR2823568 A1 FR 2823568A1 FR 0203575 A FR0203575 A FR 0203575A FR 0203575 A FR0203575 A FR 0203575A FR 2823568 A1 FR2823568 A1 FR 2823568A1
- Authority
- FR
- France
- Prior art keywords
- signal
- terminal
- pulse
- reference block
- tester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R33/00—Coupling devices specially adapted for supporting apparatus and having one part acting as a holder providing support and electrical connection via a counterpart which is structurally associated with the apparatus, e.g. lamp holders; Separate parts thereof
- H01R33/74—Devices having four or more poles, e.g. holders for compact fluorescent lamps
- H01R33/76—Holders with sockets, clips, or analogous contacts adapted for axially-sliding engagement with parallely-arranged pins, blades, or analogous contacts on counterpart, e.g. electronic tube socket
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
Abstract
Procédé et appareil pour étalonner la précision de synchronisation pendant les tests de circuits intégrés. Un testeur de circuit intégré du type ATE (équipement de test automatique) s'étalonne lui-même sur des blocs de référence (CI factices) qui ont les mêmes dimensions pertinentes que les circuits intégrés à tester et qui s'adaptent dans l'élément de montage de test. Le nombre de blocs de référence requis est égal au nombre de bornes de signal sur le circuit intégré à tester soumis à l'étalonnage de synchronisation, le nombre de bornes de signal étant généralement inférieur au nombre total de bornes de signal sur le circuit intégré qui est soumis au test et est relativement un nombre relativement petit, par exemple 9. Cela est utile dans le cas de circuits intégrés avec un nombre de broches élevé, les broches étant regroupées en un nombre relativement faibles de broches qui sont synchrones sources. Une piste de signal connecte électriquement une borne de signal différente à une borne de référence commune sur chaque bloc de référence de l'ensemble. Les blocs de référence sont ensuite cyclés à travers l'appareil testeur comme s'ils étaient un circuit intégré soumis au test, ce qui débouche sur l'étalonnage de synchronisation.
Description
CDV inférieure au pararnètre prédéterrniné.
PROCEDE ET APPAREIL POUR L'ETALONNAGE DES SUPPORTS DES
TESTEURS DE CIRCUITS INTEGRES
Référence croisée à la demande apparentée La présente demande revendique la priorité sur la demande provisoire américaine n 60/279 081 enregistrée
le 26 mars 2001.
Domaine de l' invention La présente invention concerne des circuits intagrés et plus précisément les tests de circuits intégrés, et spécialement l'étalonnage de synchronisation d'appareils de test de circuits intégrés.
Description de la technique apparentée
Les bus numériques à grande vitesse pour les mémoires rapides, les processeurs et différents jeux de circuits, dont tous sont des circuits intégrés, ont souvent des exigences critiques en matière de défaut d'alignement de synchronisation pour les signaux au niveau de leurs bornes d'entrée et de sortie ("broches"). De tels circuits intogrés ont typiquement des débits d'entrée/sortie de, par exemple, un gigabit par seconde et plus. Cela a conduit à des exigences de précision de test bien plus sévères que ce qui était connu auparavant. Toutes les erreurs (de synchronisation) d'étalonnage possibles doivent être abordées afin d'obtenir une précision d'étalonnage (de synchronisation) des appareils testeurs qui soit au niveau requis pour mesurer les temps d'établissement, de maintien et de propagation requis par ces dispositifs à débit élevé. Les exigences d'étalonnage typiques sont une précision de synchronisation de 50
picosecondes à lOO picosecondes.
Il est bien connu que divers facteurs gênent une telle précision. Ceux-ci comprennent les longueurs de piste (de conducteur) sur la plaquette de jonction de dispositif. Le plaquette de jonction de dispositif fait partie de l'ensemble qui réalise l' interface entre les circuits intégrés effectifs qui sont soumis aux tests et les portions électroniques de l'appareil de test
(par exemple l'équipement de test automatique ou ATE).
Des exemples des types pertinents d'appareils de test (testeurs) sont ITS9OOOKX, RDX2200, et RDX2400, tous fournis par Schlumberger Technologies, Inc. Sur ces plaquettes de jonction de dispositif, les liaisons de pistes peuvent varier légèrement pendant le processus de fabrication, ou bien, si des câbles sont utilisés à la place de pistes, les câbles peuvent ne pas concorder avec la longueur théorique en raison des tolérances de fabrication. De plus, les constantes diélectriques du matériau isolant utilisé dans la carte de cTrcuit imprimé, qui est le matériau de la plaquette de jonction de dispositif, ou dans les câbles, peuvent varier. De plus, les diélectriques ont un facteur de perte qui n'est pas prévisible et qui diffère typiquement en réponse aux variations de fréquence du signal qui est en cours de propagation. Un certain nombre d'autres facteurs de fabrication entrent également en jeu, tels que les variations d'impédance c.a. dues aux pistes ou aux câbles, les trous d'interconnexion de brasure créant des discontinuités d' impéJance, les plages de contact d' interconnexions électriques produisant des discontinuités d'impédance,
et les terminaisons de câbles affectant les impédances.
Les problèmes techniques qui en résultent sont la perte de courant alternatif (c.a.) dépendant de la fréquence, les réflexions dans les variations et le temps de propagation, qui tous compliquent l'étalonnage de la plaquette de jonction de dispositif et tendent
donc à réduire la précision des tests.
Les tentatives pour mesurer ces erreurs de synchronisation comprennent traditionnellement des mesures manuelles avec oscilloscope visant à effectuer un contrôle de la précision et du défaut d'alignement de la synchronisation. Des mesures par sondes automatisées sont une version automatisée de l'approche manuelle avec oscilloscope. De même, la TDR (réflexion de domaine temporel) est une technique de mesure des
temps de propagation dans une ligne de transmission.
Dans le contexte de plaquettes de jonction de dlspositif, elle est mise en _uvre par l'émission d'un signal dans une ligne de transmission avec un circuit d'attaque source refermé sur une charge et par l' observation du niveau de tension effectif au niveau de la ligne de transmission dans le côté ligne de transmission de l'impéJance source du circuit d'attaque. Cela est possible en raison de la discontinuité au niveau du dispositif testé (DUT) du fait du support de circuit intégré qui est sur le trajet de signal depuis l'appareil testeur à travers la plaquette de jonction de dispositif. Il existe aussi
d'autres discontinuités qui affectent la précision.
Voir également la demande de brevet américain co-
dépendante et en propriété commune n 09/514 708, intitulée "Method and Apparatus for Socket Calibration" d' invention commune et incorporée dans le présent document à titre de référence dans son intégralité, enregistrce le 28 février 2000, qui décrit l'étalonnage pour tests utilisant un ensemble de blocs de référence qui servent à commuter une voie de testeur à sonde commune_vers des voies individuelles vers des voies individuelles qui se succèdent dans les broches du dispositif de circuit intégré testé. La présente demande est intégrée dans le présent document en tant que référence dans son intégralité. Chaque bloc de référence est effectivement un circuit intégré
"factice" qui contient des pistes mises en court-
circuit entre certaines de ses broches (bornes).
Lorsque chaque bloc de référence est inséré dans le support du dispositif testé dans l'appareil testeur, ce s bloc de référence commute le trajet de signal vers une nouvelle broche. Chaque piste de bloc de référence est courte et tous les blocs de l'ensemble ont des longueurs de piste identiques. Les blocs de référence sont typiquement fabriqués de façon à avoir les mêmes caractéristiques et dimensions extérieures que le DUT de circuit intégré effectif de sorte qu'ils puissent être cyclés à travers le support de l'appareil testeur à l' aide du manipulateur automatisé de dispositifs
classique.
Le nombre de blocs de référence requis est égal au nombre de bornes de signal de support de DUT qui sont soumises à l'étalonnage de synchronisation pour un dispositif testé particulier. Chaque piste connocte une borne de signal différente à un borne de référence
commune sur chaque bloc de référence de l'ensemble.
Pour effectuer l'étalonnage de synchronisation, les blocs de référence peuvent être montés sur un élément de montage unique un par un à l' aide d'éléments de montage multisites, ou bien des blocs de référence multiples peuvent être utilisés en parallèle. L'élément de montage assure la connexion électrique du bloc de référence avec la plaque de charge commune de l'appareil testeur et en fin de compte avec les
portions électroniques de l'appareil testeur.
L'appareil testeur programme ensuite une impulsion de signal sur la borne de signal du bloc de référence, et mesure la quantité de temps qui s'écoule jusqu'à ce que l'impulsion résultante se manifeste sur la borne de référence du bloc de référence. La polarité est ensuite _ inversée à l' aide de l'élément E/S programmable de l'appareil testeur et l'appareil testeur programme une impuleion de signal sur la borne de référence du bloc de référence. (Cela signifie que le sens de l'écoulement du signal est inversé). L'appareil testeur mesure ensuite la quantité de temps qui s'écoule jusqu'à ce que l'impulsion de signal résultante se
manifeste sur la borne de signal du bloc de référence.
Ces valeurs de décalage relatif de synchronisation sont enregistrées dans la mémoire de l'appareil testeur. Ces étapes sont répétées pour chaque bloc de référence de l'ensemble. Les valeurs de synchronisation à décalage relatif les plus élevées sont utilisoes pour étalonner la synchronisation de testeur à la fois pour programmer une impulsion de signal sur les bornes de signal (connues comme "bornes d'attaque") et pour mesurer une impulsion de signal sur les bornes de signal (connues comme "bornes de comparaison"). Une étape d'étalonnage final est effectuse pour égaliser la différence entre le décalage de synchronisation relatif pour programmer une impulsion de signal sur la borne de référence et pour mesurer une impulsion de signal sur la borne de référence. L'étape d'étalonnage final peut être
effectuée de plusieurs façons différentes.
Résumé -
Le procédé et l'appareil à blocs de référence décrits
plus haut sont développés dans le présent document.
Pour les circuits intégrés à haute vitesse, il existe des situations dans lesquelles le nombre de blocs de référence pour l'étalonnage de testeur peut être _ inférieur au nombre total de broches (bornes de signal) sur le dispositif de CI soumis au test. C'est typiquement le cas quand il y a des groupes de broches sur le dispositif testé présentant une communauté en terme de synchronisation, de sorte que le nombre de bornes de référence dans l' ensemble peut être limité uniquement au nombre de broches dans chaque groupe. Le même ensemble de blocs est ensuite utilisé pour étalonner chaque groupe de brochés sur le DUT. Un exemple de cette situation est le bus synchrone source bien connu, le dispositif testé pouvant alors avoir de nombreuses broches, mais, pour des raisons de synchronisation, elles sont subdiviséss en de multiples groupes de, par exemple, 8 broches chacun, chaque groupe avec un signal d'horloge associé unique. Dans ce cas, la totalité du dispositif testé peut être soumise à l'étalonnage à l' aide d'un ensemble unique de blocs de référence ayant un nombre non supérieur au nombre de broches dans chaque groupe. De ce fait, la totalité du dispositif testé peut avoir, par exemple, 720 broches d'entrée/sortie. Si elles sont subdivisées en 80 groupes de 9 broches chacun, un ensemble de 9 blocs de référence peut être suffisant pour l'étalonnage de l'appareil testeur. En d'autres termes, la technique de blocs de référence est utile pour les dispositifs comptant beaucoup de broches, à propos desquels la personne effectuant les test sait qu'ils ont des groupes de bus d'entrée/sortie plus petits avec des exigences d'étalonnage internes sévères. L'exemple ci dessus est un bus synchrone source. D'autres exemples comprennent un bus différentiel à signalisation différentielle basse tension synchrone source. Dans le cas du bus de signal différentiel basse tension, il a été constaté qu'il est avantageux d'utiliser des pistes à connexions temporaires différentielles sur les blocs de référence. Cela signifie que deux pistes à connexions temporaires sont disposées sur chaque bloc
de référence.
De même, un autre étalonnage de type différentiel mesure le défaut d'alignement de synchronisation entre un signal vrai et un signal mire (haut et bas) provenant du dispositif testé pour un bus (à deux signaux) différentiel. Dans ce cas, un ensemble de seulement deux blocs de référence est utilisé pour les
voies de signal vrai et de signal mire.
De même, il a été constaté que différentes améliorations apportées au bloc de référence optimisent leur réalisation, comme cela est décrit dans le présent document.
Brève description des dessins
La figure 1 représente un agencement selon la
présente invention.
La figure 2A illustre des blocs de référence selon
la présente invention, vus de dessous.
La figure 2B illustre un bloc de référence selon
la présente invention, vu de côté.
Les figures 3A et 3D illustrent deux vues d'un élément de montage qui peut être utilisé dans la mise
en _uvre de la présente invention.
La figure 3C représente un ensemble de blocs de
référence dans un plateau.
La figure 4A représente un bloc d'alignement de
bornes de référence selon la présente invention.
La figure 4B illustre une vue de côté du bloc d'alignement de bornes de référence de la figure 4A,
pendant son utilisation.
La figure 5 illustre un ensemble de blocs de
référence pour un groupe de broches.
La figure 6 illustre un ensemble de blocs de référence pour un groupe de broches avec deux sous
groupes internes.
La figure 7 illustre un ensemble de blocs de référence pour un DUT ayant une signalisation différentielle. La figure 8 illustre un ensemble de blocs de référence pour un étalonnage de défaut d'alignement
vrai/mire différentiel.
Description détaillée
La figure 1 est un schéma représentant un appareil testeur constitué de composants classiques pour la plupart et utilisé avec la présente invention. Le bloc de référence 110 est inséré dans un élément de montage (support CUT) 107. Le bloc de référence est essentiellement un substitut au circuit intégré à tester (DUT) par le testeur et il a des connexions électriques pour réaliser le contact électrique avec la carte de charge 105 à travers l'élément de montage 107 dans les mêmes emplacements physiques que dans le cas du DUT effectif. La carte de charge 105 étale physiquement les signaux électriques provenant du bloc de référence 110 et elle est à son tour connectée électriquement à une tête de test 103 qui réalise l' interface électrique avec le testeur ATE classique (non représenté). Un testeur ATE exemplaire est le RDX 2200 de Schlumberger Corp., ATE Division. Le testeur envoie des signaux au bloc de référence, et peut également mesurer des signaux provenant du bloc de référence. Un avantage est que le point de mesure 116 pour l'arrivée du signal est au niveau de l'élément de montage plutôt qu'au niveau de la carte de charge. Cela permet de prendre en compte la longueur de trajet électrique entre la carte de charge et l'élément de montage afin de déterminer avec plus de précision le moment o un signal envoyé depuis le testeur arrive au bloc de référence (ou, alternativement, le moment o un signal provenant du bloc de référence arrive au testeur). Bien que cette longueur de trejet électrique puisse ne pas être grande dans l'absolu, elle devient importante quand on définit les caractéristiques de circuits intégrés haute performance. Le bloc de référence 110 est fabriqué de façon à avoir (autant que possible étant donné les contraintes de facturation) les mêmes dimensions pertinentes que le circuit imprimé (DUT) devant être testé en fin de compte pendant qu'il est placé dans l'élément de montage. Ainsi, l'appareil permet au testeur de se mesurer lui-même par le blais d'un dispositif qui est aussi identique physiquement
que possible du DUT visé.
La figure 2A est une vue d'un ensemble de blocs de référence llOa, llOb, llOc, llOd selon la présente invention, vus de dessous, c'est-à-dire comme ils seraient vus par l'élément de montage dans lequel est placé chaque bloc de référence. Alors que quatre blocs de référence llOa, llOb, llOc, llOd sont représentés, il convient de noter que ce nombre est uniquement donné à titre d' illustration; le nombre de blocs de référence effectivement requis est égal au nombre de bornes de signal grande vitesse sur le DUT soumis à
l'étalonnage de synchronisation commun.
Chacun des quatre blocs de référence llOa, llOb, llOc, llOd décrits a plusieurs emplacements de bornes de signal grande vitesse 117a, 117b, 117c, 117d et une borne de référence unique 118a, 118b, 118c, 118d (représentée sous forme de cercles fermés et d'un cercle ouvert, respectivement, pour des raisons de clarté de la représentation uniquement). Pour chaque bloc de référence, la borne de référence 118a, 118b, 118c, 118d est dans le même emplacement. Chaque bloc de référence dans de l'ensemble a une ou plusieurs bornes de signal et une borne de référence dans les mêmes emplacements que le DUT visé. Dans un mode de réalisation, deux voies de testeur sont couplées à
chaque borne de signal sur chaque bloc- de référence.
Une première voie de testeur 122 fournit une impulsion à la borne de signal (circuit d'attaque) tandis qu'une deuxième voie de testeur 124 détecte des impulsions provenant de la borne de signal (circuit de comparaison) (pour simplifier la présentation, une _ seule borne de signal est représentée comme étant connectée électriquement à deux voies de testeur). Une telle borne est appelée borne de ligne de transmission double (DTL). La borne de référence sélectionnée ne doit pas être ellemême une borne requérant un étalonnage de synchronisation précis parce que la borne de référence ne peut pas s'étalonner elle-même avec la même précision que les autres bornes. De préférence, la borne de référence commune sélectionnce ne doit pas être une borne DTL. Si une borne DTL doit être étalonnée, le circuit d'attaque et le comparateur doivent être tous deux munis d'une terminaison de 50 ohms aux extrémités de leurs lignes de transmission respectives pour éliminer les réflexions. Il est également utile, mais non essentiel, que la borne de référence sélectionnée soit située de façon centrale sur le bloc de référence, de sorte que les pistes de signal 120a, 120b, 120c, 120d soit utilisées plus facilement. Les pistes de signal 120a, 120b, 120c, 120d sont utilisées pour connecter électriquement une borne de signal grande vitesse originale unique sur chaque bloc de référence à la borne de référence sur chaque
bloc de référence.
Chaque piste de signal sur chaque bloc de référence doit être adaptée étroiteme-nt, à la fois physiquement et électriquement (équivalent pour les objectifs de tests) aux pistes de signal utilisées dans les éléments restants de l'ensemble de blocs de référence, de sorte que la longueur de trajet électrique associée à chaque piste de signal soit quasiment identique. La longueur des pistes de signal utilisées dans la présente invention est d' environ 10 mm; la variation de longueur pour l'ensemble total de pistes est inférieure à 0,5 mm. L'impéJance de chaque piste de signal de l'ensemble est d'environ 50 ohms; la résistance effective de chaque piste de signal est inférleure à 1 ohm. L'impédance de la piste de signal est détermlnée pour l'essentiel par l'épaisseur des couches diélectriques associées trouvées sur les blocs de référence. Dans un mode de réalisation, les blocs de référence sont réalisés à partir de couches alternces de cuivre et de matériau diélectrique, comme sur une
carte de cTrcuit imprimé classique.
La figure 2B décrit un des blocs de référence llOa vu de côté. Au niveau du bord inférieur de chaque bloc de référence llOa, il y a des contacts 126 pour la connexion électrique entre le bloc de référence et l'élément de montage. Comme indiqué plus haut, les connexions électriques sur les blocs de référence sont identiques à celles situées sur le DUT visé. Dans un mode de réalisation, les contacts de connexion électrique sont des billes de soudure, c'est pourquoi des billes de soudure sont décrites dans le présent document pour le bloc de référence llOa, mais cela n'est pas limitatif. D'autres connexions électriques
peuvent être utilisces.
Les figures 3A et 3B décrivent, en vue de côté et en vue en plan respectivement, un élément de montage
qui peut être utilisé dans la présente invention.
Typiquement, un DUT est placé dans une tel élément de montage 107 pour connscter électriquement le DUT à une carte de charge (non représentée), ce qui permet à son tour à chaque borne individuelle (broche) sur le DUT d'être connectée électriquement au testeur (non représenté). L'élément de montage est également connu en tant que "support" dans le domaine ATE. Ici, un bloc de référence est d'abord placé dans l'élément de montage de sorte que l'étalonnage de synchronisation du testeur puisse être effectué, avant d'effectuer les tests des circuits intégrés. L'élément de montage 107 a des contacts électriques 128 qui dépassent du fond pour assurer la connexion électrique avec la carte de charge, et en fin de compte avec le testeur via le contact à travers les trous 130. L'empreinte des plots 132 de l'élément de montage individuel est également représentée. L'étalonnage de synchronisation du testeur est effectué de la facon suivante. Un ensemble de blocs de référence est réalisé, le nombre de blocs de référence dans l'ensemble étant égal au nombre de bornes de signal sur le circuit intogré DUT soumis à l'étalonnage de synchronisation. Un des blocs de référence appartenant à l' ensemble est inséré dans l'élément de montage. Comme décrit plus haut, chaque bloc de référence porte une piste de signal qui connecte électriquement sa borne de signal à sa borne de référence. Le testeur programme ensuite une impulsion sur la borne de signal, et mesure la quantité de temps qui s'écoule jusqu'à ce que l'impulsion résultante se manifeste sur la borne de référence, et qui est de l'ordre de 70 picosecondes. Le sens d'écoulement du signal (polarité) est ensuite inversé et le testeur programme une impulsion sur la borne de référence. Le testeur mesure ensuite la quantité de temps qui s'écoule jusqu'à ce que l'impulsion résultante se manifeste sur la borne de signal. Ces valeurs de décalage de synchronisation relatif sont enregistrées dans la mémoire du testeur. Ces étapes sont répétées pour chaque bloc de référence de l'ensemble. Les valeurs les plus élevées de décalage de synchronisation relatif obtenues sont utilisées pour étalonner la synchroni sat ion du testeur à la foi s pour programmer une impulsion sur les bornes de signal ("attaque") et pour mesurer une impuleion sur les bornes de signal ("comparaison"). Cela peut être effectué de plusieurs façons. Dans un mode de réalisation, le testeur a un registre d'étalonnage et un générateur de synchronisation. Le registre d'étalonnage ajuste les valeurs de décalage de synchronisation relatif pour qu'elles concordent avec la valeur de décalage de synchronisation la plus élevée obtenue lors de l'attaque et de la comparaison. Le générateur de synchronisation utilise ensuite ces valeurs de décalage de synchronisation les plus élevées pour ajuster la synchronisation du testeur. Un étalonnage final est effectué pour égaliser la différence entre le décalage de synchronisation relatif pour programmer une impulsion sur la borne de référence et pour mesurer une impulsion sur la borne de référence. L'étalonnage final est abordé plus détail ci-dessous. De facon avantageuse, un manipulateur de pices automatique pourrait Atre utilisA pour insArer et enlever les multiples blocs de rfArence dans les AlAments de montage. La figure 3C reprAsente un plateau de chargement de manipulateur de pices automatique typique avec une s6rie de blocs de rfArence prAts
Atre utiliss.
La figure 4A dAcrit un bloc d'aIignement de bornes de rAfArence 138, vu de dessous. L bloc d'alignement 1Q de bornes de rAfArence 138 est un bloc de rAfArence supplAmentaire utilisA pour assurer que le dAcalage de synchronisation qui survient pendant la comparaison au niveau de la borne de rAfArence (progra _ ation d'une impulsion sur une borne de signal et observation du moment oD l'impulsion rAsultante est observe au niveau de la borne de rAfArence) est rendu Agal au dAcalage de synchronisation qui survient pendant l'attaque au niveau de la borne de rAfAence (programation d'une impulsion sur une borne de rAfArence et mesure du moment oD l'impulsion rAsultante est dAtecte au niveau de la mme borne de signal). Le bloc d'alignement de bornes de rAfAence 138 diffAe des autres blocs de l'ensemble de blocs de rAfArence dAcrits plus haut en ce que la piste de signal 120 connacte Alectriquement deux bornes de signal grande vitesse; une premiAre borne de signal grande vitesse 14Q et une deuxiAme borne de signal grande vitesse 142, la borne de rfArence commune 118 (indique dans le prAsent doeument sous forme d'un cercle barrA d'un X, pour la clart de la prAsentation). N'importe laquelle des deux bornes de signal grande vitesse sur le bloc d'alignement de bornes de référence peut être utilisée pour cette étape, mais la borne de référence utilisée doit touj ours être la même borne de référence commune connectée à la piste de signal sur tous les blocs de
référence de l'ensemble.
La figure 4B décrit, dans une vue schématique électrique et en coupe combinée, le bloc d'alignement de bornes de référence 138 pendant son utilisation pour égaliser les décalages temporels dans l'étalonnage final. Les multiples couches des circuits d'interaonnexion qui sont typiquement présentes entre le testeur et le DUT sont représentées par des lignes en tirets de façon schématique. Elles comprennent le testeur 101, la carte de charge 105 et l'élément de montage 107. Le testeur 101 comprend à la fois un circuit d'attaque 144 et un circuit comparateur 146. Un conducteur 148 connecte le circuit d'attaque et le circuit comparateur à la borne de référence commune 118 sur le bloc d'alignement de bornes de référence 138. Le conducteur a une longueur de trajet électrique "a", quand la borne de référence commune 118 attaque une impulsion de signal en provenance de la première borne de signal 140, ce qui contribue au décalage temporel relatif A observé entre l'attaque d'une impulsion de signal au niveau de la borne de signal 140 et la détection de cette impulsion de signal par le circuit comparateur 146; un délai relatif C est également observé entre l'attaque de cette même impulsion de signal à la borne de signal 140 et la détection de cette impulsion de signal au niveau du circuit comparateur 142 après son passage par la borne de référence commune 118. De façon similaire, le conducteur a une longueur de trajet électrique "b" différente, quand la borne de référence commune 118 repoit une impulsion de signal en provenance du testeur 101, qui est finalement mesurse par le comparateur à la deuxième borne de signal 142, ce qui contribue au délai B. En veillant à ce que les longueurs de trajet électrique a et b soient égales entre elles, le décalage temporel qui survient pendant l'attaque avec la borne de référence commune est rendu égal au décalage de synchronisation qui survient pendant la
comparaison avec la borne de référence commune.
Selon la théorie des lignes de transmission, C = (A-a) + (B-b) [Equ. 1] En réglant a égal à b, on a: C = (A-a) + (B-a) [Equ. 2] La résolution pour a donne: a = (A + B - C)/2 [Equ. 3] Supposons, par exemple, que les valeurs des délais A, B et C ont été constatées égales à 200 ps, 300 ps et 400 ps respectivement. Alors, la valeur pour a, selon l'équation 3, serait: a = (200 ps + 300 ps - 400 ps)/2 = 50 ps, ou 0,050 ns Cette longueur de trajet électrique de 50 ps serait ensuite prise en compte dans l'étalonnage final pour ajuster la synchronisation de testeur de façon à
déclencher une impulsion de signal au moment prévu.
Ainsi, si la borne de signal n 1 recevait l'ordre de déclencher une impulsion de signal à 1 ns, le testeur, prenant en compte la longueur de trajet électrique a, déclencherait effectivement l'impulsion de signal 0, 05 ns plus tôt, à 0,95 ns. De façon similaire, si le testeur recevait l'ordre de mesurer (comparer) une impulsion de signal en provenant de la borne de sortie n 1 à 1 ns, il prendrait en compte la longueur de trajet électrique "a" et mesurerait effectivement
l'impulsion de signal 0,05 ns plus tard, à 1,05 ns.
Comme mentionné plus haut, l'étalonnage final exige de régler la longueur de trajet électrique a de façon à ce qu'elle soit égale à la longueur de trajet électrique b. En pratique, il existe plusieurs facons d'effectuer cet étalonnage final à l' aide du bloc d'alignement de bornes deréférence. Dans le premier procédé, des mesures de A et B sont effectuées sur tous les blocs de rétérence de l'ensemble, et enregistrées dans une table à consulter de l'étalonnage de synchronisation dans la mémoire de testeur. Les valeurs de A, B et C sont ensuite mesurces sur le bloc d'alignement de bornes de référence et la valeur de la longueur de trajet électrique a est calculée, et puis utilisoe pour ajuster toutes les autres mesures de blocs de référence enregistrses dans la table à consulter de l'étalonnage de synchronisation. Ensuite, pour chaque événement de bord de synchroni sat ion envoyé à une borne de signal sur un bloc de référence donné depuis le testeur, la table à consulter de l'étalonnage de synchronisation est consultée et la synchronisation est ajustée. Dans un deuxième procédé, les délais A, B et C sont mesurés sur le bloc d'alignement de bornes de référence d'abord, puis a est calculé et utilisé pour étalonner la borne de référence (c'est-à-dire régler les longueurs de trajet électrique a et b égales entre
elles, après avoir déterminé le décalage entre a et b).
Ensuite, les délais A et B peuvent être mesurés sur les blocs de référence restants et utllisés dans la table à consulter de l'étalonnage de synchronisation sans ajustement supplémentaire. Alors que les deux procédés fournissent approximativement la même précision de synchroni sat ion de testeur, le deuxième procédé peut se révéler légèrement plus précis dans certaines conditions. Cependant, il exige qu'un bloc de référence particulier (le bloc d'alignement de bornes de référence) soit utilisé en premier. Cela n'est pas touj ours possible avec un manipulateur de pièces automatique et par conséquent le premier procédé est habituellement utilisé avec des manipulateurs automatiques.
Ce qui précède est similaire à la description de
la demande co-dépendante n 09/514 708 à laquelle il a
été fait référence ci-dessus.
Il a été constaté que cette approche (telle qu'elle est décrite plus haut en liaison avec les figures l-4) souffre de la limitation de base selon laquelle un DUT avec N broches à étalonner exige au moins N blocs de référence uniques. Ce n'est donc pas très utile pour étalonner un support DUT pour un DUT ayant un très grand nombre de broches tel que par exemple 600 broches E/S (entrée/sortie) d'un grand
circuit intégré typique.
Cependant, il a été constaté qu'il existe une exception à cette limitation sur N broches totales - N blocs. Il a également été constaté que cette technique de blocs de référence est utile même pour des DUT à grand nombre de broches qui ont de multiples groupes plus petits de broches d'entrée/sortie avec des exigences sévères d'étalonnage interne uniquement parmi les broches dans chaque groupe. Un exemple de cela est un CI de bus DDR (double débit) synchrone source; d'autres exemples sont des LVDS (CI de signalisation différentielle basse tension) synchrones sources ou des CI avec des voies multiples RAC (Rambus ASIC Cell), RAC
étant un type de bus mémoire.
Un bus synchrone source est un ensemble de conducteurs d'entrée ou de sortie (dans ce cas, sur un circuit intégré) dans lequel la synchronisation est spécifiée uniquement par rapport à un signal d'horloge d'entrée ou de sortie qui est associé au bus. ("Bus" renvoie généralement à un regroupement de voies
véhiculant des signaux E/S dans le présent document).
Dans ce cas, un bus est un groupe ou faisceau de voies associces chacune à une borne d'entrée/sortie, le bus ayant un signal d'horloge qui lui est associé. Les relations de synchronisation avec toutes les autres broches du dispositif testé sont spécifiées bien plus lâchement (ou pas du tout). Il a été constaté que cela réduit de facon spectaculaire le nombre de blocs de référence requis afin d'étalonner le testeur pour
tester le DUT complet.
Dans le cas d'un DDR, un contrôleur de mémoire a par exemple 128 broches d'entrée/sortie segmentées par exemple en 16 groupes de 8 broches (E/S) de bus de données, chaque groupe ayant son propre signal d'horloge et sa proche broche d'horloge. Ainsi, il y a au total 144 broches pertinentes sur le DUT, y compris les broches de signal d'horloge. Chaque groupe de 8 voies E/S et sa voie de signal d'horloge d'accompagnement sont autonomes d'un point de vue synchronisation. Cela signifie qu'elles ont besoin d'être étalonnces à des fins de synchronisation uniquement les unes par rapport aux autres. De ce fait, avec seulement 9 insertions de neufs blocs de référence différents, toutes les synchronisations synchrones sources critiques pour le DUT peuvent être également étalonnées. Selon ce procédé, pour chacun des 16 groupes de broches, les 9 pistes sur l'ensemble de blocs sont toutes de la même longueur sur chacun des
blocs de référence de l'ensemble.
La figure 5 décrit les 9 broches 152 à étalonner sur le DUT 150 sur une broche de sonde sélectionnée (borne de référence). (Seules quatre rangées de broches sont représentées dans le présent document sur DUT 150, chaque rangée ayant 10 broches, une broche de terre externe étant également prévue dans chaque rangée). La
description de la figure 5 est similaire à celle de la
figure 2A pour représenter le côté inférieur des blocs À _ de rAfArence et elle est similaire ce qui est dAcrit
dans la demande n 09/514 708.
Le groupe 152 de 9 boches dans la range du haut comprend 8 boches E/S et une boche de signal d'horloge. I1 est prAvu un ensemble de 9 blocs de rAtArence correspondants dont seuls les blocs 154a, 154b, 154c et 154d sont reprAsents, chacun ayant le mme agencement que le DUT 150. 4 des 9 blocs de rAfArence au total de l'enseble sont ainsi 1Q reprAsents. Dans chaque bloc, il y a une connexion temporaire depuis la boche de sonde sAlectionne ves l'une des autres broches. Les cinq blocs (non dAcrits) restants de l' ensemble ont des connexions similaires depuis la broche de sonde sAlectionne vers une autre des 9 broches particuliAres Atalonner dans la range du haut. Une broche de sonde sAlectionne 156 sur la deuxiAme range de broches dans chaque bloc est connecte respectivement par les pistes 158a, 158b, 158c, 158d aux broches 160a, 160b, 160c, 160d du groupe
152 de chaque bloc.
La figue 6 reprdsente une amAlioration et un prolongement du procAdA de la tigure 5 o intervient l'6talonnage de multiples groupes de broche<. Cela permet par exemple l'Atalonnage du bus DDR 144 broches mentionnA plus haut avec un ensemble de
seulement 9 blocs de rAfArence.
Sur la figure 6, le DUT 170 a deux groupes de broches 172, 173, chacun avec 9 broches (8 broches E/S et une boche de signal d'horloge). I1 y a un ensemble de 9 blocs de rAfArence associAs dans l' ensemble, dont
seulement quatre blocs 170a,..., 170d sont représentés.
Chaque bloc de référence a une broche de sonde 176 dans sa deuxième rangée et une broche de sonde 177 dans sa rangée la plus basse. De ce fait, chaque bloc a deux pistes connsctant chaque broche de sonde 176, 177 à chacun des broches dans les groupes 172, 173. Par exemple, le bloc 170a a une piste 178a connectant la broche de sonde 176 à la broche 180a dans le groupe 172, et une piste 179a connectant la broche 177 à la broche 181 dans le groupe 173. De cette facon, deux trajets peuvent être étalonnés avec un bloc de référence unique; cela peut être étendu à 16 trajets
ou plus sur le même bloc de référence.
Afin de mettre en _uvre le présent procédé d'étalonnage, on utiliserait typiquement l'étalonnage par réflectivité temporelle de la technique antérieure afin d'étalonner en terme de synchronisation toutes les broches relativement proches les unes des autres, par exemple de + 50 ps à + 100 ps. Ensuite, la présente technique de bloc de référence est utilisoe dans chaque groupe de 9 broches pour les aligner de façon encore plus proche, en terme de synchronisation, les unes des autres parmi les éléments du groupe, pour obtenir les exigences de synchronisation bien plus sévères pour ce
groupe de broches.
Un autre procédé associé est utilisé pour étalonner des voies d'entrée et de sortie différentielles telles que celles du schéma de signalisation différentielle basse tension (LVDS) mentionné plus haut. La LVDS est une technique bien _ connue utilisant les signaux diffArentiels basse tension avec un excursion de tension relativement faible, par exemple de 400 millivolts 800 millivolts, entre les signaux de logique haute et de logique basse, et dans chaque cas un signal colAmentaire associA du type opposA. [e signal principal (t le signal complAmentaire sont typiquement dsignAs respectivement co_e signal "vrai" et signal "mire". De ce fait, des signaux diffArentiels exigent tout moment deux signaux qui, dans l'iddal, commutent de fagon simultane. Un paramAtre critique pour la [VDS est le dfaut d'alignement (dAlai) entre les signaux vrai eL mire lors de leur co_utation. I1 a At constat qu'il est avantageux d'utiliser les blocs de rAfArence pour l'Atalonnage du testeur ce propos tel que reprAsent sur la figure 7. Ici, il y a deux boches de sonde sAlectionnes dans la range infArieure. Des connexions temporaires diffArentielles (pistes apparies) sont prAsentes dans chaque bloc de rfArence. Cela signifie que les pistes sont apparies coe reprAsent sur la
figure 7.
Ainsi, sur la tigure 7, le DUT 190 a le mme agencement de boches que sur la figure 6 ceci prAs que, dans le cas prAsent, la signalisation est diffArentielle. I1 y a deux ranges supArieures de boches 192, 193 et les boches de sonde sont (arbitrairement) sAlectionnes dans la range infArieure 194. Ici, les deux broches de sonde sAlectionnes sont les boches 196, 197 sur chacun des
quatre blocs de rAfArence associAs dAcrits 190a,.
_ l90d. Il y a un bloc pour chaque signal dans le groupe à étalonner, et les signaux différentiels exigent deux broches chacun. Par exemple, sur le bloc de référence l90a, des pistes apparices 198a, l99a connectent respectivement les broches de sonde 196, 197 aux broches 200a, 201a. Les broches de signaux différentiels sur les DUT sont typiquement adjacentes pour fournir les meilleures concordances différentielles. De ce fait, des broches de sonde adjacentes sur chaque bloc de référence sont connectées par les pistes appariées aux broches E/S et de signal d'horloge voisines. De façon similaire, des pistes appariées sont présentes comme indiqué sur chacun des
autres blocs de référence décrits l90b, l90c, l90d.
Cet agencement permet d'étalonner le défaut d'alignement des signaux vrais/mires sur ces groupes de bornes. Dans l'exemple représenté sur la figure 7, il y a 9 broches (E/S) de donnces LVDS et une broche de signal d'horloge différentiel dans chaque rangée de broches. Dans cet exemple, il y aurait de nouveau effectivement 9 blocs de référence dans l'ensemble, dont seulement 4 sont représentés sur la figure 7. Les autres blocs de référence de l'ensemble seraient connectés à l' aide du même agencement de connexions différentielles entre l'ensemble supérieur et les
rangées inférieures de broches.
La figure 8 décrit un autre étalonnage de signaux différentiels entre la sortie varie et mire (signaux complémentaires) provenant d'un DUT ayant une signalisation différentielle. Dans ce cas, le testeur est capable de mesurer un signal diffArentiel dans un mode extrAmit unique, l'aide de mesures sApares
du dfaut d'alignement des ent6es vraies et mires.
Cette aptitude est prAsente par exemple dans les types suivants de testeurs: ITS9000RX, lTS9000ZX, fournis par Schlumberger Technologies, Inc. La tigure 8 reprAsente un DUT 219 ayant deux ranges supArieures 221, 223 de broches avec un sch6ma de signalisation diff6rentielle. L'Ensemble de blocs de rAfArence associA ici a juste deux blocs 220a, 220b avec des pistes connectant chaque broche dans la range 221 avec une broche voisine dans la range 223. Par exemple, sur le bloc 220a, la boche 224a dans la range 221 est connecte par la piste 226a la broche 228a dans la range 223. Sur le bloc 220b, un agencement pistes croises est utilisA avec la broche 224b dans la range 221 connecte par la piste 226b la broche 228b dans la range 223. En l' occurrence,
deux blocs 220a, 22Qb constituent l'ensemble.
L'objectif consiste dAterminer (et Atalonner) le dAcalage ente les signaux vrais et mires dans chaque paire diffArentielle de boches. cet effet, les paires de boches diffrentielles sont sApa<@es en groupes de deux (pour un total de quatre boches). Les deux paires n'ont pas besoin d'Atre miies en relation en terme de signalisation. Deux blocs de rAfArence 22Qa, 22Qb sont ensuite raliss co_ e reprAsent sur la figur 8. Les quatre pistes pour chaque groupe de quatre broches doivent toutes Atre mises en concordance en longueur. Les longueurs de pistes peuvent tre différentes pour un autre groupe de quatre broches si nécessaire. Maintenant, l'une quelconque des quatre broches du groupe peut être une "broche de sonde" pour les deux broches de la paire opposée et peut faire l'objet d'un alignement (étalonnage) avec une autre. Il convient de noter que d'autres agencements sont possibles tant que toutes les plstes d'un ensemble de blocs ont la même longueur. Chaque rangée 221, 223 est divisce en colonnes de broches, comme représenté par les ilgnes discontinues, de sorte que l' ensemble de quatre broche définit une voie de signalisation. Ainsi, en utilisant un ensemble de blocs de référence, comme celui représenté sur la figure 8, qui a deux blocs et qui connecte des paires différentielles adjacentes de façon normale puis inversée, le défaut d'alignement de commutation entre toutes les voies comparées peut être mesuré et étalonné, ce qui conduit à des mesures très précises du défaut d'alignement différentiel. Le testeur doit être capable d'attaquer des signaux sur au moins une des paires et doit être capable d'établir des comparaisons sur au moins une des paires. Si le testeur a des paires différentielles d'entrce dédices et des paires différentielles de sortie dédiées, elles doivent être regroupées entre elles, une paire d'entrée avec une paire de sortie. Chaque comparateur "vrai" et "mire" dans le testeur peut observer une broche de sonde de circuit d'attaque commune qui est la vraie sortie d'attaque de la broche adjacente. De ce fait, le défaut d'alignement relatif peut être étalonné avec seulement deux insertions de bloc pour toutes les
broches de signaux différentiels dans le DUT.
La suite de ce texte décrit des améliorations de réalisation des blocs de référence. De préférence, les pistes sur les blocs de référence sont maintenues courtes, mais de longueur concordante dans chaque ensemble et elles sont toutes sur la même couche conductrice de chaque bloc. L'objectif consiste à réduire la perte de courant alternatif et à réduire la variation de tension. Il a été constaté que le mieux était que les blocs de référence soient réalisés à l' aide d'un nombre minimal de couches conductrices et ayant un bon retour de masse. Un exemple de réalisation de blocs utilise un matériau de carte de circuit imprimé (CCI) standard fabriqué selon l'épaisseur de boîtier de DUT spécifiée, avec tous les connecteurs de
pistes dans un flan de CCI unique et de grande taille.
Ce flan est ensuite découpé à la dimension exacte de chaque bloc à l' aide d'un laser ou d'une scie à diamant. Des billes de soudure de boîtier BGA peuvent être montées directement sur le matériau de carte de circuit imprimé si cela est nécessaire pour connecter les pistes tant que les plages de contact de pistes approprises sont présentes, telles qu'elles sont formées sur la carte de circuit imprimé à l' aide d'un
matériau conducteur en cuivre classique.
Il a été constaté avantageux dans certains modes de réal i sat ion de fournir des blocs de ré férence avec un couvercle simulé pour s' adapter au couvercle sur le DUT effectif de sorte que les blocs de référence s'adaptent convenablement dans le manipulateur automatique et le support de DUT. Un morceau de matériau usiné de carte de circuit imprimé ou un morceau approprié de plastique exempt de charge électrostatique est mis en place typiquement par adbérence en tant que couvercle. De même, les blocs de référence ont de préférence chacun un poids similaire à celui du DUT de sorte qu'ils soient maniqulés convenablement par le manipulateur automatique. Les surfaces des blocs de référence devant être prélevés par le maniqulateur automatique doivent imiter la
surface d'un DUT effectif en terme de lissé.
Il a également été constaté que la sélection de la broche de sonde commune (désignée dans le présent document par broche de référence) est importante. La broche de sonde commune doit être sur une voie qui a une largeur de bande aussi importante que possible et doit être aussi proche physiquement que possible du groupe entier de broches soumis au test qui est utilisé pour l'étalonnage. Si le groupe de broches à étalonner comprend une broche d'entrée/sortie bidirectionnelle, la broche de sonde doit être également une broche d'entrée/sortie bidirectionnelle. (Certaines broches du DUT et/ou de testeur peuvent être seulement des broches d'entrée ou de sortie et donc ne pas être bidirectionnelles). D'autres facteurs pertinents comprennent la largeur de bande comparée de la voie dans le tester auquel la broche de sonde est connectée. Il s'agit d'un facteur limitatif en terme d'étalonnage. Si la largeur de bande du comparateur de la figure 4B est proche du circuit d'attaque de la figure 4B, il est alors d'autant plus important d'avoir une perte de signal de piste similaire dans chacune des broches de chaque groupe. Une autre cons idération vi se le cas o de s broches de DUT particulières sont ce qu'on appelle des broches "de survol". Survol renvoie à une broche qui utilise deux lignes de transmission vers le DUT, une pour les signaux d'entrce et une pour des signaux de sortie. De telles broches de survol représentent typiquement deux
charges standards vers la borne de bloc de référence.
Ce la se t raduit par une atténuat ion supplémenta i re du signal de sorte que le comparateur de la figure 4B et le reste du testeur ont besoin de travailler correctement à une faible amplitude du signal. De même, la présence de la broche de survol provoque des réflexions supplémentaires de signaux retournant au circuit d'attaque de la figure 4B. L'élimination de cette réflexion est typiquement obtenue par des terminaisons bien adaptées de la carte de charge (carte de charge 105 sur la figure l), du circuit d'attaque de
piste et du comparateur.
Il a également été constaté qu'il est utile d'avoir de faibles résistances de contact de support de
DUT vers le bloc de référence pour un bon étalonnage.
L'appareil testeur doit contrôler la résistance de contact avant d'effectuer une mesure de la synchronisation. L'appareil testeur a également besoin d'utiliser son test de résistance de contact pour identifier le bloc de référence actuellement dans le support, effectuer les mesures appropriées et enregistrer les résultats. A la fin d'un cycle d'étalonnage sur un ensemble particulier de blocs de référence, l'appareil testeur (et le programme informatique de commande associé) effectue une vérification visant à s' assurer que l'ensemble complet de blocs de référence a été testé et il calcule ensuite les valeurs d'étalonnage final. Pour des systèmes de tests parallèles avec support multiples pour des DUT qui sont tous testés en parallèle, les blocs de référence peuvent avoir besoin de traverser le maniqulateur automatique dans un ordre précis ou bien plusieurs fois pour garantir qu'au moins un bloc de chaque bloc de l'ensemble a été mesuré dans
chaque support..
La présente description est illustratrice et non
limitative; d'autres modifications apparaîtront aux
spécialistes à la lecture de La présente description et
entrent dans la portée des revendications jointes.
Claims (12)
- REVENDI CAT IONSl. Procédé d'étalonnage de la synchronisation d'un testeur de circuit intégré, comprenant les actions suivantes: la fourniture d'un élément de montage pour la connexion électrique à un testeur d'un circuit intégré à tester, l'élément de montage ayant des connexions électriques à une ou plusieurs bornes de signal et à une borne de référence du circuit intégré, les bornes de signal étant associées dans une pluralité de groupes, chaque groupe ayant une exigence de synchronisation commune; la fourniture d'un ensemble de blocs de référence, un nombre des dits blocs de référence de l'ensemble étant égal à un nombre de bornes de signal dans chaque groupe sur le circuit intégré, les blocs de référence étant chacun adaptés pour l' insertion dans ledit élément de montage, et ayant en outre une ou plusieurs bornes de signal et une borne de référence dans les mêmes emplacements relatifs que le circuit intégré, et ayant en outre des connexions électriques pour réaliser le contact électrique avec les connexions électriques de l'élément de montage dans les mêmes emplacements que le circuit intégré; l' insertion dans l'élément de montage d'un bloc sélectionné parmi les blocs de référence, le bloc de référence sélectionné portant une piste de signal, la piste de signal connectant électriquement une borne de signal unique dans chaque groupe exigeant l'étalonnage sur le bloc de rAfArence une borne de rAfArence sur le bloc de rAfArence; la programmation d'une impulsion sur la borne de signal du bloc de rAfArence Atalonner; et la ralisation d'un Atalonnage par la mesured'impulsions rdsultant de 1'impulsion programme.
- 2. ProcAdA selon la revendication 1, dans lequel 1'action de ralisation comprend: la mesure du moment o une impulsion rAsultante provenant de la programmation se manifeste en provenance de 1'impulsion programme sur la borne de rAfArence du bloc de rAfArence; l' inversion de la polarit4, et puis la programmation d'une impulsion sur la borne de rAfArence du bloc de rAfArence; la mesure du moment oL l'impulsion rAsultante provenant de l' inversion de polaritd est dAtecte la borne de signal du bloc de rAfArence; la rApAtition des actions d' insertion, de programmation de 1'impulsion, de mesure d'une polarit rAsultante, t mesure de l'impulsion rAsultante pour chaque bloc de rAfArence unique de 1'ensemble; la dAtermination d'un dcalage de synchronisation relatif de chaque borne de signal partir de l' action de mesure; l'ajustement des valeurs de dAcalage de synchronisation relatif obtenues dans l' action de dAtermination de sorte qu'elles concordent avec la valeur la plus Aleve du dAcalage de synchroni sat ion relatif obtenue pour Atalonner le testeur pou programmer une impulaion sur les bornes de signal, et pour mesurer une impulsion sur les bornes de signal; et la réalisation d'un étalonnage dans lequel les décalages de synchronisation pour programmer une impulsion sur la borne de référence et pour mesurer uneimpulaion sur la borne de référence sont égalisés.
- 3. Procédé selon la revendication 1, comprenant également l' action d'insérer les blocs de référence dans l'élément de montage à l' aide d'un manipulateur automatique.
- 4. Procédé selon la revendication 1, comprenant également l' action de coupler deux voies de testeur à chaque borne de signal sur le bloc de référence, une première voie de testeur appliquant l'impulsion à la borne de signal, et une deuxième voie de testeur détectant l'impulsion en provenance de la borne de signal.
- 5. Procédé selon la revendication 1, dans lequel la piste de signal a une impéJance d' environ 50 ohms,et une longueur d' environ 10 mm.
- 6. Procédé selon la revendication 1, dans lequel l' action de réalisation de l'étalonnage est réalisée à l' aide d'un bloc de référence supplémentaire, le bloc de référence supplémentaire portant une piste de signal connectant électriquement ladite borne de référence du bloc de référence supplémentaire à une première borne de signal du bloc de référence supplémentaire et à une deuxième borne de signal du bloc de référencesupplémentaire.
- 7. Procédé selon la revendication 6, comprenant en outre les actions suivantes: l' insertion du bloc de référence supplémentaire dans l'élément de montage; la programmation d'une impulaion sur la première borne de signal, et la mesure du moment o l'impuleion résultante provenant de l'impulsion programmée se manifeste au niveau dudit testeur et de ladite borne de référence; et la programmation d'une impulsion sur le testeur, et la mesure du moment o l'impulsion résultante provenant de l'impulsion programmée se manifeste au niveau de borne de référence et de la deuxième borne de signal.
- 8. Procédé selon la revendication 1, dans lequel le circuit intégré à tester est un circuit intégré synchrone source, et chaque groupe a un signald'horloge associé.
- 9. Procédé selon la revendication 1, dans lequel le circuit intégré emploie la signalisation différentielle sur la borne de signal ou les bornes de signal, et les pistes de signal sur les blocs deréférence sont disposées par paires.
- 10. Procédé selon la revendication 9, comprenant le bloc de référence ou les deux blocs de référence sur lesquels les pistes de signal connectent des pairesdifférentielles adjacentes des bornes de signal.
- 11. Ensemble de blocs de référence, chacun étant conçu pour l' insertion dans un élément de montage qui connecte électriquement un circuit intégré à tester à _ un testeur, un nombre des blocs de rAfArence de l'ensemble Atant Agal un nombre de bornes de signal qui sont soumises des tests sur le circuit intAgrA, les bornes de signal Atant associes dans une pluralit de groupes, chaque groupe ayant une exigence de synchronisation commune et dans lequel un nombre des blocs de rAfArence est Agal un nombre de bornes de signal dans chaque groupe, chaque bloc de rAf4rence ayant une ou plusieurs bornes de siinal et une borne de 1Q rAfArence dans les mmes emplacements relatifs que le ctrcuit intAgr6, et ayant en outre des connexions Alectriques pour raliser le contact Alectrique avec 1'AlAment de montage dans les mmes emplacements que lectrcuit intAgr6.
- 12. Combinaison comprenant: un AlAment de montage qui connecte Alectriquement un circuit intAgrA tester un testeur; et un ensemble de blocs de rAfArence adapts chacun pour tre insArAs dans l'6lAment de montage, un nombre des blocs de rAfArence dans l'ensemble Atant Agal un nombre de bones de signal qui sont soumises aux tests sur le ctrcuit intAgr6, les bornes de signal Atant associes dans une pluralit de groupes, chacune groupe ayant une exigence de synchroni sat ion co _ une et dans lequel un nombre des blocs de rfArenc est Agal un nombre de bornes de signal dans chaque groupe, chaque bloc de rAfArence ayant une ou plusieurs bornes de signal et une borne de rAfArence dans les mmes emplacemnts relatifs que le ctrcuit intAgrA, et ayant galement des connexions Alectriques pour rdaliser le contact électrique avec l'élément de montage dans les
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US27908101P | 2001-03-26 | 2001-03-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2823568A1 true FR2823568A1 (fr) | 2002-10-18 |
| FR2823568B1 FR2823568B1 (fr) | 2005-06-17 |
Family
ID=23067554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0203575A Expired - Fee Related FR2823568B1 (fr) | 2001-03-26 | 2002-03-22 | Procede et appareil pour l'etalonnage des supports des testeurs de circuits integres |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6794861B2 (fr) |
| JP (1) | JP2002333463A (fr) |
| KR (1) | KR20020075733A (fr) |
| DE (1) | DE10212617A1 (fr) |
| FR (1) | FR2823568B1 (fr) |
| TW (1) | TW557527B (fr) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4133172B2 (ja) * | 2002-09-27 | 2008-08-13 | シャープ株式会社 | 論理回路テスト装置 |
| DE10245536B4 (de) | 2002-09-30 | 2005-02-03 | Infineon Technologies Ag | Kalibrieren von Halbleitereinrichtungen mittels einer gemeinsamen Kalibrierreferenz |
| US7009382B1 (en) * | 2003-12-04 | 2006-03-07 | Credence Systems Corporation | System and method for test socket calibration |
| JP4025731B2 (ja) * | 2004-01-26 | 2007-12-26 | エルピーダメモリ株式会社 | タイミング補正装置、タイミング補正方法及びデバイス評価装置 |
| US7092827B2 (en) * | 2004-08-10 | 2006-08-15 | Texas Instruments Incorporated | Edge placement accuracy of signals generated by test equipment |
| US7206703B1 (en) * | 2005-05-02 | 2007-04-17 | Advanced Micro Devices, Inc. | System and method for testing packaged devices using time domain reflectometry |
| JPWO2007091332A1 (ja) * | 2006-02-10 | 2009-07-02 | 富士通株式会社 | 接続検出回路 |
| KR100736680B1 (ko) * | 2006-08-10 | 2007-07-06 | 주식회사 유니테스트 | 반도체 소자 테스트 장치의 캘리브레이션 방법 |
| CN103917880B (zh) * | 2011-11-09 | 2016-06-08 | 爱德万测试公司 | 用于提取在被测器件与自动测试设备之间进行交换的信号的概念 |
| KR101164116B1 (ko) * | 2012-02-29 | 2012-07-12 | 주식회사 유니테스트 | 번인 테스터용 테스트보드 |
| CN103513208B (zh) * | 2012-06-29 | 2016-06-29 | 中国船舶重工集团公司第七0九研究所 | 一种皮秒级集成电路测试系统总定时偏差校准的误差补偿方法 |
| US9207278B2 (en) * | 2013-03-22 | 2015-12-08 | Texas Instruments Incorporated | Testing integrated circuit packaging for shorts |
| TWI467195B (zh) * | 2013-06-17 | 2015-01-01 | Ardentek Corp | 測試系統之接觸界面檢測法 |
| CN104535950B (zh) * | 2014-12-19 | 2018-01-16 | 中国船舶重工集团公司第七0九研究所 | 集成电路测试系统的多通道对称校准的方法及其接口转换装置 |
| GB2557592A (en) | 2016-12-09 | 2018-06-27 | Evonetix Ltd | Temperature control device |
| CN108152593B (zh) * | 2017-12-28 | 2023-08-18 | 中国科学院西安光学精密机械研究所 | 便携式全自动电接口直流电阻测试系统及测试方法 |
| JP7037398B2 (ja) * | 2018-03-19 | 2022-03-16 | キオクシア株式会社 | テスタ校正装置およびテスタ校正方法 |
| CN110716120B (zh) * | 2018-07-12 | 2021-07-23 | 澜起科技股份有限公司 | 芯片自动测试设备的通道延时偏差的校准方法 |
| CN113534033A (zh) * | 2020-04-21 | 2021-10-22 | 圣邦微电子（北京）股份有限公司 | 测试机台的校准方法及校准系统 |
| CN113391188B (zh) * | 2021-04-22 | 2022-04-22 | 厦门大学 | 一种基于神经网络的自校准系统及方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5539305A (en) * | 1994-10-03 | 1996-07-23 | Botka; Julius K. | Calibration board for an electronic circuit tester |
| US5703489A (en) * | 1994-08-22 | 1997-12-30 | Advantest Corporation | Timing calibration circuit and method for test signals |
| EP0919823A2 (fr) * | 1997-11-26 | 1999-06-02 | Hewlett-Packard Company | Système de vérification de la précision de temporisation de signaux dans un dispositif de test numérique |
| DE19915398A1 (de) * | 1998-04-03 | 1999-10-21 | Advantest Corp | Skew-Einstellverfahren in einem IC Testgerät und Pseudoeinrichtung zur Verwendung bei dem Verfahren |
| DE19922907A1 (de) * | 1998-05-19 | 1999-12-09 | Advantest Corp | Einrichtung zum Prüfen einer Halbleiteranordnung und Verfahren zum Kalibrieren der Einrichtung |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923726A (en) * | 1997-06-12 | 1999-07-13 | Instrotek, Inc. | Validation and calibration apparatus and method for nuclear density gauges |
| KR100283412B1 (ko) | 1998-12-15 | 2001-03-02 | 김영환 | 프레임버퍼의 인터페이스 제어장치 |
| US6324485B1 (en) * | 1999-01-26 | 2001-11-27 | Newmillennia Solutions, Inc. | Application specific automated test equipment system for testing integrated circuit devices in a native environment |
| US6492797B1 (en) * | 2000-02-28 | 2002-12-10 | Schlumberger Technologies, Inc. | Socket calibration method and apparatus |
| US6570397B2 (en) * | 2001-08-07 | 2003-05-27 | Agilent Technologies, Inc. | Timing calibration and timing calibration verification of electronic circuit testers |
-
2002
- 2002-03-15 TW TW091105007A patent/TW557527B/zh active
- 2002-03-21 DE DE10212617A patent/DE10212617A1/de not_active Withdrawn
- 2002-03-22 FR FR0203575A patent/FR2823568B1/fr not_active Expired - Fee Related
- 2002-03-22 JP JP2002081349A patent/JP2002333463A/ja active Pending
- 2002-03-25 US US10/106,280 patent/US6794861B2/en not_active Expired - Lifetime
- 2002-03-26 KR KR1020020016318A patent/KR20020075733A/ko not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5703489A (en) * | 1994-08-22 | 1997-12-30 | Advantest Corporation | Timing calibration circuit and method for test signals |
| US5539305A (en) * | 1994-10-03 | 1996-07-23 | Botka; Julius K. | Calibration board for an electronic circuit tester |
| EP0919823A2 (fr) * | 1997-11-26 | 1999-06-02 | Hewlett-Packard Company | Système de vérification de la précision de temporisation de signaux dans un dispositif de test numérique |
| DE19915398A1 (de) * | 1998-04-03 | 1999-10-21 | Advantest Corp | Skew-Einstellverfahren in einem IC Testgerät und Pseudoeinrichtung zur Verwendung bei dem Verfahren |
| DE19922907A1 (de) * | 1998-05-19 | 1999-12-09 | Advantest Corp | Einrichtung zum Prüfen einer Halbleiteranordnung und Verfahren zum Kalibrieren der Einrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| US6794861B2 (en) | 2004-09-21 |
| FR2823568B1 (fr) | 2005-06-17 |
| DE10212617A1 (de) | 2003-01-16 |
| KR20020075733A (ko) | 2002-10-05 |
| TW557527B (en) | 2003-10-11 |
| JP2002333463A (ja) | 2002-11-22 |
| US20020135357A1 (en) | 2002-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2823568A1 (fr) | Procede et appareil pour l'etalonnage des supports des testeurs de circuits integres | |
| CN103003708B (zh) | 用于测试多个被测器件的装置和方法 | |
| JP2019082482A (ja) | 較正装置 | |
| EP1030182A1 (fr) | Procédé d'étalonnage d'une sonde de circuit integré RF | |
| US7012442B2 (en) | Test signal distribution system for IC tester | |
| TWI401447B (zh) | 用於遠距地緩衝測試波道之方法及裝置 | |
| FR2805613A1 (fr) | Procede et dispositif d'etalonnage d'appareils de test | |
| FR2587124A1 (fr) | Procede pour tester des supports portant plusieurs circuits integres a fonctionnement numerique, support pourvu de tels circuits, circuit integre propre a etre monte sur un tel support et dispositif de test pour tester de tels supports | |
| US8326565B2 (en) | Chip tester, method for providing timing information, test fixture set, apparatus for post-processing propagation delay information, method for post-processing delay information, chip test set up and method for testing devices under test | |
| FR2733598A1 (fr) | Sonde de tension a plusieurs conducteurs | |
| US20070115019A1 (en) | Method and apparatus for storing circuit calibration information | |
| US7206703B1 (en) | System and method for testing packaged devices using time domain reflectometry | |
| US20030184336A1 (en) | Semiconductor integrated circuit device and testing method thereof | |
| EP1037054B1 (fr) | Structure étalon élémentaire à faibles pertes pour l'étalonnage d'une sonde de circuit intégré | |
| US6347287B1 (en) | Calibration system and method for receiver guardband reductions | |
| US7233599B2 (en) | Interface device with stored data on transmission lines characteristics | |
| EP0273825B1 (fr) | Dispositif de mesure des caractéristiques d'un composant hyperfréquence | |
| EP0939372B1 (fr) | Dispositif de test en production des caractéristiques dynamiques de composants utilisant des transmissions série | |
| US7863921B2 (en) | Circuit board and method for automatic testing | |
| EP0261043A1 (fr) | Testeur de circuits électroniques | |
| US7439728B1 (en) | System and method for test socket calibration using composite waveform | |
| FR2696009A1 (fr) | Dispositif de calibrage pour ajuster en hyperfréquence les plans de référence d'un appareillage de mesure des paramètres de dispersion d'éléments de circuits intégrés. | |
| WO2023104737A1 (fr) | Système et procédé de test d'une mémoire à résistance variable | |
| KR20020092680A (ko) | 경계 스캔 셀을 이용하여 테스트 신호들간의 스큐를검출하고 보정하는 방법 | |
| CN117368820A (zh) | 一种校准装置、差分夹具以及相关装置和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20051130 |