CN113391188B - 一种基于神经网络的自校准系统及方法 - Google Patents
一种基于神经网络的自校准系统及方法 Download PDFInfo
- Publication number
- CN113391188B CN113391188B CN202110436697.7A CN202110436697A CN113391188B CN 113391188 B CN113391188 B CN 113391188B CN 202110436697 A CN202110436697 A CN 202110436697A CN 113391188 B CN113391188 B CN 113391188B
- Authority
- CN
- China
- Prior art keywords
- adjustable element
- circuit
- neural network
- calibrated
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Health & Medical Sciences (AREA)
- Computing Systems (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Biomedical Technology (AREA)
- Molecular Biology (AREA)
- Biophysics (AREA)
- Artificial Intelligence (AREA)
- Life Sciences & Earth Sciences (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Health & Medical Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
本发明给出了一种基于神经网络的自校准系统及方法,通过设置自检单元、可调元件阵列和计算单元,自检单元测量与待校准电路关联的低频测量值M,可调元件阵列将计算单元的控制字输入待校准电路,计算单元基于自检单元和可调元件阵列进行校准。本发明能够通过训练神经网络来预测待校准电路的电性能参数,计算期望的电性能参数下所对应的计算单元的控制字,通过控制字控制接入到可调元件阵列的可调元件值,使得待校准电路校准至期望的电性能参数范围内从而有效降低模拟、射频等电路的测试成本和复杂度,提高校准效率。
Description
技术领域
本发明涉及电子电路领域,尤其是一种基于神经网络的自校准系统及方法。
背景技术
随着半导体技术中工艺节点的推进,CMOS的截止频率越来越高,使得CMOS工艺的电路可以工作于射频/毫米波的频段,并可以将数字、模拟、射频电路部分集成在一块芯片上构成片上系统(SOC)。模拟、射频电路容易受工艺PVT的影响而偏离设计时所期望的工作状态,当与大量快速变化的数字逻辑在同一衬底上共存时,它们会受到额外的噪声干扰。设计人员在设计电路之时,必须要考虑电路的鲁棒性,因为SOC中只要有一个射频模块性能偏移,就可能造成芯片性能不符合设计预期。
为了得到更强处理能力、更低功耗和更低制造成本的数字处理器和存储单元,晶体管的尺寸不断减小。而随着晶体管尺寸的减小,电路的可靠性快速下降。为了保证质量,射频/毫米波集成电路需要大量的测试来检测其成品性能。但高频电路的测试需要用到自动测试设备(ATE),在难度和成本上都高出一般模拟电路很多。近年来射频部分自检测、自校准技术仍处于研究中,在新的背景下,如何降低射频/毫米波电路测试及校准的复杂性和成本,设计能够自测试并且自校准的电路成为了当下学术界、工业界的研究重点之一。
神经网络自二十世纪四五十年代现世以来,经过几十年的发展,在模式识别、自动控制、信号处理、辅助决策、人工智能等众多研究领域取得了广泛的成功。将神经网络引入到射频电路自校准中,与片上自检测感知器结合,基于机器学习来预测电路参数并以此校准,可以简化或避免高频的测试,从而有效降低模拟、射频电路的测试成本和复杂度,提高校准效率。
现有技术中,自校准技术在设计时按照传统设计过程设计模拟/射频电路,并通过合理地在电路中插入调优旋钮,调节调优旋钮可以影响电路性能,从而留下较大的设计裕度,然后采用校准算法在芯片制造后恢复良率损失,并在电路各性能之间实现整体的权衡。
现有校准方法最主要的问题在于算法实现上,整个校准流程完成所需要的时间较长。传统校准算法中首先确定某个优先级较高的待校准参数,按照一定的步长来从硬件上改变调优旋钮,重新测试电路性能,从而寻找在该PVT下最优的性能参数。在找到该待校准参数的最优值后,再校准另一参数。实质上是一种遍历搜索算法,且需要在硬件上改变调优旋钮的值,以期得到自检单元sensor读数来判断性能参数变化。整个校准流程从算法运行到硬件调优旋钮变化、自检单元sensor输出变化都需要一定的时间,找到最优设置值的耗时较长,测试成本高,校准效率低。
因此,需要一种能够有效降低模拟、射频等电路的测试成本和复杂度,提高校准效率的自校准方式。
发明内容
本发明提出了一种基于神经网络的自校准系统及方法,用以解决上述技术问题。
在一个方面,本发明提出了一种基于神经网络的自校准系统,包括:
自检单元,包括待校准电路所对应的dummy电路,测量dummy电路的低频测量值M,其中,低频测量值M分别关联于待校准电路的工艺参数Pr和待校准电路的电性能参数P;
可调元件阵列,连接到待校准电路,配置于接收计算单元的控制字TKc调整自身的可调元件值TK,并将调整后的可调元件值TK输入待校准电路以使待校准电路达到满足期望的电性能参数,其中,可调元件值TK关联于电性能参数P;
计算单元连接到自检单元和可调元件阵列,计算单元包括神经网络,神经网络配置于接收低频测量值M和可调元件值TK作为神经网络的输入值,其中,计算单元通过改变控制字TKc调整可调元件值TK的大小;
基于低频测量值M和可调元件值TK,神经网络计算出满足期望的电性能参数所要求的第一控制字;
响应于神经网络计算出的第一控制字,计算单元输出第一控制字至可调元件阵列以调整可调元件值。
通过采用上述技术方案,设置dummy电路用于感知工艺参数的变化,并将之转换为便于后续处理的低频测量值M。与传统片上接入自检单元sensor相比,由于dummy电路不接入原信号链路中,因此具有完全的无入侵性,对原待校准模块无电气上的影响,从而避免了设计时自检单元sensor和待测电路相互影响增加的设计复杂度,dummy电路作为自检单元,其测试成本更低。
在上述方案中,工艺参数Pr的变化会引起低频测量值M的变化,也会引起电性能参数P的变化,工艺参数Pr不易获取,可通过获取检测待校准电路的低频测量值M,利用神经网络预测当前的电性能参数P,由于低频测量值M与工艺参数Pr关联,能够在工艺参数Pr变化后快速获得当前待校准电路的电性能参数P,并通过计算单元的算法自动调整控制字TKc,将待校准电路的电性能参数P调整至期望的电性能参数范围内。
进一步地,神经网络的模型建立过程如下:
接收所述待校准电路的低频测量值M和所述可调元件值TK与所述电性能参数P构成数据集,建立所述电性能参数P与所述低频测量值M和所述可调元件值TK二者之间的映射关系,通过训练得到映射模型Z:P≈Z(M,TK)。
通过低频测量值M和计算单元的控制字对应元件值TK获得电性能参数P。由于自检单元测量读数与工艺参数变化、自检单元测量读数和可调元件阵列值与电性能参数之间的映射关系是基于数据集通过神经网络进行学习得到的,从而解决了由于自检单元读数与电气性能参数难以由数学物理建模得出,从而难以解析描述其中关系的问题。
进一步地,映射模型Z为多层神经网络及对应的BP训练算法,神经网络的层数大于或等于3。
进一步地,可调元件阵列可以由若干个阻抗元件互联而成,阻抗元件所在的支路分别连接有开关,开关的输入端分别连接计算单元的输出端,其中,阻抗元件可以为电容、电阻、场效应管或电感等。
通过采用上述技术方案,计算单元通过调整开关的关断从而控制接入待校准电路的可调元件值TK。
进一步地,待校准电路的电性能参数P为S参数或噪声系数。
进一步地,低频测量值M为包括至少一个自检电路中关联于电性能参数P的电压值或电流值。由于噪声系数与信号源的大小无关,与输入端的阻值有关,可以通过获取输入端的阻抗输入到神经网络中通过函数Z计算获取电性能参数P。
进一步地,待校准电路包括第一场效应管、第二场效应管、第一电感、第二电感、第三电感、信号源和电源,第一电感的输入端连接至信号源,第一电感的输出端连接至第一场效应管的栅极,第一场效应管的源极连接至第二电感后第二电感接地,第一场效应管的漏极连接至第二场效应管的源极,第二场效应管的栅极连接至电源,第二场效应管的漏极连接至第三电感后第三电感接入电源。
进一步地,可调元件阵列包括第一可调元件阵列和第二可调元件阵列,分别连接至第一场效应管的栅极和第二场效应管的漏极。
在本发明的第二方面,提供了一种基于神经网络的用于待校准电路的自校准方法,包括:
分别获取待校准电路所对应的dummy电路的低频测量值M和连接于待校准电路的可调元件阵列的可调元件值TK,其中,低频测量值M分别关联于待校准电路的工艺参数Pr和待校准电路的电性能参数P,可调元件值TK关联于电性能参数P;
将获取到的低频测量值M和可调元件值TK作为计算单元中的神经网络的输入值,其中,计算单元通过改变控制字TKc调整可调元件值TK的大小;
基于低频测量值M和可调元件值TK,计算单元计算出满足期望的电性能参数所要求的第一控制字;
响应于计算单元计算出的第一控制字,计算单元输出第一控制字至连接于待校准电路的可调元件阵列以调整可调元件阵列的可调元件值TK,具体步骤如下:
S1:设定计算单元的控制字TKc为可调范围内的任意值,获取低频测量值M;
S2:利用神经网络根据低频测量值M和可调元件值TK预测待校准电路的电性能参数P;
S3:判断电性能参数P是否位于期望的电性能参数范围内,若是则保存控制字TKc以及输出到可调元件阵列,并结束校准,否则执行步骤S4;
S4:通过所述计算单元的算法自动调整所述计算单元的控制字TKc,返回步骤S2。
进一步地,神经网络的模型建立过程如下:
将获取到的待校准电路的低频测量值M和可调元件值TK二者与电性能参数P构成数据集,建立电性能参数P与低频测量值M和可调元件值TK二者之间的映射关系,通过训练得到映射模型Z:P≈Z(M,TK),其中,映射模型Z为BP训练算法得到的多层神经网络,神经网络的层数大于等于3。
本发明具有如下有益效果:通过设置自检单元、可调元件阵列和计算单元,自检单元测量的低频测量值M,可调元件阵列将可调元件值输入待校准电路,计算单元基于自检单元和可调元件阵列进行校准。本发明提供无入侵的在片自检单元,能够通过训练神经网络来预测待校准电路的电性能参数,计算期望的电性能参数下所对应的计算单元的控制字,通过控制字控制接入到待校准电路的可调元件阵列的可调元件值,使得待校准电路校准至期望的电性能参数范围内从而有效降低模拟、射频等电路的测试成本和复杂度,提高校准效率。
附图说明
包括附图以提供对实施例的进一步理解并且附图被并入本说明书中并且构成本说明书的一部分。附图图示了实施例并且与描述一起用于解释本发明的原理。将容易认识到其它实施例和实施例的很多预期优点,因为通过引用以下详细描述,它们变得被更好地理解。通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:
图1是本申请的一个实施例的基于神经网络的自校准系统的原理框图;
图2是本申请的一个实施例的基于神经网络的自校准系统的电路性能预测原理示意图;
图3是本申请的一个实施例的基于神经网络的自校准系统的待校准电路示意图;
图4是本申请的一个实施例的基于神经网络的自校准系统的自检单元示意图;
图5是本申请的一个实施例的基于神经网络的自校准系统的可调元件阵列示意图;
图6是本申请的一个实施例的基于神经网络的自校准系统的电路示意图;
图7是本申请的一个实施例的基于神经网络的自校准方法示意图;
图8是本申请的一个实施例的基于神经网络的自校准方法的校准流程图。
附图标记:100-待校准电路;200-自检单元;300-可调元件阵列;301-第一可调元件阵列;302-第二可调元件阵列;400-计算单元;Lg-第一电感;Ls-第二电感;Ld-第三电感;VS-信号源;M1-第一场效应管;M2-第二场效应管;RS-内阻;n1/n2/nN-开关;p1/p2/pN-开关。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
在本发明使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本发明。在本发明和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解,尽管在本发明可能采用术语第一、第二、第三等来描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如,在不脱离本发明范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。取决于语境,如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
如图1所示,用于待校准电路100的基于神经网络的自校准系统由待校准电路100、自检单元200、可调元件阵列300及计算单元400构成。其中自检单元200,配置用于获取自身的低频测量值M,其中,低频测量值M分别关联于待校准电路100的工艺参数Pr和待校准电路100的电性能参数P;
自检单元200中的电路具有与待校准电路100相似的工艺参数Pr,低频测量值M与自检单元200的工艺参数Pr关联即与待校准电路100的工艺参数Pr关联,即工艺参数Pr的变化会引起低频测量值M的变化,工艺参数Pr的变化会影响电路的电性能参数P,因此可以根据获取的低频测量M预测电路性能参数P。
可调元件阵列300,连接到待校准电路100,配置于接收计算单元400的控制字TKc调整自身的可调元件值TK,并将调整后的可调元件值TK输入待校准电路100以使待校准电路100达到满足期望的电性能参数,其中,可调元件值关联于电性能参数P;
计算单元400连接到自检单元200和可调元件阵列300,计算单元400包括神经网络,神经网络配置于接收低频测量值M和计算单元400的控制字TKc对应的可调元件值TK作为神经网络的输入值,基于低频测量值M和计算单元的控制字TKc对应的可调元件值TK,神经网络计算出满足期望的电性能参数所要求的第一控制字,响应于神经网络计算出的第一控制字,计算单元400输出第一控制字至可调元件阵列以调整可调元件值TK。
其中,TKc与TK的关系是根据可调元件阵列300来确定的,例如接入并联电容阵列,电容并联,其值累加,TK为接入的电容值,三个开关对应电容大小为1,2,4,受开关控制则TK=1*TKc1+2*TKc2+4*TKc3,如TKc=(0,1,1),则TK=1*0+2*1+4*1=6;由于TK的值是由TKc计算得来的,所以计算单元只写不读TK,TK值的大小计算单元400决定的;计算单元400中包含神经网络和一些算法逻辑,遍历和TK与TKc的转换由计算单元400中的算法逻辑来控制,遍历过程中用神经网络来预测电路性能;
与传统自校准方法相比,本实施例中改变可调元件阵列300的值只在算法中进行,而不是改变硬件开关上的设置。只有在神经网络预测的性能参数满足要求时,对应的可调元件阵列300的值才会输出到待校准电路中,从而在整个校准过程中可调元件值只改变一次。也就是说,整个校准流程把硬件上的遍历变成神经网络的算法上的遍历,遍历时所需的性能参数则由神经网络预测到。由于算法上的遍历比硬件遍历要迅速得多,因此可以极大地缩短校准所需时间。预测意思是可调元件阵列300的TK控制字值还没真正改变,只是通过神经网络模型的算法算出满足期望的电性能参数P所要求的第一可调元件值,然后控制可调元件阵列300的TK控制字值至第一可调元件值。
如图2所示,计算单元400中映射模型Z:P≈Z(M,TK)推导过程流程为2000:
电路性能参数P与电路制造的工艺参数Pr及可调元件阵列接入值TK以函数f的形式相关联:P≈f(Pr,TK);
由于难以直接测量得到工艺参数,需要片上sensor来提供工艺参数的变化情况。从片上sensor获得一个与工艺参数Pr以方程g来关联的低频测量读数M的数据集,有M≈g(Pr);
此处的近似是因为低频测量读数M可能不能反映出所有工艺参数。将上式代入性能参数P的方程中,得到
P≈f(g-1(M),TK)≈z(M,TK);
方程z未知且(其)其数学形式复杂,难以直接推导得出。因此,可以通过电性能参数P与低频测量读数M、可调元件阵列300接入计算单元400的控制字对应元件值TK产生数据集,训练得到一个回归模型来近似替代。实施例中,自检单元200得到的低频测量值M与待校准电路100的电性能参数相比,更容易获得,因此可以有效降低测试成本。同时,电性能参数的预测由神经网络来得到,因此不需要像传统自校准流程那样改一下可调旋钮就在检测单元上读一个数据,可以有效缩短校准时间,从而降低成本。学习映射关系所需的数据集在本实施例中由蒙特卡洛仿真产生。在实际应用中,也可以通过对硅片上电路进行测试后得到数据集来产生。
进一步参考图3,图3示出一具体待校准电路100的电路图,包括第一场效应管M1、第二场效应管M2、第一电感Lg、第二电感Ls、第三电感Ld、信号源Vs和电源,第一电感Lg的输入端连接至信号源Vs,第一电感Lg的输出端连接至第一场效应管M1的栅极,第一场效应管M1的源极连接至第二电感Ls后接地,第一场效应管M1的漏极连接至第二场效应管M2的源极,第二场效应管M2的栅极连接至电源,第二场效应管M2的漏极连接至第三电感Ld后接入电源。该电路一般用作各类无线电接收机的高频或中频前置放大器,是处理射频信号的重要电路。
在优选的实施例中,进一步参考图4,自检单元200为待校准电路对应的dummy电路,dummy电路为除去第一电感Lg和第二电感Ls后的电路。自检单元200为待校准电路100的dummy电路(虚拟电路)为除去电抗元件所余的部分,用于感知工艺参数的变化,并将之转换为便于后续处理的低频测量值M。与传统片上接入自检单元200相比,由于dummy电路(虚拟电路)不接入原信号链路中,因此具有完全的无入侵性,对原待校准模块无电气上的影响,从而避免了设计时自检单元200和待校准电路100相互影响增加的设计复杂度。
其中,神经网络训练时的数据中低频测量值M获取方法可以通过对电路中电位点进行实际测量获得数据,可以是可以反映电性能参数P的某个电位点的电压值,电流值或某个元器件的电阻值等。低频测量值M的个数也是不确定的,如果单个低频测量值M即可充分反映出其中的关系,单个低频测量值M就足够了。
在优选的实施例中,进一步参考图5,可调元件阵列300由若干个电容并联而成,电容所在的支路分别连接有开关,开关的输入端分别连接计算单元400的输出端。其中,开关可以是三级管或MOSFET场效应管。
进一步参考图6,可调元件阵列300包括第一可调元件阵列301和第二可调元件阵列302,分别连接至第一场效应管M1的栅极和第二场效应管M2的漏极。具体为,神经网络通过输入的低频测量值M和计算单元400的控制字对应元件值TK计算出满足期望的电性能参数所要求的第一控制字,计算单元400将第一控制字输送至开关,可以通过控制开关n1/n2/nN的开通和关断控制输入的电容值大小,从而改变第一场效应管M1的栅极输入的内阻Rs的大小;可以通过控制开关p1/p2/pN的开通和关断控制接入的电容值大小,从而改变第二场效应管M2的漏极的输出阻抗的大小,使得待校准电路100的电性能参数P达到满足期望的第一可调元件值。
进一步参考图7,基于神经网络的用于待校准电路100的自检测自校准方法包括:
步骤501:获取待校准电路100所对应的dummy电路的低频测量值M,其中,低频测量值M分别关联于待校准电路的工艺参数Pr和待校准电路100的电性能参数P;
步骤502:将获取到的低频测量值M和可调元件值TK作为计算单元400中的神经网络的输入值,其中,计算单元400通过改变控制字TKc调整可调元件值TK的大小;
步骤503:基于低频测量值M和可调元件值TK,计算单元计算出满足期望的电性能参数所要求的第一控制字;
步骤504:响应于计算单元计算出的第一控制字,计算单元400输出第一控制字至连接于待校准电路100的可调元件阵列以调整可调元件阵列300的可调元件值TK,具体步骤如图8。
进一步参考图8,为神经网络算法流程图,具体步骤:
S601:设定计算单元400的控制字TKc为可调范围内的任意值,获取低频测量值M;
S602:利用神经网络根据低频测量值M和可调元件值TK预测待校准电路100的电性能参数P;
S603:判断电性能参数P是否位于期望的电性能参数范围内,若是,则执行步骤S605:保存控制字TKc以及输出到可调元件阵列300,并结束校准,否则执行步骤S604;
S604:通过计算单元400的算法自动调整计算单元400的控制字TKc,返回步骤S602。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解,本申请中所涉及的发明范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离上述发明构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (9)
1.一种基于神经网络的自校准系统,其特征在于,包括:
自检单元,包括待校准电路所对应的dummy电路,测量所述dummy电路的低频测量值M,其中,所述低频测量值M分别关联于所述待校准电路的工艺参数Pr和所述待校准电路的电性能参数P,其中,所述待校准电路包括第一场效应管和第二场效应管;
可调元件阵列,所述可调元件阵列包括第一可调元件阵列和第二可调元件阵列,所述第一可调元件阵列和所述第二可调元件阵列均由若干个阻抗元件互联而成,所述第一可调元件阵列和所述第二可调元件阵列分别连接至所述第二场效应管的漏极和所述第一场效应管的栅极,所述可调元件阵列配置于接收计算单元的控制字TKc调整自身的可调元件值TK,并将调整后的所述可调元件值TK输入所述待校准电路以使所述待校准电路达到满足期望的电性能参数,其中,所述可调元件值TK关联于所述电性能参数P;
所述计算单元连接到所述自检单元和所述可调元件阵列,所述计算单元包括神经网络,所述神经网络配置于接收所述低频测量值M和可调元件值TK作为所述神经网络的输入值,其中,所述计算单元通过改变所述控制字TKc调整所述可调元件阵列的可调元件值TK的大小;
基于所述低频测量值M和所述可调元件值TK,所述计算单元计算出所述满足期望的电性能参数所要求的第一控制字;
响应于所述神经网络计算出的所述第一控制字,所述计算单元输出所述第一控制字至所述可调元件阵列以调整所述可调元件值。
2.根据权利要求1所述的基于神经网络的自校准系统,其特征在于,所述神经网络的模型建立过程如下:
接收所述待校准电路的低频测量值M和可调元件值TK与所述电性能参数P构成数据集,建立所述电性能参数P与所述低频测量值M和所述可调元件值TK二者之间的映射关系,通过训练得到映射模型Z:P≈Z(M,TK)。
3.根据权利要求2所述的基于神经网络的自校准系统,其特征在于,所述映射模型Z为BP训练算法得到的多层神经网络,所述神经网络的层数大于等于3。
4.根据权利要求1所述的基于神经网络的自校准系统,其特征在于,所述阻抗元件所在的支路分别连接有开关,所述开关的输入端分别连接所述计算单元的输出端,其中,所述阻抗元件可以为场效应管、电容、电阻或电感。
5.根据权利要求4所述的基于神经网络的自校准系统,其特征在于,所述待校准电路的电性能参数P为S参数或噪声系数。
6.根据权利要求1所述的基于神经网络的自校准系统,其特征在于,所述低频测量值M为包括至少一个所述待校准电路中关联于所述电性能参数P的电压值或电流值。
7.根据权利要求1所述的基于神经网络的自校准系统,其特征在于,所述待校准电路还包括第一电感、第二电感、第三电感、信号源和电源,所述第一电感的输入端连接至所述信号源,所述第一电感的输出端连接至所述第一场效应管的栅极,所述第一场效应管的源极连接至所述第二电感,进而所述第二电感接地,所述第一场效应管的漏极连接至所述第二场效应管的源极,所述第二场效应管的栅极连接至所述电源,所述第二场效应管的漏极连接至所述第三电感,进而所述第三电感接入所述电源。
8.一种基于神经网络的用于待校准电路的自校准方法,其特征在于,包括:
分别获取待校准电路所对应的dummy电路的低频测量值M和连接于所述待校准电路的可调元件阵列的可调元件值TK,其中,所述低频测量值M分别关联于所述待校准电路的工艺参数Pr和所述待校准电路的电性能参数P,所述可调元件值TK关联于所述电性能参数P;
其中,所述待校准电路包括第一场效应管M1和第二场效应管M2,所述可调元件阵列包括第一可调元件阵列和第二可调元件阵列,所述第一可调元件阵列和所述第二可调元件阵列均由若干个阻抗元件互联而成,所述第一可调元件阵列和所述第二可调元件阵列分别连接至所述第二场效应管的漏极和所述第一场效应管的栅极;
将获取到的所述低频测量值M和所述可调元件值TK作为计算单元中的神经网络的输入值,其中,所述计算单元通过改变控制字TKc调整所述可调元件值TK的大小;
基于所述低频测量值M和所述可调元件值TK,所述神经网络计算出满足期望的电性能参数所要求的第一控制字;
响应于所述神经网络计算出的第一控制字,所述计算单元输出所述第一控制字至连接于所述待校准电路的可调元件阵列以调整所述可调元件阵列的可调元件值TK,具体步骤如下:
S1:设定所述计算单元的控制字TKc为可调范围内的任意值,获取所述低频测量值M;
S2:利用神经网络根据所述低频测量值M和所述计算单元根据所述控制字TKc计算出的可调元件值TK预测所述待校准电路的电性能参数P;
S3:判断所述电性能参数P是否位于期望的电性能参数范围内,若是则保存控制字TKc以及输出到所述可调元件阵列,并结束校准,否则执行步骤S4;
S4:通过所述计算单元的算法自动调整所述计算单元的控制字TKc,返回步骤S2。
9.根据权利要求8所述的基于神经网络的用于待校准电路的自校准方法,其特征在于,所述神经网络的模型建立过程如下:
将获取到的待校准电路的低频测量值M和所述计算单元计算出的可调元件值TK二者与电性能参数P构成数据集,建立所述电性能参数P与所述低频测量值M和所述计算单元计算出的可调元件值TK二者之间的映射关系,通过训练得到映射模型Z:P≈Z(M,TK),其中,所述映射模型Z为BP训练算法得到的多层神经网络,所述神经网络的层数大于等于3。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110436697.7A CN113391188B (zh) | 2021-04-22 | 2021-04-22 | 一种基于神经网络的自校准系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110436697.7A CN113391188B (zh) | 2021-04-22 | 2021-04-22 | 一种基于神经网络的自校准系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113391188A CN113391188A (zh) | 2021-09-14 |
CN113391188B true CN113391188B (zh) | 2022-04-22 |
Family
ID=77616696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110436697.7A Active CN113391188B (zh) | 2021-04-22 | 2021-04-22 | 一种基于神经网络的自校准系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113391188B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113687995B (zh) * | 2021-10-27 | 2022-01-04 | 成都嘉纳海威科技有限责任公司 | 一种基于神经网络的芯片筛测方法 |
CN114626474A (zh) * | 2022-03-21 | 2022-06-14 | 厦门大学 | 一种基于概率神经网络的车辆电源状态检测方法及系统 |
CN115358178B (zh) * | 2022-08-11 | 2023-04-07 | 山东大学 | 一种基于融合神经网络的电路良率分析方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105138741A (zh) * | 2015-08-03 | 2015-12-09 | 重庆大学 | 基于神经网络的igbt模型参数校准系统及方法 |
CN107063509A (zh) * | 2017-04-26 | 2017-08-18 | 深圳市相位科技有限公司 | 一种基于神经网络的热敏温度计校准方法 |
CN107192939A (zh) * | 2017-06-08 | 2017-09-22 | 京东方科技集团股份有限公司 | 一种电路的工作状态的检测方法及检测系统 |
CN110954809A (zh) * | 2019-09-30 | 2020-04-03 | 杭州电子科技大学 | 一种用于大信号测试的矢量校准快速修正方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6068624A (ja) * | 1983-09-26 | 1985-04-19 | Toshiba Corp | Lsiの自己検査装置 |
TW557527B (en) * | 2001-03-26 | 2003-10-11 | Schlumberger Technologies Inc | Method and apparatus for calibration of integrated circuit tester timing |
US10522226B2 (en) * | 2018-05-01 | 2019-12-31 | Silicon Storage Technology, Inc. | Method and apparatus for high voltage generation for analog neural memory in deep learning artificial neural network |
-
2021
- 2021-04-22 CN CN202110436697.7A patent/CN113391188B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105138741A (zh) * | 2015-08-03 | 2015-12-09 | 重庆大学 | 基于神经网络的igbt模型参数校准系统及方法 |
CN107063509A (zh) * | 2017-04-26 | 2017-08-18 | 深圳市相位科技有限公司 | 一种基于神经网络的热敏温度计校准方法 |
CN107192939A (zh) * | 2017-06-08 | 2017-09-22 | 京东方科技集团股份有限公司 | 一种电路的工作状态的检测方法及检测系统 |
CN110954809A (zh) * | 2019-09-30 | 2020-04-03 | 杭州电子科技大学 | 一种用于大信号测试的矢量校准快速修正方法 |
Non-Patent Citations (1)
Title |
---|
基于虚拟仪器的调试仪自校正方法研究;陈恺 等;《微型电脑应用》;20090630;第25卷(第6期);35-37 * |
Also Published As
Publication number | Publication date |
---|---|
CN113391188A (zh) | 2021-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113391188B (zh) | 一种基于神经网络的自校准系统及方法 | |
CA2965538C (en) | Systems and methods of measuring and determining noise parameters | |
CN105184026B (zh) | 一种mos可变电容的仿真模型建立方法和仿真方法 | |
US8286120B2 (en) | Non-invasive leakage power device characterization of integrated circuits using device grouping and compressive sensing | |
CN102682850B (zh) | 获得nvm位元的i-v曲线的数字方法 | |
US20110055781A1 (en) | Non-invasive timing characterization of integrated circuits using sensitizable signal paths and sparse equations | |
Barragan et al. | A procedure for alternate test feature design and selection | |
KR20090053902A (ko) | 구성가능한 링 발진기를 사용하여 회로 시뮬레이터 파라미터 추출 | |
Liu et al. | Statistical test development for analog circuits under high process variations | |
Volanis et al. | On-die learning-based self-calibration of analog/RF ICs | |
KR100859475B1 (ko) | 파라미터의 직접 추출법으로 가변 커패시터를 모델링하는방법 | |
CN105842604B (zh) | 集成电路后端工艺波动检测电路以及检测方法 | |
US20070132473A1 (en) | Methods and apparatus for inline variability measurement of integrated circuit components | |
Drego et al. | A test-structure to efficiently study threshold-voltage variation in large MOSFET arrays | |
CN108107392B (zh) | 多线trl校准方法及终端设备 | |
US20130285679A1 (en) | On-Chip Resistor Calibration in Semiconductor Devices | |
Plouchart et al. | Adaptive circuit design methodology and test applied to millimeter-wave circuits | |
CN108038322A (zh) | 一种spice集中模型的建模方法及系统 | |
US11215664B1 (en) | Non-invasive on-chip power measurement technique | |
Radhakrishnan et al. | A parametric DFT scheme for STT-MRAMs | |
Liaperdos et al. | A test and calibration strategy for adjustable RF circuits | |
CN113988304A (zh) | 磁通串扰的标定方法、装置、计算机设备和存储介质 | |
CN114676570A (zh) | 一种仿真模型确定方法、芯片分类方法和相关设备 | |
CN114282480A (zh) | 一种基于二端口网络的去嵌方法、装置、设备及介质 | |
Andraud et al. | On the use of bayesian networks for resource-efficient self-calibration of analog/RF ICs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |