KR100859475B1 - 파라미터의 직접 추출법으로 가변 커패시터를 모델링하는방법 - Google Patents

Abstract

본 발명은 MOS 구조의 가변 커패시터를 모델링하는 방법에 관한 것으로서, 측정 장비에서 측정하여 얻은 s-파라미터를 y-파라미터와 z-파라미터로 변환한 후 발명자가 고안한 수학식을 통해 모델링에 필요한 파라미터 변수값을 직접 추출한다. 가변 커패시터에 대한 기존의 모델링 방법에서는 임피던스의 실수 성분이 일정한 값을 가지는 것으로 모델링하였으나, 소자의 측정 결과로부터 실수 성분이 일정한 값이 아닌 주파수에 따라 변하는 값임을 알았다. 이런 값을 모델링하기 위하여 본 발명자는 직접 추출법을 이용한다. 본 발명에 따르면 가변 커패시터의 파라미터가 주파수에 따라 변하는 것을 반영할 수 있는 모델링이 가능하므로, 수동 소자의 좀 더 정확한 RF 모델링을 할 수 있고, 파라미터의 직접 추출법을 통해 가변 커패시터의 정확한 모델링이 가능하므로, 고가의 CAD 툴을 사용하지 않고서도 물리적인 의미가 있는 가변 커패시터의 파라미터를 추출할 수 있고 파라미터 변수값을 최적화하는 데에 드는 시간을 줄일 수 있으며, 계산 시간이 빠르고 최적화를 할 때 발생하는 초기 조건 의존성이 없고, 시험용 패턴이 필요 없다.

가변 커패시터, 모델링, 직접 추출법

Description

파라미터의 직접 추출법으로 가변 커패시터를 모델링하는 방법{Method for Modeling Varactor by Direct Extraction of Parameters}

도 1은 본 발명이 적용되는 가변 커패시터의 단면도.

도 2는 본 발명이 적용되는 가변 커패시터의 등가 회로도.

도 3a는 본 발명의 파라미터 직접 추출법을 통해 얻은 포트 1 게이트 임피던스 Z_A의 실수 성분 Re(Z_A)를 보여주는 도면.

도 3b는 본 발명의 파라미터 직접 추출법을 통해 얻은 포트 1 게이트 임피던스 Z_A의 허수 성분 Im(Z_A)를 보여주는 도면.

도 4a는 본 발명의 파라미터 직접 추출법을 통해 얻은 포트 1 게이트 임피던스 Z_A에 대한 -1/Im(Z_A)를 보여주는 도면.

도 4b는 본 발명의 파라미터 직접 추출법을 통해 얻은 포트 1 게이트 임피던스 Z_A에 대한 -1/Im(Z_A)/ω를 보여주는 도면.

도 5a와 도 5b는 본 발명의 파라미터 직접 추출법을 통해 L_gate를 얻기 위한 해당 변수를 보여주는 도면.

도 6은 본 발명에 따른 직접 추출법으로 얻은 s-파라미터와 측정 장비로부 터 측정하여 얻은 s-파라미터를 대비한 s-파라미터 플롯을 보여주는 도면.

본 발명은 가변 커패시터의 모델링 방법에 관한 것으로서, 좀 더 구체적으로는 가변 커패시터의 파라미터가 주파수에 따라 변하는 것을 설명할 수 있도록 파라미터의 직접 추출법에 의한 가변 커패시터의 RF 모델링 방법에 관한 것이다.

반도체 집적회로(IC) 소자를 제조하려면 매우 복잡한 공정을 거쳐야 하고 많은 비용이 든다. 그래서 IC 소자를 실제로 제조하기 전에 IC 소자가 설계한대로 동작하는지를 검증하는 시뮬레이션 단계를 거치는 것이 보통이다. 회로의 동작 시뮬레이션을 위해 가장 대표적으로 사용되는 프로그램이 바로 SPICE (Simulation Program with Integrated Circuit Emphasis)이다. SPICE는 회로 설계에 포함되어 있는 여러 소자들의 동작을 수학적으로 정의하는 수식을 사용하여 회로 모델을 시뮬레이션(simulation)하여 그 결과를 검증 정보로 제공한다. 회로의 시뮬레이션을 위해서는 각종 소자들을 모델링하여야 하는데, 가장 널리 사용되고 있는 것이 BSIM (Berkeley Short-Channel IGFET (Insulated-Gate Field Effect Transistor)) 모델이다.

가변 커패시터(버랙터, varactor)는 반도체 집적회로 소자에서 MOS 구조로 구현되는데, MOS 구조의 가변 커패시터는 pn 접합형 가변 커패시터에 비해 Q 지수가 높고 작은 면적을 차지한다는 장점이 있다. MOS 구조의 가변 커패시터는 전압 제어 발진기(VCO: Voltage Controlled Oscillator)의 LC 탱크(tank)로 사용되어 서로 다른 VCO 발진 주파수를 생성할 수도 있고, 아날로그 필터, 스위치 커패시터 회로, 데이터 변환기, RF 회로 등 다양한 분야에 적용되는 중요한 RF 수동소자 중 하나이다. MOS 구조로 된 가변 커패시터의 특성은 동작 주파수와 소자의 물리적인 구조(geometry), 바이어스 조건에 따라 변하기 때문에 RF 모델링이 중요하다.

그런데 종래 가변 커패시터의 모델링에서는 임피던스의 실수 성분이 R, L, C가 직렬로 연결되어 결정되므로 주파수에 따라 변하지 않는 값을 갖게 된다. 그러나 실제로 측정한 임피던스의 측정값은 실수 성분이 주파수에 따라 변하는데, 이것은 기존의 모델링 방법으로는 설명할 수 없다는 문제점이 있고, 따라서 정확한 소자 모델링이 어렵기 때문에 회로의 동작 예측이 정확하지 않다는 단점이 있다.

또한, 가변 커패시터의 모델링을 위해 CAD 툴을 사용하여 최적화하면 시간이 많이 걸리고 비용이 든다는 단점이 있다.

본 발명의 목적은 가변 커패시터의 정확한 RF 모델링 방법을 제공하는 것이다.

본 발명의 다른 목적은 가변 커패시터에서 파라미터가 주파수에 따라 변하는 것을 설명할 수 있는 새로운 RF 모델링 방법을 제공하는 것이다.

본 발명의 또 다른 목적은 고가의 CAD 툴을 사용하지 않고서도 물리적인 의미가 있는 가변 커패시터의 파라미터를 추출할 수 있고 파라미터 변수값을 최적화하는 데에 드는 시간을 줄이는 것이다.

본 발명에 따른 가변 커패시터의 모델링 방법은 측정 장비에서 측정하여 얻은 s-파라미터를 y-파라미터와 z-파라미터로 변환한 후 아래에서 설명하는 수학식 2 내지 10을 통해 모델링에 필요한 파라미터 변수값을 직접 추출한다. 가변 커패시터에 대한 기존의 모델링 방법에서는 임피던스의 실수 성분이 일정한 값을 가지는 것으로 모델링하였으나, 소자의 측정 결과로부터 실수 성분이 일정한 값이 아닌 주파수에 따라 변하는 값임을 알았다. 이런 값을 모델링하기 위하여 본 발명자는 직접 추출법을 이용함으로써 계산 시간이 빠르고 최적화를 할 때 발생하는 초기 조건 의존성이 없고, 시험용 패턴이 필요없다는 장점이 있다.

구현예

이하 도면을 참조로 본 발명의 구체적인 구현예에 대해 설명한다.

도 1은 본 발명이 적용되는 가변 커패시터의 단면도이고, 도 2는 가변 커패시터의 등가 회로도이다.

가변 커패시터(10)는 반도체 기판(12)에 게이트 절연막(22) 위에 형성된 게이트(24), 측벽 스페이서(25, side wall spacer), n+ 영역의 소스(26)와 드레인(28)을 포함하는 MOS 커패시터(20) 여러 개가 연결된 구조(이를 브랜치(branch)라 함)로 되어 있다. P형 기판은 p+ 영역(14)을 통해 접지와 연결되어 있고, MOS 커패시터의 게이트(24)는 포트 1(port 1)인 공통 게이트 단자(Gate)에 연결되며, 소스/드레인(26, 28)은 포트 2인 벌크 단자(Bulk)에 전기적으로 연결되어 있다. 이러한 2-포트 네트워크 구조로 된 MOS 가변 커패시터(10)에서 벌크 단자는 P형 기판(12)을 통해 접지와 연결되어 있다.

도 2의 등가 회로도에서 L_gate는 포트 1 비아(via)와 게이트의 전체 인덕턴스, R_gate는 포트 1과 게이트의 단위 셀 비아/콘택의 저항, C_par은 가변 커패시터의 기생 커패시턴스(parasitic capacitance), C_gate는 MOS형 가변 커패시턴스의 가변 용량, R_sd는 포트 2와 벌크의 단위 셀 비아/콘택의 저항, L_sd는 포트 2 비아와 벌크의 전체 인덕턴스, D_nwpsub는 N-웰과 P형 기판 사이에 존재하는 다이오드, R_sub는 P형 기판의 저항, C_sub는 P형 기판의 커패시턴스이다.

한편, C_gate는 아래의 수학식 1로 표현할 수 있는데, 여기서 C_gmin은 가장 큰 역방향 바이어스일 때의 커패시턴스, dC_g는 용량 계수, V_g는 C_gate 양단의 전위차, dV_g와 V_gnorm은 전압 계수이다.

C_gate = {C_gmin + dC_g × [ 1 + tanh [(V_g - dV_g)/V_gnorm]]

본 발명자는 다음과 같은 사실을 발견하고 이에 기초한 파라미터 직접 추출법을 이용한 새로운 가변 커패시터 모델링 방법을 고안하였다.

(1) 기판에 의한 손실이 크기 때문에 Q 지수를 크게 하기 위해 기판에 대한 모델링을 정확히 해야 하는 인덕터(inductor)와는 달리, 가변 커패시터는 Q 지수가 충분히 크고, 기판의 특성이 가변 커패시터의 특성에 미치는 영향이 상대적으로 작다.

(2) 도 2의 등가 회로도로 표현한 가변 커패시터에서 Rgate는 게이트 바이어스에 무관한 폴리실리콘에 의한 저항 성분이다.

(3) L_gate는 게이트 연결에 의한 인덕턴스의 값을 가진다.

(4) C_ox는 게이트 절연막(산화막)에 의한 정전용량이다.

(5) C_gate는 공핍층에 의해 만들어진 정전용량으로서, 공핍 상태에서는 값이 매우 작지만, 전압이 증가하여 축적 상태가 되면 값이 커진다.

(6) R_sd는 소스로부터 공핍층에 이르는 채널 저항으로 표현된다.

(7) 도 2의 등가 회로도에서 포트 1 게이트 임피던스 Z_A와 포트 2 벌크 임피던스 Z_B의 실수 성분은 주파수 의존성이 높다.

측정된 s-파라미터에서 포트 1 임피던스 Z_A, 포트 2 임피던스 Z_B, 기판 임피던스 Z_C를 얻기 위해 s-파라미터로부터 y-파라미터 및 z-파라미터로 변환한 후 본 발명자가 고안한 아래의 수학식 2 내지 수학식 8을 이용하면 고가의 CAD 툴을 별도로 사용하지 않고도 R_gate, C_var, L_gate, R_sd, L_sd 값을 직접 추출할 수 있다. 여기서 파라미터 C_var은 도 2에 나타낸 것처럼, Cgate와 Cpar로 구성되어 있다. 가변 커패시터의 기생 커패시터 Cpar은 게이트 누설 전류와 관련이 있는데, 이 값이 무시할 수 있을 정도로 작은 경우 Cvar은 Cgate와 같다.

위 수학식 2~8에서 Z₁₁, Z₁₂, Z₂₁, Z₂₂는 벡터 네트워크 분석기와 같은 장비로부터 측정하여 얻은 s-파라미터로부터 변환하여 구한 값이고, ω는 상수이며, C_j는 n+ 영역과 P형 기판 사이의 접합 커패시턴스이다.

위 수학식 2~8을 이용하여 직접 추출한 파라미터 중 R_gate는 도 3a와 도 3b에 나타내었고, C_var은 도 4a와 도 4b, L_gate는 도 5a와 도 5b에 각각 나타내었다.

기판 임피던스 Zc의 실수 성분과 허수 성분은 아래 수학식 9, 10과 같다.

위 수학식 10의 낮은 주파수 영역에서 R_sub를 구할 수 있으며, 이를 통해 수학식 11을 이용하면 C_sub를 구할 수 있다.

0.13㎛ CMOS 공정으로 도 1에 나타낸 가변 커패시터를 제작하였는데, 직렬 기생 저항을 줄이기 위하여 콤(comb) 구조의 레이아웃을 하였다. 제작한 가변 커패시터에서 금속 선폭은 2.5㎛이, 길이는 2㎛이며, 브랜치(branch)는 하나이고, N_f는 32이다. 이렇게 제작하여 웨이퍼 상태에 있는 가변 커패시터를 E8361A 벡터 네 트워크 분석기 및 캐스캐이드 RF 프로브를 이용하여 s-파라미터를 100㎒부터 10.1㎓까지 측정하였다. 웨이퍼 상태에서는 기생 성분이 포함되기 때문에, 이에 대한 보정 작업으로 2 단계 디임베딩(de-embedding)을 하였다.

이렇게 제작한 가변 커패시터에 대해 측정한 s-파라미터와 앞의 수학식 2 내지 11을 통해 직접 추출한 파라미터를 비교한 결과는 도 6에 나타내었다.

도 6에서 왼쪽의 4개 파라미터 S(4,4), S(4,3), S(3,3), S(3,1)은 본 발명자가 제시한 수학식을 통해 직접 추출한 파라미터이고, 그 다음 4개의 파라미터 S(2,2), S(2,1), S(1,2), S(1,1)은 앞에서 설명한 조건으로 장비에서 측정한 값이다.

도 6의 s-파라미터 플롯(plot)에서 보는 것처럼 본 발명에 따라 직접 추출한 파라미터와 측정 파라미터가 100% 일치하는 것을 알 수 있다.

지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.

본 발명에 따르면 가변 커패시터의 파라미터가 주파수에 따라 변하는 것을 반영할 수 있는 모델링이 가능하므로, 수동 소자의 좀 더 정확한 RF 모델링을 할 수 있다.

또한, 본 발명에 따르면 파라미터의 직접 추출법을 통해 가변 커패시터의 정확한 모델링이 가능하므로, 고가의 CAD 툴을 사용하지 않고서도 물리적인 의미가 있는 가변 커패시터의 파라미터를 추출할 수 있고 파라미터 변수값을 최적화하는 데에 드는 시간을 줄일 수 있다.

또한, 본 발명에서는 파라미터의 직접 추출법을 이용하기 때문에, 계산 시간이 빠르고 최적화를 할 때 발생하는 초기 조건 의존성이 없고, 시험용 패턴이 필요 없다는 장점이 있다.

Claims (5)

1. 제1 포트에 연결된 게이트 및 제2 포트에 연결된 소스와 드레인을 포함하는 커패시터에 대한 모델링 방법에 있어서,

   벡터 네트워크 분석기 및 캐스캐이드 RF 프로브를 이용하여 측정 주파수를 가변하면서 상기 제1 포트 및 상기 제2 포트에 대한 s-파라미터를 측정하는 단계;

   상기 측정된 s-파라미터를 이용하여 상기 제1 포트 및 상기 제2 포트에 대한 임피던스 파라미터(Z-parameter)를 산출하는 단계;

   상기 산출된 임피던스 파라미터를 이용하여 상기 포트 1과 상기 게이트의 단위 셀 비아/콘택 저항을 의미하는 파라미터 R_gate를

   

   에 의하여 직접 산출하는 단계; 및

   상기 직접 산출된 R_gate를 이용하여 상기 커패시터를 모델링하는 단계를 포함하는 것을 특징으로 하는 가변 커패시터 모델링 방법.
2. 제1항에 있어서, 상기 가변 커패시터 모델링 방법은,

   상기 산출된 임피던스 파라미터를 이용하여, 상기 포트 1의 비아와 상기 게이트의 전체 인덕턴스인 L_gate 및 가변 커패시터의 기생 커패시턴스인 C_var를

   

   ,

   

   ,및

   

   에 의하여 직접 산출하는 단계를 더 포함하며,

   상기 커패시터를 모델링하는 단계는,

   상기 직접 산출된 R_gate, L_gate , 및 C_var를 이용하여 상기 커패시터를 모델링하는 것을 특징으로 하는 가변 커패시터 모델링 방법.
3. 제2항에서, 상기 가변 커패시터 모델링 방법은,

   상기 산출된 임피던스 파라미터를 이용하여 상기 포트 2와 벌크의 단위 셀 비아/콘택의 저항인 R_sd, 및 상기 포트 2의 비아와 벌크의 전체 인덕턴스인 L_sd를

   

   ,및

   

   에 의하여 직접 산출하는 단계를 더 포함하며,

   상기 커패시터를 모델링하는 단계는,

   상기 직접 산출된 R_gate, L_gate , C_var, R_sd, 및 L_sd를 이용하여 상기 커패시터를 모델링하는 것을 특징으로 하는 가변 커패시터 모델링 방법.
4. 제3항에 있어서, 상기 가변 커패시터 모델링 방법은,

   상기 산출된 임피던스 파라미터를 이용하여 P형 기판의 저항인 R_sub 및 P형 기판의 커패시턴스인 C_sub를

   

   및

   

   에 의하여 직접 산출하는 단계를 더 포함하며,

   상기 커패시터를 모델링하는 단계는,

   상기 직접 산출된 R_gate, L_gate , C_var, R_sd, L_sd, R_sub , 및 C_sub를 이용하여 상기 커패시터를 모델링하는 것을 특징으로 하는 가변 커패시터 모델링 방법.
5. 삭제

Images