CN113723037A - 用于射频mos器件建模的测试系统和射频mos器件的建模方法 - Google Patents
用于射频mos器件建模的测试系统和射频mos器件的建模方法 Download PDFInfo
- Publication number
- CN113723037A CN113723037A CN202111040191.0A CN202111040191A CN113723037A CN 113723037 A CN113723037 A CN 113723037A CN 202111040191 A CN202111040191 A CN 202111040191A CN 113723037 A CN113723037 A CN 113723037A
- Authority
- CN
- China
- Prior art keywords
- substrate
- parasitic
- test structure
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 306
- 238000000034 method Methods 0.000 title claims abstract description 46
- 230000003071 parasitic effect Effects 0.000 claims abstract description 298
- 239000000758 substrate Substances 0.000 claims description 179
- 238000000605 extraction Methods 0.000 claims description 28
- 239000008186 active pharmaceutical agent Substances 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 9
- 238000004088 simulation Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 10
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 101100117775 Arabidopsis thaliana DUT gene Proteins 0.000 description 2
- 101150091805 DUT1 gene Proteins 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明提供一种用于射频MOS器件建模的测试系统和射频MOS器件的建模方法。该测试系统中,从测试结构采用与主测试结构不同的电极设置,其中第二MOS器件的源极和漏极分别连接两个测试端口,而栅极单独接出以便于设置相应的偏压,如此从测试结构的S参数可以表征主测试结构忽略的寄生电容,有助于提高模型的准确度。所述建模方法中,利用上述测试系统的测试结果设置模型电路中每个寄生元件的初始值,并利用从测试结构的测试结果对至少部分寄生元件的初始值进行修正,最后得到各个寄生元件的寄生参数值。所述建模方法构建的模型电路中寄生元件较为全面,且该建模方法可以实现对各个寄生元件的寄生参数值的设置,相对于现有技术建模准确度高。
Description
技术领域
本发明涉及MOS器件测试及建模技术领域,特别涉及一种用于射频MOS器件建模的测试系统和射频MOS器件的建模方法。
背景技术
随着CMOS(Complementary Metal-Oxide-Semiconductor)技术的不断进步,晶体管的特征尺寸不断缩小,MOS(Metal-Oxide-Semiconductor)器件的特征频率(ft)及最大振荡频率(fmax)不断提高,射频MOS器件已经开始应用于毫米波及太赫兹频段等高频领域。获得准确的射频MOS器件模型是在高频领域进行产品开发的前提条件。
随着工作频率的增加,射频MOS器件寄生元素的分布式效应越来越显著,现有的射频MOS器件模型对寄生元素的建模在毫米波等高频领域不够准确。目前射频MOS器件建模采用的测试系统有多种不同方案,其中,典型的测试系统采用二端口结构连接测试,即将射频MOS器件的栅极(Gate)与漏极(Drain)作为二端口结构的两个测试端,源极(Source)与衬底(Bulk)短接且接地。该二端口结构连接的方法可以有效抽取器件模型的参数,但由于源极与衬底短接,使源极与衬底之间的寄生电容被忽略,栅极与衬底以及漏极与衬底之间的寄生电容也无法准确表征,这影响了射频MOS器件模型中其它寄生电容和寄生电阻的数值准确性。而且,随着应用的频率增加,这种影响越来越明显,因此进一步优化射频MOS器件的测试系统,提高射频MOS器件的模型准确度尤为必要。
发明内容
本发明提供一种用于射频MOS器件的测试系统和射频MOS器件的建模方法,可以提高射频MOS器件模型的准确度。
为了实现上述目的,本发明提供一种用于射频MOS器件建模的测试系统。所述测试系统包括主测试结构和从测试结构,所述主测试结构和从测试结构均采用二端口测试连接;其中,所述主测试结构包括第一MOS器件,所述第一MOS器件的栅极和漏极分别连接所述主测试结构的两个测试端口,所述第一MOS器件的源极和衬底短接且接地;所述从测试结构包括第二MOS器件,所述第二MOS器件的源极和漏极分别连接所述从测试结构的两个测试端口,所述第二MOS器件的栅极单独接出以便于设置相应的偏压,所述第二MOS器件的衬底接地。
可选的,所述测试系统还包括与所述主测试结构对应的第一去嵌结构和与所述从测试结构对应的第二去嵌结构。
可选的,所述第一去嵌结构和所述第二去嵌结构均包括开路测试子结构和短路测试子结构。
本发明的另一方面提供一种射频MOS器件的建模方法,所述建模方法包括:
提供上述的测试系统,并构建模型电路,所述模型电路包括本征MOS器件和多个寄生元件,所述本征MOS器件具有源极、漏极、栅极和衬底四个电极,所述多个寄生元件包括所述栅极和所述衬底之间形成的栅衬寄生电容Cgb、所述源极和所述衬底之间形成的源衬寄生电容Csb和所述漏极和所述衬底之间形成的漏衬寄生电容Cdb;
分别利用所述主测试结构和所述从测试结构进行测试并作去嵌处理,以获得所述主测试结构对应的去嵌后的S参数和电流电压数据,以及所述从测试结构对应的去嵌后的S参数;
设置每个所述寄生元件的初始值;
利用所述从测试结构对应的去嵌后的S参数对所述多个寄生元件中至少部分的初始值进行修正;以及
设置所述多个寄生元件对应的多个寄生参数值。
可选的,所述测试系统还包括与所述主测试结构对应的第一去嵌结构以及与所述从测试结构对应的第二去嵌结构;
其中,分别利用所述主测试结构和所述从测试结构进行测试并作去嵌处理的步骤具体包括:分别对所述主测试结构、所述从测试结构、所述第一去嵌结构和所述第二去嵌结构进行S参数测试并获得各自对应的S参数;基于所述第一去嵌结构的S参数对所述主测试结构的S参数进行处理,获得所述主测试结构去嵌后的S参数;基于所述第二去嵌结构的S参数对所述从测试结构的S参数进行处理,获得所述从测试结构去嵌后的S参数。
可选的,设置每个所述寄生元件的初始值的方法包括:
基于要建模的射频MOS器件的版图,分别构建所述栅衬寄生电容Cgb、所述源衬寄生电容Csb和所述漏衬寄生电容Cdb的抽取版图结构;以及
利用后道寄生抽取工具,分别基于对应的所述抽取版图结构抽取获得所述栅衬寄生电容Cgb、所述源衬寄生电容Csb和所述漏衬寄生电容Cdb的初始值。
可选的,构建所述栅衬寄生电容Cgb、所述源衬寄生电容Csb、所述漏衬寄生电容Cdb的抽取版图结构的方法包括:
仅保留所述射频MOS器件的版图中栅极的连接通路及衬底的连接通路,得到所述栅衬寄生电容Cgb的抽取版图结构,并且,仅保留所述射频MOS器件的版图中源极的连接通路及衬底的连接通路,得到所述源衬寄生电容Csb的抽取版图结构,另外,仅保留所述射频MOS器件的版图中漏极的连接通路及衬底的连接通路,得到所述漏衬寄生电容Cdb的抽取版图结构。
可选的,所述多个寄生元件还包括漏衬寄生电阻Rdb、源衬寄生电阻Rsb、衬底端寄生电阻Rb、漏极端寄生电阻Rd、源极端寄生电阻Rs、栅极端寄生电阻Rg、栅漏寄生电容Cgd、栅源寄生电容Cgs、漏源寄生电容Cds、漏极寄生二极管DD和源极寄生二极管DS。
可选的,设置每个所述寄生元件的初始值的步骤还包括:
将所述栅衬寄生电容Cgb、所述源衬寄生电容Csb和所述漏衬寄生电容Cdb的初始值代入所述模型电路中,并且,通过拟合所述主测试结构的电流电压数据,确定所述漏极端寄生电阻Rd和所述源极端寄生电阻Rs的初始值;
将所述主测试结构去嵌后的S参数转换为所述主测试结构去嵌后的Y参数和Z参数;以及
通过拟合所述主测试结构去嵌后的Y参数和所述Z参数的不同分量,获得所述漏衬寄生电阻Rdb、所述源衬寄生电阻Rsb、所述衬底端寄生电阻Rb、所述栅极端寄生电阻Rg、所述栅漏寄生电容Cgd、所述栅源寄生电容Cgs和所述漏源寄生电容Cds的初始值。
可选的,利用所述从测试结构去嵌后的S参数对所述多个寄生元件中至少部分的初始值进行修正的步骤包括:
针对所述从测试结构,获取源极和漏极在零偏置下去嵌后的S参数;
将所述零偏置下去嵌后的S参数转换为所述从测试结构去嵌后的Y参数和Z参数;以及,
通过拟合所述从测试结构去嵌后的Y参数和Z参数的不同分量,对所述多个寄生元件中至少部分的初始值进行修正。
可选的,利用所述从测试结构去嵌后的S参数对所述多个寄生元件中至少部分的初始值进行修正的步骤包括:通过重复拟合所述从测试结构去嵌后的Y参数和Z参数的不同分量,以对所述多个寄生元件中至少部分的初始值进行迭代修正直至收敛。
可选的,在得到所述多个寄生参数值后,所述建模方法还包括:
迭代进行设置所述多个寄生元件的初始值的步骤至设置所述多个寄生参数值的步骤,并利用所述多个寄生参数值对所述模型电路进行仿真测试,直至所述模型电路的仿真结果与所述主测试结构的电流电压数据的拟合误差处于相应的设定范围内,且所述模型电路的仿真结果与所述从测试结构的电流电压数据的拟合误差也处于相应的设定范围内。
本发明用于射频MOS器件建模的测试系统中,从测试结构采用与主测试结构不同的电极设置,其中,第二MOS器件的源极(S)和漏极(D)分别连接所述从测试结构的两个测试端口,所述第二MOS器件的栅极(G)单独接出以便于设置相应的偏压,所述第二MOS器件的衬底(B)接地,即由于所述从测试结构中第二MOS器件的源极和衬底没有短接且栅极单独接出,与主测试结构相比,所述从测试结构的S参数可以表征所述主测试结构忽略的寄生电容(例如栅衬寄生电容Cgb、源衬寄生电容Csb和漏衬寄生电容Cdb),与主测试结构(即常规的二端口测试系统)相比,所述从测试结构对MOS器件的射频性能表征得更加完整准确,利用主测试结构和从测试结构共同来对射频MOS器件进行建模时,可以提高获得的射频MOS器件模型的精度和适用范围。
本发明的射频MOS器件的建模方法中,通过在测试系统中设置电极设置不同的主测试结构和从测试结构,其中所述从测试结构的第二MOS器件的源极、漏极和栅极单独接出,衬底接地,从而获得的所述从测试结构去嵌后的S参数可以表征栅衬寄生电容Cgb、源衬寄生电容Csb和漏衬寄生电容Cdb,进而可以在所述模型电路中设置栅衬寄生电容Cgb、源衬寄生电容Csb和漏衬寄生电容Cdb,使得模型电路中的寄生元件较为全面,且利用所述从测试结构的S参数还可以对所述模型电路中的寄生元件的初始值进行修正,有助于提高寄生元件的寄生参数值的准确度,提高获得的射频MOS器件模型的精度和适用范围。
附图说明
图1为一种MOS器件的版图结构示意图。
图2为现有的一种射频MOS器件的模型电路示意图。
图3为本发明一实施例的测试系统中主测试结构的示意图。
图4为本发明一实施例的测试系统中从测试结构的示意图。
图5为本发明一实施例的射频MOS器件的建模方法的流程图。
图6为本发明一实施例的射频MOS器件的模型电路示意图。
图7为本发明一实施例中栅衬寄生电容Cgb的抽取版图结构示意图。
图8为本发明一实施例中栅衬寄生电容Cgb的抽取版图结构的电路图。
图9为本发明一实施中漏衬寄生电容Cdb和源衬寄生电容Csb的抽取版图结构示意图。
图10为本发明一实施中漏衬寄生电容Cdb和源衬寄生电容Csb的抽取版图结构的电路图。
具体实施方式
以下结合附图和具体实施例对本发明提出的用于射频MOS器件建模的测试系统和射频MOS器件的建模方法作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本实施例提供一种用于射频MOS器件建模的测试系统,所述测试系统包括主测试结构和从测试结构,所述主测试结构和所述从测试结构均采用二端口测试连接。
图3为本发明一实施例的测试系统中主测试结构的示意图。如图3所示,所述主测试结构包括第一MOS器件(记为DUT1),所述第一MOS器件的栅极(G)和漏极(D)分别连接所述主测试结构的两个测试端口,所述第一MOS器件的源极(S)和衬底(B)短接且接地。
图4为本发明一实施例的测试系统中从测试结构的示意图。如图4所示,所述从测试结构包括第二MOS器件(记为DUT2),所述第二MOS器件的源极(S)和漏极(D)分别连接所述从测试结构的两个测试端口,所述第二MOS器件的栅极G单独接出以便于设置相应的偏压,所述第二MOS器件的衬底(B)接地。
其中,所述主测试结构用于测试获取所述主测试结构在工作频率范围内的S参数和电流电压数据,所述从测试结构用于测试获取所述从测试结构在工作频率范围内的S参数和电流电压数据。本实施例中,电流电压数据可以是射频MOS器件在不同栅源偏压下的输出特性数据和/或在不同漏源偏压下的转移特性数据。
所述第一MOS器件和所述第二MOS器件的版图和尺寸均与要建模的射频MOS器件相同。
所述测试系统还可以包括与所述主测试结构对应的第一去嵌结构以及与所述从测试结构对应的第二去嵌结构。所述第一去嵌结构和所述第二去嵌结构均可以包括开路测试子结构(Open结构)和短路测试子结构(short结构)。本实施例中,利用所述第一去嵌结构的S参数对所述主测试结构的S参数作去嵌处理,以获得所述主测试结构去嵌后的S参数;并利用所述第二去嵌结构对所述从测试结构的S参数作去嵌处理,以获得所述从测试结构去嵌后的S参数。
本实施例的用于射频MOS器件建模的测试系统中,从测试结构采用与主测试结构不同的电极设置(即电极的连接方式不同),其中,第二MOS器件的源极(S)和漏极(D)分别连接所述从测试结构的两个测试端口,所述第二MOS器件的栅极(G)单独接出以便于设置相应的偏压,所述第二MOS器件的衬底(B)接地,即由于所述从测试结构中第二MOS器件的源极和衬底没有短接且栅极单独接出,因此所述从测试结构的S参数可以表征所述主测试结构忽略的寄生电容(例如栅衬寄生电容Cgb、源衬寄生电容Csb和漏衬寄生电容Cdb),与主测试结构(即常规的二端口测试系统)相比,所述从测试结构对MOS器件的射频性能表征得更加完整准确,利用主测试结构和从测试结构共同来对射频MOS器件进行建模时,可以提高获得的射频MOS器件模型的精度和适用范围。
实施例二
图1为一种MOS器件的版图结构示意图。如图1所示,要建立射频模型的MOS器件包括四个电连接端,分别为源极(S)、栅极(G)、漏极(D)以及衬底(B)。
目前,MOS器件的射频(RF)建模通过设置二端口测试系统并测试所述二端口测试系统的S参数来表征MOS器件在不同频率下的器件性能。在常规的二端口测试系统中,采用源极和衬底短接(接地),而栅极和漏极分别作为二个测试端口,利用这种二端口测试系统获得的S参数(即散差参数)可以表征MOS器件在不同栅源偏置条件下的器件性能。但由于源极与衬底短接,源极与衬底之间的电容在这种二端口测试系统的连接条件下无法得到表征,栅极、漏极与衬底之间的寄生电容也无法准确表征,而且,由于源极和衬底短接,考虑栅极、漏极相对于源极的寄生电容时,也无法剥离源极对衬底的寄生电容的影响,继而影响了各个寄生电阻和寄生电容的寄生参数值提取的准确度,随着频率增加,对射频MOS模型准确度的影响越来越严重。
为了解决上述问题,本实施例提供了一种射频MOS器件的建模方法。图5为本发明一实施例的射频MOS器件的建模方法的流程图。如图5所示,所述射频MOS器件的建模方法包括以下步骤S1~S5,具体说明如下。
首先,执行本实施例的射频MOS器件的建模方法中的步骤S1:提供用于射频MOS器件建模的测试系统,并构建模型电路。
本实施例中,用于射频MOS器件建模的测试系统如实施例一中的测试系统相同。
具体的,如图3所示,所述主测试结构包括第一MOS器件(记为DUT1),所述第一MOS器件的栅极(G)和漏极(D)分别连接所述主测试结构的两个测试端口,所述第一MOS器件的源极(S)和衬底(B)短接且接地。
为了可以在射频MOS器件模型中准确表征栅极和衬底之间形成的栅衬寄生电容Cgb、源极和衬底之间形成的源衬寄生电容Csb以及漏极和衬底之间形成的漏衬寄生电容Cdb,本实施例中,所述测试系统另外还设置了从测试结构。如图4所示,所述从测试结构包括第二MOS器件(记为DUT2),所述第二MOS器件的源极和漏极分别连接所述从测试结构的两个测试端口,所述第二MOS器件的电极连接方式与第一MOS器件不同。具体而言,对于第二MOS器件,其栅极单独接出(即不与源极、漏极、衬底中的任一个短接)以便于设置相应的偏压,所述第二MOS器件的衬底接地。采用所述从测试结构的源极、漏极、衬底和栅极的连接方式,可通过测试获得所述从测试结构的S参数,以表征上述栅衬寄生电容Cgb、源衬寄生电容Csb和漏衬寄生电容Cdb,进而,在进行后续建模时,通过在模型电路中加入栅衬寄生电容Cgb、源衬寄生电容Csb和漏衬寄生电容Cdb进行计算,可以提高射频MOS模型的准确度。
本实施例中,步骤S1还包括构建模型电路,所述模型电路包括本征MOS器件和多个寄生元件,所述本征MOS器件具有源极、漏极、栅极和衬底四个电极,所述多个寄生元件包括所述栅极和所述衬底之间形成的栅衬寄生电容Cgb、所述源极和所述衬底之间形成的源衬寄生电容Csb和所述漏极和所述衬底之间形成的漏衬寄生电容Cdb。
所述本征MOS器件、所述第一MOS器件和所述第二MOS器件的版图和尺寸均与要建模的射频MOS器件相同。
在介绍本实施例的模型电路之前,首先介绍现有的一种射频MOS器件的模型电路。图2为现有的一种射频MOS器件的模型电路示意图。如图2所示,该现有的射频MOS器件的模型电路包括本征MOS器件和若干寄生元件,本征MOS器件具有源极(Si)、漏极(Di)、栅极(Gi)和衬底(Bi)四个电极,图2示出的若干寄生元件包括漏极与衬底之间的漏衬寄生电阻Rdb、源极和衬底之间的源衬寄生电阻Rsb、衬底端寄生电阻Rb、漏极端寄生电阻Rd、源极端寄生电阻Rs、栅极端寄生电阻Rg、栅极与漏极之间的栅漏寄生电容Cgd、栅极与源极之间的栅源寄生电容Cgs、漏极与源极之间的漏源寄生电容Cds、漏极寄生二极管DD和源极寄生二极管DS。
图6为本发明一实施例的射频MOS器件的模型电路示意图。如图6所示,本实施例在步骤S1构建的模型电路除了包括如图2所示出的各个寄生元件外,至少还包括栅极和衬底之间形成的栅衬寄生电容Cgb、源极和衬底之间形成的源衬寄生电容Csb以及所述漏极和所述衬底之间形成的漏衬寄生电容Cdb这三个寄生元件,使得模型电路中的寄生元件较为全面,有助于提高射频MOS器件模型的建模准确度。
如图6所示,本实施例步骤S1构建的模型电路中,本征MOS器件具有源极(Di)、漏极(Di)、栅极(Gi)、衬底(Di)这四个电极,栅漏寄生电容Cgd的一端、漏源寄生电容Cds的一端、漏极寄生二极管DD的一端均连接节点M;栅源寄生电容Cgs的一端、漏源寄生电容Cds的另一端、源极寄生二极管DS的一端均连接节点N;衬底端寄生电阻Rb的一端、漏衬寄生电阻Rdb的一端、源衬寄生电阻Rsb的一端均连接节点P;栅漏寄生电容Cgd的另一端、栅源寄生电容Cgs的另一端均连接节点Q;所述漏极寄生二极管DD的另一端连接漏衬寄生电阻Rdb的另一端,所述源极寄生二极管DS的另一端连接源衬寄生电阻Rsb的另一端。
另外,如图6所示,本实施例步骤S1构建的模型电路还设置有漏极端口(D)、衬底端口(B)、源极端口(S)和栅极端口(G);漏极端寄生电阻Rd的一端与节点M连接,另一端与漏极端口连接;漏极端寄生电阻Rd的一端与节点P连接,另一端与衬底端口连接;栅极端寄生电阻Rg的一端与节点Q连接,另一端与栅极端口连接;衬底寄生电阻Rb的一端与节点N连接,另一端与源极端口连接;漏衬寄生电容Cdb的两端分别与漏极端口和衬底端口连接;源衬寄生电容Csb的两端分别与衬底端口和源极端口S连接;栅衬寄生电容Cgb分别与栅极端口和衬底端口连接。
在执行步骤S1后,执行本实施例的射频MOS器件的建模方法中的步骤S2:分别利用所述主测试结构和所述从测试结构进行测试并作去嵌处理,以获得所述主测试结构在工作频率范围内的去嵌后的S参数和电流电压数据(IV数据),以及所述从测试结构在工作频率范围内的去嵌后的S参数。其中,本实施例中,电流电压数据可以指射频MOS器件在不同栅源偏压下的输出特性数据和/或在不同漏源偏压下的转移特性数据。
本实施例中,第一MOS器件和第二MOS器件的工作频率范围可以为0G~100G。所述本征MOS器件、第一MOS器件和所述第二MOS器件的工作频率范围与要建模的MOS器件的工作频率范围相同。在对主测试结构和从测试结构进行测试时的测试频率范围可以在所述工作频率范围内。
本实施例可以采用本领域公知的方法对测试系统中的各个测试结构进行S参数测试以获得各个测试结构对应的S参数。还可以利用本领域公知的方法测试获得所述主测试结构和从测试结构的电流电压数据。
需要说明的是,步骤S1构造出的测试系统还可以包括与所述主测试结构对应的第一去嵌结构以及与所述从测试结构对应的第二去嵌结构。其中,分别利用所述主测试结构和所述从测试结构进行测试并作去嵌处理的步骤具体可以包括:首先,分别对所述主测试结构、所述从测试结构、所述第一去嵌结构和所述第二去嵌结构进行S参数测试获得各自对应的S参数;继而,基于所述第一去嵌结构的S参数对所述主测试结构的S参数进行处理(运算),获得所述主测试结构去嵌后的S参数;以及基于所述第二去嵌结构的S参数对所述从测试结构的S参数进行处理(运算),获得所述从测试结构去嵌后的S参数。利用主测试结构和从测试结构去嵌后的S参数进行射频MOS器件建模,有助于提高射频MOS器件模型的准确度。
具体的,所述第一去嵌结构和所述第二去嵌结构均可以包括开路测试子结构(即Open结构)和短路测试子结构(即short结构)。作为示例,获得主测试结构和从测试结构去嵌后的S参数可以包括如下过程:首先,对所述主测试结构及其对应的开路测试子结构a和短路测试子结构b进行S参数测试,分别得到所述主测试结构的S参数、开路测试子结构a的S参数和短路测试子结构b的S参数;然后,按照开路-短路(open-short)去嵌方法,对所述主测试结构进行去嵌,获得所述主测试结构去嵌后的S参数;接着,对所述从测试结构及其对应的开路测试子结构c和短路测试子结构d进行S参数测试,得到所述从测试结构的S参数、开路测试子结构c的S参数和短路测试子结构d的S参数;再按照open-short去嵌方法,对所述从测试结构进行去嵌,获得所述从测试结构去嵌后的S参数。
接着,执行本实施例的射频MOS器件的建模方法中的步骤S3:设置每个所述寄生元件的初始值。
具体的,本实施例中,设置每个所述寄生元件的初始值的步骤具体可以包括以下三个子步骤。
第一子步骤,确定所述模型电路中本征MOS器件、漏极寄生二极管DD和源极寄生二极管DS的模型及尺寸参数。
本实施例中,在第一子步骤中,确定所述模型电路中本征MOS器件、漏极寄生二极管DD和源极寄生二极管DS的模型及尺寸参数的方法可以是,根据要建模的射频MOS器件的制造工艺,选定本征MOS器件、漏极寄生二极管DD和源极寄生二极管DS的对应模型,根据要建模的射频MOS器件沟道及源漏区的版图尺寸确定本征MOS器件、漏极寄生二极管DD和源极寄生二极管DS的尺寸参数。
第二子步骤,基于要建模的射频MOS器件的版图,分别构建所述栅衬寄生电容Cgb、所述源衬寄生电容Csb和所述漏衬寄生电容Cdb的抽取版图结构,以及利用后道寄生抽取工具,分别基于对应的所述抽取版图结构抽取获得所述栅衬寄生电容Cgb、所述源衬寄生电容Csb和所述漏衬寄生电容Cdb的初始值。
具体的,栅衬寄生电容Cgb的抽取版图结构如图7所示。栅衬寄生电容Cgb的抽取版图结构的电路如图8所示。如图7和图8所示,可以仅保留所述射频MOS器件的版图中栅极(G)的连接通路及衬底(B)的连接通路,得到所述栅衬寄生电容Cgb的抽取版图结构。
漏衬寄生电容Cdb和源衬寄生电容Csb的抽取版图结构如图9所示。漏衬寄生电容Cdb和源衬寄生电容Csb的抽取版图结构的电路如图10所示。如图9和图10所示,可以仅保留所述射频MOS器件的版图中源极(S)的连接通路及衬底(B)的连接通路,得到所述源衬寄生电容Csb的抽取版图结构;以及可以仅保留所述射频MOS器件的版图中漏极(D)的连接通路及衬底(B)的连接通路,得到所述漏衬寄生电容Cdb的抽取版图结构。
本实施例中,采用本领域常规的后道寄生抽取工具分别抽取出所述栅衬寄生电容Cgb、所述源衬寄生电容Csb和所述漏衬寄生电容Cdb的初始值,在此对所述后道寄生抽取工具不作限定。
第三子步骤,将所述栅衬寄生电容Cgb、所述源衬寄生电容Csb和所述漏衬寄生电容Cdb的初始值代入步骤1构建的模型电路中;并且,基于本征MOS器件的模型,通过拟合所述主测试结构的电流电压数据确定所述漏极端寄生电阻Rd和所述源极端寄生电阻Rs的初始值;将所述主测试结构去嵌后的S参数转换为所述主测试结构去嵌后的Y参数和Z参数,拟合所述主测试结构去嵌后的Y参数和Z参数的不同分量,获得漏衬寄生电阻Rdb、源衬寄生电阻Rsb、衬底端寄生电阻Rb、栅极端寄生电阻Rg、栅漏寄生电容Cgd、栅源寄生电容Cgs、漏源寄生电容Cds的初始值。
在第三子步骤中,可以将所述主测试结构去嵌后的S参数转换为所述主测试结构去嵌后的Y参数和Z参数,通过拟合所述主测试结构栅极和漏极在零偏置条件下且在测试频率范围内(例如测试频率范围为要建模的射频MOS器件的工作频率范围)去嵌后的Y参数的分量Y11、Y21、Y22的虚部可以确定栅源寄生电容Cgs、栅漏寄生电容Cgd、漏源寄生电容Cds的初始值,拟合测试频率范围内主测试结构去嵌后的Y参数和Z参数的分量Y11和Z11的实部可以确定栅极端寄生电阻Rg的初始值,通过拟合主测试结构去嵌后的Y参数和Z参数的分量Y22和Z22的实部可以确定衬底端寄生电阻Rb、源衬寄生电阻Rsb和漏衬寄生电阻Rdb的初始值;此处,S参数(散射参数)、Y参数(导纳参数)和Z参数(阻抗参数)均为矩阵参数,Y11为主测试结构去嵌后的Y参数矩阵对应的第一行第一列数值,Y21为主测试结构去嵌后的Y参数矩阵对应的第二行第一列数值,Y22为主测试结构去嵌后的Y参数矩阵对应的第二行第二列数值,Z11为主测试结构去嵌后的Z参数矩阵对应的第一行第一列数值,Z22为主测试结构去嵌后的Z参数矩阵对应的第二行第二列数值。
本实施例中,所述第三子步骤还可以包括:重复拟合所述主测试结构去嵌后的Y参数和Z参数的各分量,迭代修正栅源寄生电容Cgs、栅漏寄生电容Cgd、栅衬寄生电容Cgb、漏衬寄生电容Cdb、栅极端寄生电阻Rg、漏极端寄生电阻Rd、源极端寄生电阻Rs、衬底端寄生电阻Rb和漏衬寄生电阻Rdb的初始值直至收敛,有助于提高获得的射频MOS器件模型的准确度。
接着,执行本实施例的射频MOS器件的建模方法中的步骤S4:利用所述从测试结构对应的去嵌后的S参数对所述多个寄生元件中的至少部分的初始值进行修正。
步骤S4可以包括:首先,针对所述从测试结构,获取从测试结构源极和漏极在零偏置下去嵌后的S参数;然后,将从测试结构在零偏置下去嵌后的S参数转换为所述从测试结构去嵌后的Y参数和Z参数,通过拟合所述从测试结构去嵌后的Y参数和Z参数的不同分量,对所述多个寄生元件中至少部分的初始值进行修正。
具体的,在步骤S4中,基于从测试结构去嵌后的Y参数的分量Y11、Y21、Y22的虚部修正源衬寄生电容Csb、漏源寄生电容Cds、漏衬寄生电容Cdb的初始值;基于从测试结构去嵌后的Y参数的分量Y11、Y21和Y22,以及去嵌后的Z参数的分量Z11和Z22的实部修正漏衬寄生电阻Rdb、源衬寄生电阻Rsb、衬底端寄生电阻Rb、源极端寄生电阻Rs、漏极端寄生电阻Rd的初始值;此处,S参数、Y参数和Z参数均为矩阵参数,Y11为从测试结构去嵌后的Y参数矩阵对应的第一行第一列数值,Y21为从测试结构去嵌后的Y参数矩阵对应的第二行第一列数值,Y22为从测试结构去嵌后的Y参数矩阵对应的第二行第二列数值,Z11为从测试结构去嵌后的Z参数矩阵对应的第一行第一列数值,Z22为从测试结构去嵌后的Z参数矩阵对应的第二行第二列数值。
本实施例中步骤S4还可以包括:通过重复拟合所述从测试结构去嵌后的Y参数和Z参数的不同分量,以对所述多个寄生元件中至少部分的初始值进行迭代修正直至收敛。
接着,执行本实施例的射频MOS器件的建模方法的步骤S5:设置所述多个寄生元件对应的多个寄生参数值。换言之,本实施例的步骤S5为:获得或确定步骤S1构建的模型电路中各个寄生元件的寄生参数值。
本实施例中,在得到所述多个寄生参数值后,本实施例的建模方法还可以包括:迭代进行设置所述多个寄生元件的初始值的步骤(即步骤S3)至设置所述多个寄生参数值的步骤(即迭代进行步骤S3至步骤S5),并利用所述多个所述寄生参数值对步骤S1构建的模型电路进行仿真测试,直至所述模型电路的仿真结果与所述主测试结构的电流电压数据的拟合误差处于相应的设定范围内,且所述模型电路的仿真结果与所述从测试结构的电流电压数据的拟合误差也处于相应的设定范围内。
本实施例中,在确定步骤S1构建的模型电路中的多个寄生元件对应的多个寄生参数值后,即可获得射频MOS器件模型。
本实施例的射频MOS器件的建模方法中,通过在测试系统中设置电极设置不同的主测试结构和从测试结构,其中所述从测试结构的第二MOS器件的源极、漏极和栅极单独接出,衬底接地,从而获得的所述从测试结构去嵌后的S参数可以表征栅衬寄生电容Cgb、源衬寄生电容Csb和漏衬寄生电容Cdb,进而可以在所述模型电路中设置栅衬寄生电容Cgb、源衬寄生电容Csb和漏衬寄生电容Cdb,使得模型电路中的寄生元件较为全面,且利用所述从测试结构的S参数还可以对所述模型电路中的寄生元件的初始值进行修正,有助于提高寄生元件的参数值准确度,提高获得的射频MOS器件模型的精度和适用范围。
上述描述仅是对本发明较佳实施例的描述,并非对本发明权利范围的任何限定,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (12)
1.一种用于射频MOS器件建模的测试系统,其特征在于,所述测试系统包括主测试结构和从测试结构,所述主测试结构和所述从测试结构均采用二端口测试连接;其中,所述主测试结构包括第一MOS器件,所述第一MOS器件的栅极和漏极分别连接所述主测试结构的两个测试端口,所述第一MOS器件的源极和衬底短接且接地;所述从测试结构包括第二MOS器件,所述第二MOS器件的源极和漏极分别连接所述从测试结构的两个测试端口,所述第二MOS器件的栅极单独接出以便于设置相应的偏压,所述第二MOS器件的衬底接地。
2.如权利要求1所述的测试系统,其特征在于,所述测试系统还包括与所述主测试结构对应的第一去嵌结构和与所述从测试结构对应的第二去嵌结构。
3.如权利要求2所述的测试系统,其特征在于,所述第一去嵌结构和所述第二去嵌结构均包括开路测试子结构和短路测试子结构。
4.一种射频MOS器件的建模方法,其特征在于,包括:
提供如权利要求1至3任一项所述的测试系统,并构建模型电路,所述模型电路包括本征MOS器件和多个寄生元件,所述本征MOS器件具有源极、漏极、栅极和衬底四个电极,所述多个寄生元件包括所述栅极和所述衬底之间形成的栅衬寄生电容Cgb、所述源极和所述衬底之间形成的源衬寄生电容Csb和所述漏极和所述衬底之间形成的漏衬寄生电容Cdb;
分别利用所述主测试结构和所述从测试结构进行测试并作去嵌处理,以获得所述主测试结构对应的去嵌后的S参数和电流电压数据,以及所述从测试结构对应的去嵌后的S参数;
设置每个所述寄生元件的初始值;
利用所述从测试结构对应的去嵌后的S参数对所述多个寄生元件中至少部分的初始值进行修正;以及
设置所述多个寄生元件对应的多个寄生参数值。
5.如权利要求4所述的建模方法,其特征在于,所述测试系统还包括与所述主测试结构对应的第一去嵌结构以及与所述从测试结构对应的第二去嵌结构;
其中,分别利用所述主测试结构和所述从测试结构进行测试并作去嵌处理的步骤具体包括:分别对所述主测试结构、所述从测试结构、所述第一去嵌结构和所述第二去嵌结构进行S参数测试并获得各自对应的S参数;基于所述第一去嵌结构的S参数对所述主测试结构的S参数进行处理,获得所述主测试结构去嵌后的S参数;基于所述第二去嵌结构的S参数对所述从测试结构的S参数进行处理,获得所述从测试结构去嵌后的S参数。
6.如权利要求4所述的建模方法,其特征在于,设置每个所述寄生元件的初始值的方法包括:
基于要建模的射频MOS器件的版图,分别构建所述栅衬寄生电容Cgb、所述源衬寄生电容Csb和所述漏衬寄生电容Cdb的抽取版图结构;以及
利用后道寄生抽取工具,分别基于对应的所述抽取版图结构抽取获得所述栅衬寄生电容Cgb、所述源衬寄生电容Csb和所述漏衬寄生电容Cdb的初始值。
7.如权利要求6所述的建模方法,其特征在于,构建所述栅衬寄生电容Cgb、所述源衬寄生电容Csb、所述漏衬寄生电容Cdb的抽取版图结构的方法包括:
仅保留所述射频MOS器件的版图中栅极的连接通路及衬底的连接通路,得到所述栅衬寄生电容Cgb的抽取版图结构,并且,仅保留所述射频MOS器件的版图中源极的连接通路及衬底的连接通路,得到所述源衬寄生电容Csb的抽取版图结构,另外,仅保留所述射频MOS器件的版图中漏极的连接通路及衬底的连接通路,得到所述漏衬寄生电容Cdb的抽取版图结构。
8.如权利要求6所述的建模方法,其特征在于,所述多个寄生元件还包括漏衬寄生电阻Rdb、源衬寄生电阻Rsb、衬底端寄生电阻Rb、漏极端寄生电阻Rd、源极端寄生电阻Rs、栅极端寄生电阻Rg、栅漏寄生电容Cgd、栅源寄生电容Cgs、漏源寄生电容Cds、漏极寄生二极管DD和源极寄生二极管DS。
9.如权利要求8所述的建模方法,其特征在于,设置每个所述寄生元件的初始值的步骤还包括:
将所述栅衬寄生电容Cgb、所述源衬寄生电容Csb和所述漏衬寄生电容Cdb的初始值代入所述模型电路中,并且,通过拟合所述主测试结构的电流电压数据,确定所述漏极端寄生电阻Rd和所述源极端寄生电阻Rs的初始值;
将所述主测试结构去嵌后的S参数转换为所述主测试结构去嵌后的Y参数和Z参数;以及
通过拟合所述主测试结构去嵌后的Y参数和所述Z参数的不同分量,获得所述漏衬寄生电阻Rdb、所述源衬寄生电阻Rsb、所述衬底端寄生电阻Rb、所述栅极端寄生电阻Rg、所述栅漏寄生电容Cgd、所述栅源寄生电容Cgs和所述漏源寄生电容Cds的初始值。
10.如权利要求4所述的建模方法,其特征在于,利用所述从测试结构去嵌后的S参数对所述多个寄生元件中至少部分的初始值进行修正的步骤包括:
针对所述从测试结构,获取源极和漏极在零偏置下去嵌后的S参数;
将所述零偏置下去嵌后的S参数转换为所述从测试结构去嵌后的Y参数和Z参数;以及,
通过拟合所述从测试结构去嵌后的Y参数和Z参数的不同分量,对所述多个寄生元件中至少部分的初始值进行修正。
11.如权利要求10所述的建模方法,其特征在于,利用所述从测试结构去嵌后的S参数对所述多个寄生元件中至少部分的初始值进行修正的步骤包括:通过重复拟合所述从测试结构去嵌后的Y参数和Z参数的不同分量,以对所述多个寄生元件中至少部分的初始值进行迭代修正直至收敛。
12.如权利要求4所述的建模方法,其特征在于,在得到所述多个寄生参数值后,所述建模方法还包括:
迭代进行设置所述多个寄生元件的初始值的步骤至设置所述多个寄生参数值的步骤,并利用所述多个寄生参数值对所述模型电路进行仿真测试,直至所述模型电路的仿真结果与所述主测试结构的电流电压数据的拟合误差处于相应的设定范围内,且所述模型电路的仿真结果与所述从测试结构的电流电压数据的拟合误差也处于相应的设定范围内。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111040191.0A CN113723037B (zh) | 2021-09-06 | 2021-09-06 | 用于射频mos器件建模的测试系统和建模方法 |
PCT/CN2021/143035 WO2023029326A1 (zh) | 2021-09-06 | 2021-12-30 | 用于射频mos器件建模的测试系统和建模方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111040191.0A CN113723037B (zh) | 2021-09-06 | 2021-09-06 | 用于射频mos器件建模的测试系统和建模方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113723037A true CN113723037A (zh) | 2021-11-30 |
CN113723037B CN113723037B (zh) | 2024-06-28 |
Family
ID=78681958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111040191.0A Active CN113723037B (zh) | 2021-09-06 | 2021-09-06 | 用于射频mos器件建模的测试系统和建模方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN113723037B (zh) |
WO (1) | WO2023029326A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023029326A1 (zh) * | 2021-09-06 | 2023-03-09 | 上海集成电路研发中心有限公司 | 用于射频mos器件建模的测试系统和建模方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118213367B (zh) * | 2024-05-21 | 2024-07-23 | 北京中电宏业科技有限公司 | 一种射频前端芯片的版图布局 |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020196063A1 (en) * | 2001-02-27 | 2002-12-26 | Klaas Bult | High speed latch comparators |
CN101169800A (zh) * | 2007-10-29 | 2008-04-30 | 上海集成电路研发中心有限公司 | Mos晶体管射频电路仿真宏模型及其参数提取方法 |
US20080177514A1 (en) * | 2006-12-29 | 2008-07-24 | Sung-Moo Kim | Method for modeling varactor by direct extraction of parameters |
CN101976293A (zh) * | 2010-11-08 | 2011-02-16 | 上海集成电路研发中心有限公司 | Mos晶体管射频宏模型建立方法 |
US20120001676A1 (en) * | 2010-07-02 | 2012-01-05 | Renesas Electronics Corporation | High frequency switch circuit device |
CN102520020A (zh) * | 2011-12-12 | 2012-06-27 | 复旦大学 | 寄生效应对电导法表征Ge衬底界面态所产生的干扰的修正方法 |
CN104750922A (zh) * | 2015-03-26 | 2015-07-01 | 中国科学院上海微系统与信息技术研究所 | Soi四端口网络及其模型拓扑结构 |
CN105138790A (zh) * | 2015-09-08 | 2015-12-09 | 中国科学院上海高等研究院 | Soi-mosfet模型及其参数提取方法 |
CN105428271A (zh) * | 2015-12-22 | 2016-03-23 | 上海集成电路研发中心有限公司 | 射频mos器件的建模方法及测试结构 |
CN105426570A (zh) * | 2015-10-28 | 2016-03-23 | 西安电子科技大学 | 基于有源补偿子电路的GaN HEMT大信号模型改进方法 |
CN106202835A (zh) * | 2016-08-16 | 2016-12-07 | 南京展芯通讯科技有限公司 | 包含沟道高级寄生元件的场效应晶体管小信号等效电路模型 |
CN108566188A (zh) * | 2018-04-28 | 2018-09-21 | 成都通量科技有限公司 | 高频低插损开关 |
US20190179991A1 (en) * | 2016-09-20 | 2019-06-13 | Shanghai Ic R&D Center Co., Ltd. | Method and system for testing optimization and molding optimization of semiconductor devices |
CN110276046A (zh) * | 2019-05-25 | 2019-09-24 | 南京惟心光电系统有限公司 | 一种光电计算单元的控制方法 |
CN111914505A (zh) * | 2020-06-15 | 2020-11-10 | 上海集成电路研发中心有限公司 | 一种mos器件的建模方法 |
US10846451B1 (en) * | 2019-07-11 | 2020-11-24 | Cobham Colorado Springs Inc. | Methods of modelling irregular shaped transistor devices in circuit simulation |
CN113343619A (zh) * | 2021-05-11 | 2021-09-03 | 深圳市时代速信科技有限公司 | 一种晶体管小信号建模方法及装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107679261B (zh) * | 2017-08-11 | 2021-03-02 | 上海集成电路研发中心有限公司 | 一种mos器件源漏与衬底间寄生电阻的建模方法 |
CN113723037B (zh) * | 2021-09-06 | 2024-06-28 | 上海集成电路研发中心有限公司 | 用于射频mos器件建模的测试系统和建模方法 |
-
2021
- 2021-09-06 CN CN202111040191.0A patent/CN113723037B/zh active Active
- 2021-12-30 WO PCT/CN2021/143035 patent/WO2023029326A1/zh active Application Filing
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020196063A1 (en) * | 2001-02-27 | 2002-12-26 | Klaas Bult | High speed latch comparators |
US20080177514A1 (en) * | 2006-12-29 | 2008-07-24 | Sung-Moo Kim | Method for modeling varactor by direct extraction of parameters |
CN101169800A (zh) * | 2007-10-29 | 2008-04-30 | 上海集成电路研发中心有限公司 | Mos晶体管射频电路仿真宏模型及其参数提取方法 |
US20120001676A1 (en) * | 2010-07-02 | 2012-01-05 | Renesas Electronics Corporation | High frequency switch circuit device |
CN101976293A (zh) * | 2010-11-08 | 2011-02-16 | 上海集成电路研发中心有限公司 | Mos晶体管射频宏模型建立方法 |
CN102520020A (zh) * | 2011-12-12 | 2012-06-27 | 复旦大学 | 寄生效应对电导法表征Ge衬底界面态所产生的干扰的修正方法 |
CN104750922A (zh) * | 2015-03-26 | 2015-07-01 | 中国科学院上海微系统与信息技术研究所 | Soi四端口网络及其模型拓扑结构 |
CN105138790A (zh) * | 2015-09-08 | 2015-12-09 | 中国科学院上海高等研究院 | Soi-mosfet模型及其参数提取方法 |
CN105426570A (zh) * | 2015-10-28 | 2016-03-23 | 西安电子科技大学 | 基于有源补偿子电路的GaN HEMT大信号模型改进方法 |
CN105428271A (zh) * | 2015-12-22 | 2016-03-23 | 上海集成电路研发中心有限公司 | 射频mos器件的建模方法及测试结构 |
CN106202835A (zh) * | 2016-08-16 | 2016-12-07 | 南京展芯通讯科技有限公司 | 包含沟道高级寄生元件的场效应晶体管小信号等效电路模型 |
US20190179991A1 (en) * | 2016-09-20 | 2019-06-13 | Shanghai Ic R&D Center Co., Ltd. | Method and system for testing optimization and molding optimization of semiconductor devices |
CN108566188A (zh) * | 2018-04-28 | 2018-09-21 | 成都通量科技有限公司 | 高频低插损开关 |
CN110276046A (zh) * | 2019-05-25 | 2019-09-24 | 南京惟心光电系统有限公司 | 一种光电计算单元的控制方法 |
US10846451B1 (en) * | 2019-07-11 | 2020-11-24 | Cobham Colorado Springs Inc. | Methods of modelling irregular shaped transistor devices in circuit simulation |
CN111914505A (zh) * | 2020-06-15 | 2020-11-10 | 上海集成电路研发中心有限公司 | 一种mos器件的建模方法 |
CN113343619A (zh) * | 2021-05-11 | 2021-09-03 | 深圳市时代速信科技有限公司 | 一种晶体管小信号建模方法及装置 |
Non-Patent Citations (1)
Title |
---|
曾洪波;彭小梅;王军;: "强反型区下纳米MOSFET的射频噪声机理分析", 强激光与粒子束, no. 03, 16 April 2019 (2019-04-16), pages 35 - 39 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023029326A1 (zh) * | 2021-09-06 | 2023-03-09 | 上海集成电路研发中心有限公司 | 用于射频mos器件建模的测试系统和建模方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113723037B (zh) | 2024-06-28 |
WO2023029326A1 (zh) | 2023-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106529102B (zh) | AlGaN/GaN HEMT小信号模型及其参数的提取方法 | |
CN102542077B (zh) | AlGaN/GaN HEMT小信号模型的参数提取方法 | |
CN113723037B (zh) | 用于射频mos器件建模的测试系统和建模方法 | |
CN108062442B (zh) | 一种AlGaN/GaN HEMT微波功率器件小信号本征参数提取方法 | |
US20180307789A1 (en) | STATISTICAL ANALYSIS METHOD FOR TECHNOLOGICAL PARAMETERS OF GaN DEVICES BASED ON LARGE-SIGNAL EQUIVALENT CIRCUIT MODEL | |
WO2018054096A1 (zh) | 半导体器件的测试优化方法和系统及建模优化方法和系统 | |
KR20030017503A (ko) | 하이브리드형, 비선형, 대 신호 마이크로파/밀리미터파 모델 | |
CN106951586B (zh) | 一种考虑温度效应的射频mos器件的建模方法 | |
CN115270679B (zh) | 一种基于Angelov模型的GaN晶体管的建模方法 | |
CN110717241A (zh) | 一种InP HEMT小信号等效电路模型及其参数提取方法 | |
US6594594B1 (en) | Method for unique determination of FET equivalent circuit model parameters | |
Jarndal | Measurements uncertainty and modeling reliability of GaN HEMTs | |
CN107818187A (zh) | 一种多栅指AlGaN/GaN HETM小信号模型及其提参方法 | |
Jarndal et al. | A new small signal model parameter extraction method applied to GaN devices | |
CN107918708A (zh) | 一种GaN HEMT器件寄生参数的提取方法 | |
CN106295064B (zh) | 一种hemt的温度相关的i-v特性及其高阶跨导的模型 | |
Shen et al. | An improved millimeter‐wave small‐signal modeling approach for HEMTs | |
CN114519275B (zh) | AlGaN/GaN HEMT器件小信号模型提取方法 | |
US20030042928A1 (en) | S-parameter microscopy for semiconductor devices | |
Zhao et al. | A new Inter-electrode coupling capacitance extraction method for deep-submicron AlGaN/GaN HEMTs | |
Parker et al. | Robust extraction of access elements for broadband small-signal FET models | |
US20020073387A1 (en) | Embedding parasitic model for pi-fet layouts | |
Guan et al. | An improved parameter extraction approach for GaN HEMT small-signal modelling | |
CN115329719B (zh) | 一种InP基太赫兹HEMT晶体管小信号模型 | |
CN118569179A (zh) | 一种考虑沟道电阻的场效应晶体管器件小信号寄生参数提取方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |