CN105428271A - 射频mos器件的建模方法及测试结构 - Google Patents

射频mos器件的建模方法及测试结构 Download PDF

Info

Publication number
CN105428271A
CN105428271A CN201510974683.5A CN201510974683A CN105428271A CN 105428271 A CN105428271 A CN 105428271A CN 201510974683 A CN201510974683 A CN 201510974683A CN 105428271 A CN105428271 A CN 105428271A
Authority
CN
China
Prior art keywords
test structure
embedding
mos device
device test
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510974683.5A
Other languages
English (en)
Other versions
CN105428271B (zh
Inventor
刘林林
郭奥
周伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Chengdu Image Design Technology Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Chengdu Image Design Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd, Chengdu Image Design Technology Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201510974683.5A priority Critical patent/CN105428271B/zh
Publication of CN105428271A publication Critical patent/CN105428271A/zh
Application granted granted Critical
Publication of CN105428271B publication Critical patent/CN105428271B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2637—Circuits therefor for testing other individual devices
    • G01R31/2639—Circuits therefor for testing other individual devices for testing field-effect devices, e.g. of MOS-capacitors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种射频MOS器件的建模方法及测试结构，借助辅助测试结构表征现有去嵌方法无法去除的寄生元件值，并使用这些寄生元件值对得到的MOS器件测试结构原始模型进行修正，从而完整地去除MOS器件测试结构带来的寄生因素，实现将MOS器件的去嵌平面由第一互连金属层的金属层平面推进到多晶硅/有源区(PA)平面，得到本征MOS器件的模型。本发明将MOS器件之外的寄生因素全部分离，即可分别得到器件本征模型与后道寄生模型，对不同尺寸的MOS器件，有利于构建物理基可伸缩的MOS器件模型，并且可以利用业界成熟的后道互连建模方案提高后道模型的精度，使得在选择器件时脱离了测试结构的限制，从而提高了器件选型和版图优化的灵活性。

Description

射频MOS器件的建模方法及测试结构
技术领域
本发明涉及半导体技术领域，具体涉及一种射频MOS器件的建模方法，以及应用到该建模方法中的辅助测试结构。
背景技术
半导体器件的精确建模对电路设计有非常重要的作用，建模过程主要基于对表征结构的测试数据进行，而应用在射频领域的器件，通常通过测试其散射参数(S参数)进行建模，测试频率的范围必须覆盖器件的工作频率范围。在器件的测试结构中，除去待测的本征器件外，不可避免的要引入测试接触块(pad)及pad与器件之间的互连线。在射频或更高频率应用范围内，由于器件的测试pad，及与pad之间的互连线带来的寄生因素已不可忽略，使得直接测试器件得到的S参数无法准确表征本征器件本身的性能，必须将寄生因素去除，这一过程称为器件去嵌。
现有的去嵌技术已经比较丰富，比如，open-short去嵌法，三步去嵌法，改进三步去嵌法，四步去嵌法，五步去嵌法，四端口去嵌法等，这些去嵌技术使得对器件可去嵌的适用频率范围越来越高，但这些方法却忽视了去除寄生因素的完整程度的提高。
现有的技术方案的去嵌平面都定义在器件与pad连接使用的某层金属连线处，一般为M2平面或M1平面，而本征MOS器件的定义平面应在多晶硅(poly)和有源区(AA)平面，称为PA平面。如图1所示，给出了MOS器件不同的去嵌平面示意图(如M2平面，M1平面，PA平面)，图中POLY指栅极多晶硅，S，D分别指MOS器件的源极和漏极，CT指源漏引出至金属层的通孔，M1，M2指用于后道互连的第一，第二层金属，V1指M1，M2之间的通孔。去嵌平面主要是由去嵌方法使用的开路测试结构(open)和短路测试结构(short)的版图结构来决定的。比如open测试结构断开在M1处，short测试结构也在M1平面进行短接，去嵌平面即为M1平面，基于该去嵌方法得到的测试数据即可建立去嵌到M1平面的MOS器件模型。此时模型除包含本征MOS器件外，还包含了器件的gate端对CT的寄生电容以及CT本身的寄生电阻等因素。直接去嵌到PA平面的open/short结构设计都存在困难，所以现有技术去嵌平面都为Mx平面(某一后道金属互连平面)。
由此可见，现有技术方案得到的去嵌数据仍然表征的是器件与部分金属连线作为一个整体的电学特性，也就是对器件与这部分金属连线作为一个整体建模。一旦模型建立完成，在去嵌平面以内的这部分金属连线的布局设计将以测试结构为准，在后续使用中不允许再做改变，否则模型将不再准确。这种做法使去嵌辅助结构的设计较为简单，但是却限制了去嵌平面下后道互连布局的灵活性，为电路的优化设计带来一定局限。此外，本征器件部分与后道互连线部分的器件模型对应着不同的工作机理，随器件随尺寸变化有不同的变化规律，这就要求选择同一组公式同时反映上述两种工作机理，这对建立合理的精确的可伸缩性(scalable)模型带来一定困难，以及对模型的校正手段也有一定限制。
发明内容
为了克服以上问题，本发明提供了一种射频MOS器件的建模方法，使得所建立的MOS模型能够去除测试结构引入的所有寄生因素，实现将器件的去嵌平面由后道互联线的金属平面推进到多晶硅/有源区(PA)平面，从而达到对本征MOS器件的建模的目的。
为了实现上述目的，本发明提供了一种用于射频MOS器件建模的辅助器件测试结构，所述辅助器件测试结构包括：本征辅助器件、位于所述本征辅助器件上的多层互连层、以及引出极；所述本征辅助器件包括半导体衬底，位于所述半导体衬底上的浅沟槽隔离结构，位于所述浅沟槽隔离结构表面的栅极，以及位于所述栅极两侧的所述浅沟槽隔离结构中的假源区和假漏区，所述假源区和所述假漏区之间短接；所述互连层位于所述浅沟槽隔离结构表面且在所述栅极两侧，每层所述互连层包括金属层和通孔，其中，通孔位于所述假源区上、所述假漏区上和所述栅极上；所述引出极包括在所述互连层上的栅极引出极、由栅极构成的多个栅极叉指、源漏引出极、以及源漏引出极的多个叉指；所述栅极引出极位于所述栅极叉指上的通孔上，所述源漏引出极的叉指位于所述假源区和所述假漏区上的通孔上。
为了达到上述目的，本发明还提供了一种用于射频MOS器件建模的辅助测试结构，所述辅助测试结构包括：上述的辅助器件测试结构、接触结构和辅助器件测试结构的去嵌结构；所述辅助器件测试结构的去嵌结构包括辅助开路测试结构和辅助短路测试结构；其中，
所述接触结构包括接地接触端和信号接触端；在所述辅助器件测试结构中，所述栅极引出极和所述源漏引出极分别与所述信号接触端连接；
所述辅助开路测试结构包括：在所述辅助器件测试结构的基础上，在所述辅助器件结构所选择的去嵌平面中，将所述去嵌平面下方的金属层、通孔和栅极叉指去除，用介质填充所述金属层的位置、所述通孔的位置和所述栅极的位置，以使所述信号接触端与所述栅极叉指与所述假源区和所述假漏区的连接在所述去嵌平面位置断开，从而只存在所述信号接触端与所述的去嵌平面的金属层的连接。
所述辅助短路测试结构包括：在所述辅助开路测试结构的基础上，在所述去嵌平面中，将所述源漏引出极的所有叉指连接到所述栅极引出极上，以实现所述栅极引出极与所述源漏引出极之间的短接，同时与接地接触端短接。
优选地，所述射频MOS器件建模时，还采用MOS器件测试结构、第一接触结构以及MOS器件测试结构的去嵌结构；所述MOS器件测试结构的去嵌结构包括开路测试结构和短路测试结构；其中，
所述MOS器件测试结构包括：本征MOS器件、位于所述本征MOS器件上的第一互连层、以及第一引出极；所述本征MOS器件包括半导体衬底，位于所述半导体衬底上的有源区，位于所述有源区上的第一栅极，位于所述第一栅极两侧的有源区中的源区和漏区；所述第一互连层位于所述栅极、所述源区和所述漏区上，所述第一互连层的每个层次均包括金属层和通孔，其中，所述第一互连层的通孔位于所述源区上、所述漏区上和所述栅极上，源区接地；所述第一引出极包括在所述第一互连层上的第一栅极引出极、由第一栅极构成的多个第一栅极叉指、漏区引出极、以及漏区引出极的多个叉指；所述第一栅极引出极的叉指位于所述第一栅极上的通孔上，所述漏区引出极的叉指位于所述漏区上的通孔上；
所述第一接触结构包括第一接地接触端和第一信号接触端；在所述MOS器件测试结构中，所述第一栅极引出极和所述漏区引出极分别与所述第一信号接触端连接；
所述开路测试结构包括：在所述MOS器件测试结构的基础上，在所述MOS器件结构所选择的去嵌平面中，将该去嵌平面下方的金属层、通孔和所述第一栅极叉指去除，用介质填充所去除的金属层的位置、所去除的通孔的位置和所去除的第一栅极的位置，以使所述信号接触端与所述栅极、和所述漏区的连接在所述去嵌平面位置断开，从而只存在所述信号接触端与所述去嵌平面的金属层的连接。
所述短路测试结构包括：在所述开路测试结构的基础上，在所述去嵌平面中，将所述漏区引出极的所有叉指连接到所述第一栅极引出极上，以实现所述第一栅极引出极与所述漏区引出极之间的短接，并同时与所述第一接地接触端短接。
优选地，在所述MOS器件测试结构的基础上，用所述辅助测试结构中的所述浅沟槽隔离结构替换所述MOS器件测试结构中的有源区，从而得到所述辅助测试结构；所述辅助测试结构中的浅沟槽隔离结构的图案与所述的MOS器件测试结构中的有源区的图案相同，所述辅助测试结构中的栅极，假源区，假漏区与所述MOS器件测试结构中的第一栅极，源区，漏区的位置和叉指的数量相同。
为了达到上述目的，本发明还提供了一种根据上述的辅助测试结构进行的射频MOS器件的建模方法，其包括：
步骤01：提供射频MOS器件测试结构及其去嵌结构；
步骤02：选取所述MOS器件测试结构的去嵌平面，对所述MOS器件测试结构及其去嵌结构进行S参数测试，对所述MOS器件进行去嵌到所述第一互连层的所选取的去嵌平面，得到所述MOS器件的测试结构的去嵌后的S参数；
步骤03：采用所述步骤02中的S参数，选定用于建立MOS器件测试结构模型的子电路结构，抽取所述子电路结构中的原始寄生元件值，对所述MOS器件测试结构进行建模得到MOS器件测试结构原始模型；
步骤04：提供所述辅助器件测试结构及其去嵌结构；选取所述辅助器件测试结构的去嵌平面，该去嵌平面与步骤02中所选取的去嵌平面一致，对所述辅助器件测试结构及其去嵌结构进行S参数测试，对所述辅助测试结构进行去嵌到所选取的去嵌平面，得到所述辅助器件测试结构的去嵌后的S参数；
步骤05：对所述辅助器件测试结构进行电学分析，提取所述辅助器件测试结构的子电路结构，采用所述步骤04中的S参数计算得到所述辅助器件测试结构的所述子电路结构中栅极与源区和漏区平面(PA)到所述去嵌平面之间的寄生元件值；
步骤06：根据所述MOS器件测试结构的版图和所述辅助器件测试结构的版图的对应关系，建立电学方程，根据所述步骤05得到的寄生元件值计算得到所述MOS器件测试结构原始模型中未被去除的寄生元件值；
步骤07：将所述MOS器件测试结构的模型中的所述源区和所述漏区的原始寄生元件值减去所述步骤06得到的所述未被去除的寄生元件值来对所述MOS器件测试结构原始模型进行修正，从而得到去嵌到栅极与源区和漏区平面(PA)的所述本征MOS器件的模型。
优选地，所述步骤02包括：分别对所述MOS器件测试结构及其去嵌结构进行S参数测试，得到所述MOS器件测试结构及其去嵌结构的S参数；根据open-short去嵌方法，得到所述MOS器件的测试结构的去嵌后的S参数，Y参数，Z参数。
优选地，所述步骤05中，所述采用所述步骤04中的S参数得到所述辅助器件测试结构的子电路结构中的原始寄生元件值包括：
步骤051：分别对所述辅助器件测试结构、所述辅助开路测试结构，以及所述辅助短路测试结构进行S参数测试，得到所述辅助器件测试结构的S参数、所述辅助开路测试结构的S参数、以及所述辅助短路测试结构的S参数；按照open-short去嵌方法，对辅助测试结构进行去嵌，得到辅助器件测试结构的去嵌后的S参数，Y参数，Z参数；
步骤052：根据所述步骤051中得到的去嵌后的Z参数和Y参数确定第一栅极与源区和漏区平面(PA)到所述辅助器件测试结构的去嵌平面之间的寄生电容值Cpa和寄生电阻值Rpa；其中，寄生电容值Cpa和寄生电阻值Rpa为：
w＝2πf，Rpa＝Real(Z22-Z12)，其中，Imag为取虚部，f为频率，Real为取实部，Y12为辅助器件测试结构去嵌后Y参数矩阵对应的第一行第二列数值，Z12为辅助器件测试结构去嵌后Z参数矩阵对应的第一行第二列数值，Z22为辅助器件测试结构去嵌后Z参数矩阵对应的第二行第二列数值。
优选地，所述MOS器件测试结构模型的子电路结构中的原始寄生元件值包括：Rd、Rs、Cgdo和Cgso；所述MOS器件测试结构原始模型中未被去除的寄生元件值包括ΔRd、ΔRs、ΔCgdo和ΔCgso；
所述MOS器件测试结构的引出极的多个叉指在漏区的叉指指数为N，在源区的叉指指数为N+1，所述辅助器件测试结构的引出极的多个叉指在假漏区的叉指指数为N，在假源区的叉指指数为N+1，所述MOS器件测试结构原始模型中未被去除的寄生元件值ΔRd、ΔRs、ΔCgdo和ΔCgso与所述步骤052得到的所述寄生电容值Cpa和所述寄生电阻值Rpa的关系如下：
ΔRd//ΔRs＝Rpa
ΔRd/ΔRs＝(N+1)/N
ΔCgdo+ΔCgso＝Cpa
ΔCgdo/ΔCgso＝N/(N+1)；
所述步骤06中，根据上述关系得到ΔRd，ΔRs，ΔCgdo和ΔCgso。
优选地，所述步骤07中包括：将所述MOS器件测试结构模型的子电路结构中的原始寄生元件值Rd、Rs、Cgdo、Cgso分别减去未被去除的寄生元件值ΔRd、ΔRs、ΔCgdo、ΔCgso，得到修正后的Rd、Rs、Cgdo、Cgso，从而对所述MOS器件测试结构原始模型进行修正，以得到去嵌到栅极与源区和漏区平面(PA)的本征MOS器件模型。
本发明借助一组辅助器件测试结构表征现有去嵌方法无法去除的寄生因素，并使用该寄生因素对现有去嵌方法得到的器件模型进行修正，从而完整地去除测试结构带来的寄生因素，实现将器件的去嵌平面由后道互连线的金属平面推进到多晶硅/有源区(PA)平面，得到本征MOS器件的模型。本发明的优点在于：将器件之外的寄生因素全部分离，即可分别得到器件本征模型与后道寄生模型，对不同尺寸的MOS器件，有利于构建物理基scalable的MOS器件模型，并且可以利用业界成熟的后道互连建模方案提高后道模型的精度。设计人员在选择器件时脱离了测试结构的限制，从而提高了器件选型和版图优化的灵活性。
附图说明
图1为本发明的一个较佳实施例的射频MOS器件测试结构的截面结构示意图
图2为本发明的上述较佳实施例的射频MOS器件测试结构版图连接示意图和相应的MOS器件测试结构的关键区域俯视结构示意图
图3为本发明的上述较佳实施例的开路测试结构版图连接示意图和相应的开路测试结构的关键区域俯视结构示意图
图4为本发明的上述较佳实施例的短路测试结构版图连接示意图和相应的短路测试结构的关键区域俯视结构示意图
图5为本发明的上述较佳实施例的MOS器件测试结构模型的子电路结构示意图
图6为本发明的上述较佳实施例的辅助器件测试结构的截面示意图
图7为本发明的上述较佳实施例的辅助器件测试结构版图连接示意图和相应的辅助器件测试结构的关键区域俯视结构示意图
图8为本发明的上述较佳实施例的辅助开路测试结构版图连接示意图和相应的开路测试结构的关键区域俯视结构示意图
图9为本发明的上述较佳实施例的辅助短路测试结构版图连接示意图和相应的短路测试结构的关键区域俯视结构示意图
图10为本发明的上述较佳实施例的辅助器件测试结构的子电路结构示意图
图11为本发明的上述较佳实施例的射频MOS器件建模方法的流程示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
以下结合附图1-11和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
本实施例中，请参阅图1，MOS器件测试结构包括本征MOS器件、位于所述本征MOS器件上的第一互连层、第一引出极和第一接触结构；本征MOS器件具有第一半导体衬底101、位于第一半导体衬底101上的有源区102，位于有源区102上的栅氧层106和第一栅极105、位于第一栅极105两侧的有源区102中的源区107和漏区108；第一互连层位于第一栅极105、源区107和漏区108上，这里第一互连层可为多层，至少为一层，每层互连层包括通孔103和金属层104，在图1所示的MOS器件测试结构中的去嵌平面包括PA、M1和M2(粗虚线所示)；MOS器件测试结构中，第一引出极包括在第一互连层上的第一栅极引出极、与第一栅极引出极通过通孔连接的由第一栅极构成的多个第一栅极叉指、漏区引出极、以及漏区引出极的多个叉指；第一接触结构包括第一接地接触端和第一信号接触端；图1中，显示了多层互连金属层，粗虚线表示可以选择的去嵌平面，这里，以选择去嵌平面M1为例，后续以选择去嵌平面M1为例进行说明，但这不用于限制本发明的范围；在MOS器件测试结构中，第一栅极引出极和漏区引出极分别与第一信号接触端连接；与源区相连接的源区引出极与第一接地接触端相连接；请参阅图2，图2中左边为MOS器件测试结构版图连接示意图，右边为对应的MOS器件测试结构俯视示意图；MOS器件测试结构的引出极为多叉指结构；MOS器件测试结构版图中，S表示第一信号接触端的图案，G表示第一接地接触端的图案，图中的四个第一接地接触端之间短接并且接地；该图中左右两侧分别有两个G和一个S，因此称为GSG接触(GSGpad)，DUT1为右边的MOS器件测试结构的位置；MOS器件测试结构中，漏区引出极D1图案的叉指图案位于漏区图案上(图2中右图中的虚线方块表示下方为通孔图案)，第一栅极引出极G1的图案位于第一栅极叉指图案上的通孔图案(图2右图中的实线方块表示第一栅极叉指图案上的通孔图案)上，漏区引出极D1图案和第一栅极引出极G1的图案分别与第一信号接触端的图案连接；源区S1的图案与第一接地接触端G1的图案相连接而接地；
射频MOS器件测试结构的去嵌结构包括开路测试结构和短路测试结构；
开路测试结构包括：在上述MOS器件测试结构的基础上，在第一互连层的去嵌平面M1中，将该去嵌平面M1下方的所有通孔和第一栅极去除，(如果去嵌平面为M2，则将去嵌平面M2下方的所有通孔、金属层和第一栅极去除，保留去嵌平面M2的金属层)并且用介质填充该通孔去除的位置和第一栅极去除的位置，以使信号接触端与第一栅极、源区、漏区的连接在去嵌平面位置断开，从而只存在信号接触端与所选择的去嵌平面的金属层的连接。请参阅图3，图3中左边为开路测试结构版图连接示意图，右边为相应的开路测试结构的俯视结构，在开路测试结构版图中，在上述MOS器件测试结构版图的基础上，图3右边的开路测试结构的俯视结构中，去除第一栅极引出极G1的所有第一栅极叉指图案、第一栅极叉指图案上的通孔图案、以及源区上的通孔图案；
短路测试结构包括：在开路测试结构的基础上，在去嵌平面(M1)中，将漏区引出极D1的所有叉指连接到第一栅极引出极G1上，以实现第一栅极引出极G1与漏区引出极D1之间的短接，并同时与第一接地接触端短接；请参阅图4，图4中左边为短路测试结构版图连接示意图，右边为相应的短路测试结构的俯视结构，在上述开路测试结构版图的基础上，如图4右边的短路测试结构的俯视结构所示，漏区引出极D1图案的叉指图案与第一栅极引出极G1图案的叉指图案之间短接，并同时与第一接地接触端G的图案短接，并且，如图4左边的版图所示，第一接地接触端G的图案与源区S1的图案之间连接。
本实施例中，采用射频MOS器件的辅助测试结构，来表征上述射频MOS器件测试结构的去嵌平面M1到PA平面之间的寄生元件值，通过电学分析来校正射频MOS器件原始模型，从而得到去嵌到PA平面的MOS器件模型；这里，射频MOS器件的辅助测试结构，作为射频MOS器件测试结构的辅助测试结构，其包括：辅助器件测试结构、接触结构和辅助器件测试结构的去嵌结构，辅助器件测试结构的去嵌结构包括开路测试结构和辅助短路测试结构；其中，
请参阅图6，辅助器件测试结构包括本征辅助器件、位于本征辅助器件上的第二互连层、以及第二引出极；本征辅助器件包括第二半导体衬底201，位于第二半导体衬底201上的浅沟槽隔离结构STI，位于浅沟槽隔离结构STI表面的栅氧层205和第二栅极204，以及位于第二栅极204两侧的浅沟槽隔离结构STI的假源区和假漏区(虚线所示)，这里的假源区和假漏区实质上还是浅沟槽隔离结构的材料，没有经过任何离子掺杂处理；可以看做是将MOS器件测试结构中的有源区用浅沟槽隔离结构代替，因此，原有的源区和漏区都去掉了，而在原有源区和漏区相应的位置用连线连接源漏引出极，从而可以看做是将源漏区短接；这里的辅助器件测试结构的第二互连金属层可以为一层或多层，至少包含一层M1(203)，其通过一层通孔202与假源区和假漏区连接，辅助器件测试结构的去嵌平面选为M1(203)，这里选择与MOS器件测试结构中相同的去嵌平面M1为例进行说明；第二互连层位于浅沟槽隔离结构STI表面且在第二栅极204两侧，第二互连层的每个层次包括通孔202和金属层203；通孔202位于假源区上、假漏区上和第二栅极204上；第二引出极包括在互连层上的第二栅极引出极、与第二栅极引出极通过通孔连接的由第二栅极构成的多个第二栅极叉指(图6中未示出，第二栅极上具有通孔，通孔上为第二栅极引出极，第二栅极即为第二栅极叉指)、源漏引出极、以及源漏引出极的多个叉指(金属层203)；需要说明的是，第二栅极引出极顶部和源漏引出极顶部及其多个叉指顶部齐平。第二栅极引出极位于第二栅极叉指204上的通孔上，源漏引出极的叉指位于假源区和假漏区上的通孔上。接触结构包括接地接触端和信号接触端；在辅助器件测试结构中，第二栅极引出极和源漏引出极分别与信号接触端连接；辅助器件测试结构的去嵌平面与MOS器件测试结构的去嵌平面相同；图7中左边为辅助器件测试结构版图连接示意图，右边是辅助器件测试结构俯视示意图，S”表示信号接触端的图案，G”表示接地接触端的图案，图中的四个接地接触端之间短接并且接地；该图中两侧各有两个G”和一个S”，因此也是GSG接触(GSGpad)，DUT_R为右边的叉指结构的位置；辅助器件测试结构版图包括本征辅助器件的图案、位于本征辅助器件的图案上的第二互连层的图案、位于第二互连层的图案上的第二引出极的图案；辅助测试结构版图还包括接触结构的图案；在本征辅助器件图案中，浅沟槽隔离结构的图案，位于浅沟槽隔离结构的图案上的第二栅极图案，以及位于第二栅极图案两侧的浅沟槽隔离结构的图案中的假源区图案和假漏区图案，假源区图案和假漏区图案之间短接；第二互连层图案位于浅沟槽隔离结构图案上且在第二栅极图案两侧，每层第二互连层图案包括金属层图案和通孔图案，其中，通孔图案位于假源区图案上、假漏区图案上和第二栅极图案上；第二引出极图案包括在第二互连层图案上的第二栅极引出极图案G2、与第二栅极引出极图案G2通过通孔图案连接的由第二栅极图案构成的多个第二栅极叉指图案、源漏引出极图案SD、以及源漏引出极图案SD的多个叉指图案；第二栅极引出极图案G2位于第二栅极叉指图案上的通孔图案(图7右图中的实线方块表示第二栅极叉指图案和第二栅极引出极图案之间具有通孔)上，源漏引出极图案SD的叉指图案位于假源区图案和假漏区图案上的通孔图案上(图7右图中的虚线方块表示叉指下方具有通孔图案)；接触结构的图案中包括接地接触端的图案G”和信号接触端的图案S”；在辅助器件测试结构版图中，第二栅极引出极的图案G2和源漏引出极的图案SD分别与信号接触端的图案S”连接；这里，MOS器件测试结构中的图案与辅助测试结构中的图案相同；用辅助测试结构中的所浅沟槽隔离结构的图案替换MOS器件测试结构中的有源区的图案，并且MOS器件测试结构中的其余图案不变的情况下得到该辅助测试结构的图案；也即是，本实施例中，MOS器件测试结构的版图的图案和尺寸分别与辅助测试结构的版图中的图案和尺寸相同，只是在MOS器件测试结构中有源区的位置替换为浅沟槽隔离结构。
辅助开路测试结构包括：在辅助器件测试结构的基础上，在辅助器件结构所选择的去嵌平面M1中，将去嵌平面下方的金属层、通孔和第二栅极去除，用介质填充去除的金属层的位置、通孔的位置和第二栅极的位置，以使信号接触端与栅极叉指与假源区和假漏区的连接在所述去嵌平面位置断开，从而只存在信号接触端与去嵌平面的金属层的连接。请参阅图8，左边为辅助开路测试结构版图连接示意图，右边为相应的辅助开路测试结构的俯视结构，辅助开路测试结构版图包括：在上述辅助器件测试结构版图的基础上，去除所有第二栅极叉指图案G2；以实现信号接触端图案与栅极叉指图案、假源区图案、假漏区图案的连接在去嵌平面位置断开；
辅助短路测试结构包括：在辅助开路测试结构的基础上，在去嵌平面M1中，将源漏引出极的所有叉指连接到第二栅极引出极上，以实现第二栅极引出极与源漏引出极之间的短接；其中，第二互连层的去嵌平面与MOS器件测试结构的去嵌平面相同。请参阅图9，左边为辅助短路测试结构版图连接示意图，右边为相应的辅助短路测试结构的俯视结构，如图9右边的短路测试结构的俯视结构所示，源漏引出极D2与第二栅极引出极G2之间短接，并且，如图9左边的版图所示，在上述辅助开路测试结构版图的基础上，在去嵌平面M1中，将源漏引出极图案SD的所有叉指的图案连接到第二栅极引出极的图案G2上，以实现第二栅极引出极G2与源漏引出极SD之间的短接，并且同时与接地接触端图案短接。
请参阅图11，根据上述的辅助测试结构和辅助测试结构版图进行的射频MOS器件的建模方法，其包括：
步骤01：提供射频MOS器件测试结构及其去嵌结构；
具体的，射频MOS器件测试结构及其去嵌结构可以参考上述描述，这里不再赘述。
步骤02：选取MOS器件测试结构的去嵌平面，对MOS器件测试结构及其去嵌结构进行S参数测试，对MOS器件进行去嵌到第一互连金属层中所选取的去嵌平面，得到MOS器件的测试结构的去嵌后的S参数；
具体的，这里，去嵌平面为M1，步骤02具体包括：
步骤201：分别对MOS器件测试结构，开路测试结构，短路测试结构进行S参数测试，得到MOS器件测试结构的S参数[S]DUT，开路测试结构S参数[S]open，短路测试结构S参数[S]short。
步骤202：将上述测试所得的S参数转换为Y参数，分别得到[Y]DUT，[Y]open，[Y]short。
步骤203：基于上述Y参数可得到[Y]DUT-open＝[Y]DUT-[Y]open，[Y]short-open＝[Y]short-[Y]open。
步骤204：将得到的[Y]DUT-open和[Y]short-open转化为[Z]DUT-open和[Z]short-open。
步骤205：通过将[Z]DUT-open和[Z]short-open相减得到MOS器件测试结构本身的精确的Z参数：[Z]device＝[Z]DUT-open-[Z]short-open。
步骤206：将Z参数[Z]device转换回S参数，得到[S]device即为经过去嵌后的MOS器件测试结构的精确的S参数。该精确的S参数即为本步骤02中的去嵌后的S参数。
步骤03：采用步骤02中的S参数，选定用于建立MOS器件测试结构模型的子电路结构，抽取子电路结构中的原始寄生元件值，对MOS器件测试结构进行建模得到MOS器件测试结构原始模型；
具体的，请参阅图5，为本实施例的MOS器件测试结构模型的子电路结构示意图；利用去嵌后的S参数进行MOS器件测试结构进行建模，可以采用业界的建模方法，这里不再赘述。
步骤04：选取辅助器件测试结构的去嵌平面，对辅助器件测试结构及其去嵌结构进行S参数测试，对辅助测试结构进行去嵌到第二互连金属层中的所选取的去嵌平面，得到辅助器件测试结构的去嵌后的S参数；
具体的，辅助器件测试结构的互连金属层中的去嵌平面与MOS器件测试结构的互连金属层中的去嵌平面相同，均为M1平面；关于辅助器件测试结构及其去去嵌结构的描述可以参阅上述描述，这里不再赘述。
这里，去嵌平面为M1，步骤04中的去嵌后的S参数的获取具体包括：
步骤401：分别对辅助器件测试结构，辅助开路测试结构，辅助短路测试结构进行S参数测试，得到辅助器件测试结构的S参数[S]DUT，辅助开路测试结构S参数[S]open，辅助短路测试结构S参数[S]short。
步骤402：将上述测试所得的S参数转换为Y参数，分别得到[Y]DUT，[Y]open，[Y]short。
步骤403：基于上述Y参数可得到[Y]DUT-open＝[Y]DUT-[Y]open，[Y]short-open＝[Y]short-[Y]open。
步骤404：将得到的[Y]DUT-open和[Y]short-open转化为[Z]DUT-open和[Z]short-open。
步骤405：通过将[Z]DUT-open和[Z]short-open相减得到辅助器件测试结构本身的精确的Z参数：[Z]device＝[Z]DUT-open-[Z]short-open。
步骤406：将Z参数[Z]device转换回S参数，得到[S]device即为经过去嵌后的辅助器件测试结构的精确的S参数。该精确的S参数即为本步骤04中的去嵌后的S参数。
步骤05：对辅助器件测试结构进行电学分析，提取辅助器件测试结构的子电路结构，采用步骤04中的S参数得到辅助器件测试结构的子电路结构中栅极与源区和漏区平面到辅助器件测试结构的第二互连金属层中的去嵌平面之间的寄生元件值；
具体的，本实施例中所采用如图10所示的辅助器件测试结构的子电路结构，采用步骤04中的S参数得到辅助器件测试结构的子电路结构中的原始寄生元件值包括：
步骤051：分别对辅助器件测试结构、辅助开路测试结构，以及辅助短路测试结构进行S参数测试，得到辅助器件测试结构的S参数、辅助开路测试结构的S参数、以及辅助短路测试结构的S参数；按照open-short去嵌方法，对辅助测试结构进行去嵌，得到辅助器件测试结构的去嵌后的S参数，并转换为Y参数，Z参数；
步骤052：根据步骤051中得到的去嵌后的Z参数和Y参数确定第一栅极与源区和漏区平面PA到辅助器件测试结构的去嵌平面M1之间的寄生电容值Cpa和寄生电阻值Rpa；
其中，寄生电容值Cpa和寄生电阻值Rpa为：
w＝2πf，Rpa＝Real(Z22-Z12)，其中，Imag为取虚部，f为频率，Real为取实部，Y12为辅助器件测试结构去嵌后Y参数矩阵对应的第一行第二列数值，Z12为辅助器件测试结构去嵌后Z参数矩阵对应的第一行第二列数值，Z22为辅助器件测试结构去嵌后Z参数矩阵对应的第二行第二列数值。。
步骤06：根据MOS器件测试结构的版图和辅助器件测试结构的版图的对应关系，建立电学方程，根据步骤05得到的寄生元件值计算得到MOS器件测试结构原始模型中未被去除的寄生元件值；
具体的，MOS器件测试结构原始模型的原始寄生元件值为MOS器件测试结构模型的子电路结构中的原始寄生元件值，其包括：Rd、Rs、Cgdo和Cgso；所述MOS器件测试结构原始模型中未被去除的寄生元件值包括ΔRd、ΔRs、ΔCgdo和ΔCgso；
MOS器件测试结构的引出极的多个叉指在漏区的叉指指数为N，在源区的叉指指数为N+1，辅助器件测试结构的引出极的多个叉指在假漏区的叉指指数为N，在假源区的叉指指数为N+1，MOS器件测试结构原始模型中未被去除的寄生元件值ΔRd、ΔRs、ΔCgdo和ΔCgso与所述步骤055得到的寄生电容值Cpa和寄生电阻值Rpa的关系如下：
ΔRd//ΔRs＝Rpa
ΔRd/ΔRs＝(N+1)/N
ΔCgdo+ΔCgso＝Cpa
ΔCgdo/ΔCgso＝N/(N+1)；
本步骤06中，根据上述关系得到ΔRd，ΔRs，ΔCgdo和ΔCgso；
步骤07：将MOS器件测试结构的模型中的源区和漏区的原始寄生元件值减去步骤06得到的未被去除的寄生元件值来对MOS器件测试结构原始模型进行修正，从而得到去嵌到栅极与源区和漏区平面的本征MOS器件模型。
具体的，将MOS器件测试结构原始模型的原始寄生元件值Rd、Rs、Cgdo、Cgso分别减去未被去除的寄生元件值ΔRd、ΔRs、ΔCgdo、ΔCgso，得到修正后的Rd、Rs、Cgdo、Cgso，从而对MOS器件测试结构原始模型进行修正，以得到去嵌到栅极与源区和漏区平面PA的本征MOS器件模型。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (9)

1.一种用于射频MOS器件建模的辅助器件测试结构，其特征在于，所述辅助器件测试结构包括：本征辅助器件、位于所述本征辅助器件上的多层互连层、以及引出极；所述本征辅助器件包括半导体衬底，位于所述半导体衬底上的浅沟槽隔离结构，位于所述浅沟槽隔离结构表面的栅极，以及位于所述栅极两侧的所述浅沟槽隔离结构中的假源区和假漏区，所述假源区和所述假漏区之间短接；所述互连层位于所述浅沟槽隔离结构表面且在所述栅极两侧，每层所述互连层包括金属层和通孔，其中，通孔位于所述假源区上、所述假漏区上和所述栅极上；所述引出极包括在所述互连层上的栅极引出极、由栅极构成的多个栅极叉指、源漏引出极、以及源漏引出极的多个叉指；所述栅极引出极位于所述栅极叉指上的通孔上，所述源漏引出极的叉指位于所述假源区和所述假漏区上的通孔上。
2.一种用于射频MOS器件建模的辅助测试结构，其特征在于，所述辅助测试结构包括：权利要求1所述的辅助器件测试结构、接触结构和辅助器件测试结构的去嵌结构；所述辅助器件测试结构的去嵌结构包括辅助开路测试结构和辅助短路测试结构；其中，
所述接触结构包括接地接触端和信号接触端；在所述辅助器件测试结构中，所述栅极引出极和所述源漏引出极分别与所述信号接触端连接；
所述辅助开路测试结构包括：在所述辅助器件测试结构的基础上，在所述辅助器件结构所选择的去嵌平面中，将所述去嵌平面下方的金属层、通孔和栅极叉指去除，用介质填充所述金属层的位置、所述通孔的位置和所述栅极的位置，以使所述信号接触端与所述栅极叉指及与所述假源区和所述假漏区的连接在所述去嵌平面位置断开，从而只存在所述信号接触端与所述的去嵌平面的金属层的连接。
所述辅助短路测试结构包括：在所述辅助开路测试结构的基础上，在所述去嵌平面中，将所述源漏引出极的所有叉指连接到所述栅极引出极上，以实现所述栅极引出极与所述源漏引出极之间的短接，并同时与接地接触端短接。
3.根据权利要求2所述的辅助测试结构，其特征在于，所述射频MOS器件建模时，还采用MOS器件测试结构、第一接触结构以及MOS器件测试结构的去嵌结构；所述MOS器件测试结构的去嵌结构包括开路测试结构和短路测试结构；其中，
所述MOS器件测试结构包括：本征MOS器件、位于所述本征MOS器件上的第一互连层、以及第一引出极；所述本征MOS器件包括半导体衬底，位于所述半导体衬底上的有源区，位于所述有源区上的第一栅极，位于所述第一栅极两侧的有源区中的源区和漏区；所述第一互连层位于所述栅极、所述源区和所述漏区上，所述第一互连层的每个层次均包括金属层和通孔，其中，所述第一互连层的通孔位于所述源区上、所述漏区上和所述栅极上，源区接地；所述第一引出极包括在所述第一互连层上的第一栅极引出极、由第一栅极构成的多个第一栅极叉指、漏区引出极、以及漏区引出极的多个叉指；所述第一栅极引出极的叉指位于所述第一栅极上的通孔上，所述漏区引出极的叉指位于所述漏区上的通孔上；
所述第一接触结构包括第一接地接触端和第一信号接触端；在所述MOS器件测试结构中，所述第一栅极引出极和所述漏区引出极分别与所述第一信号接触端连接；
所述开路测试结构包括：在所述MOS器件测试结构的基础上，在所述MOS器件结构所选择的去嵌平面中，将该去嵌平面下方的金属层、通孔和所述第一栅极叉指去除，用介质填充所去除的金属层的位置、所去除的通孔的位置和所去除的第一栅极的位置，以使所述信号接触端与所述栅极、和所述漏区的连接在所述去嵌平面位置断开，从而只存在所述信号接触端与所述去嵌平面的金属层的连接。
所述短路测试结构包括：在所述开路测试结构的基础上，在所述去嵌平面中，将所述漏区引出极的所有叉指连接到所述第一栅极引出极上，以实现所述第一栅极引出极与所述漏区引出极之间的短接，并同时与所述第一接地接触端短接。
4.根据权利要求3所述的辅助测试结构，其特征在于，在所述MOS器件测试结构的基础上，用所述辅助测试结构中的所述浅沟槽隔离结构替换所述MOS器件测试结构中的有源区，从而得到所述辅助测试结构；所述辅助测试结构中的浅沟槽隔离结构的图案与所述的MOS器件测试结构中的有源区的图案相同，所述辅助测试结构中的栅极，假源区，假漏区与所述MOS器件测试结构中的第一栅极，源区，漏区的位置和叉指的数量相同。
5.一种利用权利要求2所述的辅助测试结构进行射频MOS器件建模的方法，其特征在于，包括：
步骤01：提供射频MOS器件测试结构及其去嵌结构；
步骤02：选取所述MOS器件测试结构的去嵌平面，对所述MOS器件测试结构及其去嵌结构进行S参数测试，对所述MOS器件进行去嵌到所述第一互连层的所选取的去嵌平面，得到所述MOS器件的测试结构的去嵌后的S参数；
步骤03：采用所述步骤02中的S参数，选定用于建立MOS器件测试结构模型的子电路结构，抽取所述子电路结构中的原始寄生元件值，对所述MOS器件测试结构进行建模得到MOS器件测试结构原始模型；
步骤04：提供所述辅助器件测试结构及其去嵌结构；选取所述辅助器件测试结构的去嵌平面，该去嵌平面与步骤02中选取的去嵌平面一致，对所述辅助器件测试结构及其去嵌结构进行S参数测试，对所述辅助测试结构进行去嵌到所选取的去嵌平面，得到所述辅助器件测试结构的去嵌后的S参数；
步骤05：对所述辅助器件测试结构进行电学分析，提取所述辅助器件测试结构的子电路结构，采用所述步骤04中的S参数计算得到所述辅助器件测试结构的所述子电路结构中栅极与源区和漏区平面(PA)到所述去嵌平面之间的寄生元件值；
步骤06：根据所述MOS器件测试结构的版图和所述辅助器件测试结构的版图的对应关系，建立电学方程，根据所述步骤05得到的寄生元件值计算得到所述MOS器件测试结构原始模型中未被去除的寄生元件值；
步骤07：将所述MOS器件测试结构的模型中的所述源区和所述漏区的原始寄生元件值减去所述步骤06得到的所述未被去除的寄生元件值来对所述MOS器件测试结构原始模型进行修正，从而得到去嵌到栅极与源区和漏区平面(PA)的所述本征MOS器件的模型。
6.根据权利要求5所述的方法，其特征在于，所述步骤02包括：分别对所述MOS器件测试结构及其去嵌结构进行S参数测试，得到所述MOS器件测试结构及其去嵌结构的S参数；根据open-short去嵌方法，得到所述MOS器件的测试结构的去嵌后的S参数，Y参数，Z参数。
7.根据权利要求5所述的方法，其特征在于，所述步骤05中，所述采用所述步骤04中的S参数得到所述辅助器件测试结构的子电路结构中的原始寄生元件值包括：
步骤051：分别对所述辅助器件测试结构、所述辅助开路测试结构，以及所述辅助短路测试结构进行S参数测试，得到所述辅助器件测试结构的S参数、所述辅助开路测试结构的S参数、以及所述辅助短路测试结构的S参数；按照open-short去嵌方法，对辅助测试结构进行去嵌，得到辅助器件测试结构的去嵌后的S参数，Y参数，Z参数；
步骤052：根据所述步骤051中得到的去嵌后的Z参数和Y参数确定第一栅极与源区和漏区平面(PA)到所述辅助器件测试结构的去嵌平面之间的寄生电容值Cpa和寄生电阻值Rpa；其中，寄生电容值Cpa和寄生电阻值Rpa为：
w＝2πf，Rpα＝Real(Z22+Z12)，其中，Imag为取虚部，f为频率，Real为取实部，Y12为辅助器件测试结构去嵌后Y参数矩阵对应的第一行第二列数值，Z12为辅助器件测试结构去嵌后Z参数矩阵对应的第一行第二列数值，Z22为辅助器件测试结构去嵌后Z参数矩阵对应的第二行第二列数值。
8.根据权利要求7所述的方法，其特征在于，所述MOS器件测试结构模型的子电路结构中的原始寄生元件值包括：Rd、Rs、Cgdo和Cgso；所述MOS器件测试结构原始模型中未被去除的寄生元件值包括ΔRd、ΔRs、ΔCgdo和ΔCgso；
所述MOS器件测试结构的引出极的多个叉指在漏区的叉指指数为N，在源区的叉指指数为N+1，所述辅助器件测试结构的引出极的多个叉指在假漏区的叉指指数为N，在假源区的叉指指数为N+1，所述MOS器件测试结构原始模型中未被去除的寄生元件值ΔRd、ΔRs、ΔCgdo和ΔCgso与所述步骤052得到的所述寄生电容值Cpa和所述寄生电阻值Rpa的关系如下：
ΔRd//ΔRs＝Rpa
ΔRd/ΔRs＝(N+1)/N
ΔCgdo+ΔCgso＝Cpa
ΔCgdo/ΔCgso＝N/(N+1)；
所述步骤06中，根据上述关系得到ΔRd，ΔRs，ΔCgdo和ΔCgso。
9.根据权利要求8所述的方法，其特征在于，所述步骤07中包括：将所述MOS器件测试结构模型的子电路结构中的原始寄生元件值Rd、Rs、Cgdo、Cgso分别减去未被去除的寄生元件值ΔRd、ΔRs、ΔCgdo、ΔCgso，得到修正后的Rd、Rs、Cgdo、Cgso，从而对所述MOS器件测试结构原始模型进行修正，以得到去嵌到栅极与源区和漏区平面(PA)的本征MOS器件模型。
CN201510974683.5A 2015-12-22 2015-12-22 射频mos器件的建模方法及测试结构 Active CN105428271B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510974683.5A CN105428271B (zh) 2015-12-22 2015-12-22 射频mos器件的建模方法及测试结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510974683.5A CN105428271B (zh) 2015-12-22 2015-12-22 射频mos器件的建模方法及测试结构

Publications (2)

Publication Number Publication Date
CN105428271A true CN105428271A (zh) 2016-03-23
CN105428271B CN105428271B (zh) 2018-05-29

Family

ID=55506382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510974683.5A Active CN105428271B (zh) 2015-12-22 2015-12-22 射频mos器件的建模方法及测试结构

Country Status (1)

Country Link
CN (1) CN105428271B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106093749A (zh) * 2016-06-12 2016-11-09 吴韵秋 一种毫米波/太赫兹超宽带开路—短路去嵌方法及系统
CN106951586A (zh) * 2017-02-15 2017-07-14 上海集成电路研发中心有限公司 一种考虑温度效应的射频mos器件的建模方法
CN107195563A (zh) * 2017-05-23 2017-09-22 上海华虹宏力半导体制造有限公司 寄生rc网络的提取方法
CN107679262A (zh) * 2017-08-11 2018-02-09 上海集成电路研发中心有限公司 一种mos器件衬底外围寄生电阻的建模方法
WO2018054096A1 (zh) * 2016-09-20 2018-03-29 上海集成电路研发中心有限公司 半导体器件的测试优化方法和系统及建模优化方法和系统
CN107967371A (zh) * 2016-10-18 2018-04-27 展讯通信（上海）有限公司 删除Net上多余金属线的方法及装置
CN108899320A (zh) * 2018-07-20 2018-11-27 上海华力微电子有限公司 一种mosfet栅氧化层电容校准结构
CN109683078A (zh) * 2018-12-18 2019-04-26 中国电子科技集团公司第十三研究所 肖特基二极管测试方法及装置
CN109977522A (zh) * 2019-03-20 2019-07-05 上海集成电路研发中心有限公司 一种可伸缩去嵌模型的形成及去嵌方法
CN111159964A (zh) * 2019-12-18 2020-05-15 上海集成电路研发中心有限公司 一种建立mosfet中可伸缩电阻模型的方法
CN113436974A (zh) * 2021-06-28 2021-09-24 深圳市时代速信科技有限公司 一种半导体器件及其制备方法
CN113723037A (zh) * 2021-09-06 2021-11-30 上海集成电路研发中心有限公司 用于射频mos器件建模的测试系统和射频mos器件的建模方法
WO2023077624A1 (zh) * 2021-11-03 2023-05-11 长鑫存储技术有限公司 一种集成电路版图检测方法、装置及存储介质
WO2023197400A1 (zh) * 2022-04-12 2023-10-19 长鑫存储技术有限公司 半导体版图结构及半导体测试结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100321042A1 (en) * 2009-06-23 2010-12-23 International Business Machines Corporation Configurable psro structure for measuring frequency dependent capacitive loads
US20110151596A1 (en) * 2009-12-17 2011-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cascaded-Based De-embedding Methodology
CN102136465A (zh) * 2010-01-27 2011-07-27 中芯国际集成电路制造(上海)有限公司 微电容mos变容管和变容二极管的开路去嵌测试结构
CN102194798A (zh) * 2010-03-11 2011-09-21 中芯国际集成电路制造(上海)有限公司 微电容mos变容管和变容二极管的短路去嵌测试结构
CN105022878A (zh) * 2015-07-21 2015-11-04 中国科学院上海高等研究院 射频soi-mos变容管衬底模型及其参数提取方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100321042A1 (en) * 2009-06-23 2010-12-23 International Business Machines Corporation Configurable psro structure for measuring frequency dependent capacitive loads
US20110151596A1 (en) * 2009-12-17 2011-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cascaded-Based De-embedding Methodology
CN102136465A (zh) * 2010-01-27 2011-07-27 中芯国际集成电路制造(上海)有限公司 微电容mos变容管和变容二极管的开路去嵌测试结构
CN102194798A (zh) * 2010-03-11 2011-09-21 中芯国际集成电路制造(上海)有限公司 微电容mos变容管和变容二极管的短路去嵌测试结构
CN105022878A (zh) * 2015-07-21 2015-11-04 中国科学院上海高等研究院 射频soi-mos变容管衬底模型及其参数提取方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106093749A (zh) * 2016-06-12 2016-11-09 吴韵秋 一种毫米波/太赫兹超宽带开路—短路去嵌方法及系统
CN106093749B (zh) * 2016-06-12 2018-09-21 成都通量科技有限公司 一种毫米波/太赫兹超宽带开路—短路去嵌方法及系统
WO2018054096A1 (zh) * 2016-09-20 2018-03-29 上海集成电路研发中心有限公司 半导体器件的测试优化方法和系统及建模优化方法和系统
CN107967371B (zh) * 2016-10-18 2021-02-23 展讯通信（上海）有限公司 删除Net上多余金属线的方法及装置
CN107967371A (zh) * 2016-10-18 2018-04-27 展讯通信（上海）有限公司 删除Net上多余金属线的方法及装置
CN106951586A (zh) * 2017-02-15 2017-07-14 上海集成电路研发中心有限公司 一种考虑温度效应的射频mos器件的建模方法
CN106951586B (zh) * 2017-02-15 2020-05-15 上海集成电路研发中心有限公司 一种考虑温度效应的射频mos器件的建模方法
CN107195563B (zh) * 2017-05-23 2020-04-10 上海华虹宏力半导体制造有限公司 寄生rc网络的提取方法
CN107195563A (zh) * 2017-05-23 2017-09-22 上海华虹宏力半导体制造有限公司 寄生rc网络的提取方法
CN107679262B (zh) * 2017-08-11 2021-03-26 上海集成电路研发中心有限公司 一种mos器件衬底外围寄生电阻的建模方法
CN107679262A (zh) * 2017-08-11 2018-02-09 上海集成电路研发中心有限公司 一种mos器件衬底外围寄生电阻的建模方法
CN108899320A (zh) * 2018-07-20 2018-11-27 上海华力微电子有限公司 一种mosfet栅氧化层电容校准结构
CN109683078A (zh) * 2018-12-18 2019-04-26 中国电子科技集团公司第十三研究所 肖特基二极管测试方法及装置
CN109683078B (zh) * 2018-12-18 2021-05-04 中国电子科技集团公司第十三研究所 肖特基二极管测试方法及装置
CN109977522A (zh) * 2019-03-20 2019-07-05 上海集成电路研发中心有限公司 一种可伸缩去嵌模型的形成及去嵌方法
CN111159964A (zh) * 2019-12-18 2020-05-15 上海集成电路研发中心有限公司 一种建立mosfet中可伸缩电阻模型的方法
CN111159964B (zh) * 2019-12-18 2023-09-05 上海集成电路研发中心有限公司 一种建立mosfet中可伸缩电阻模型的方法
CN113436974A (zh) * 2021-06-28 2021-09-24 深圳市时代速信科技有限公司 一种半导体器件及其制备方法
CN113436974B (zh) * 2021-06-28 2022-06-24 深圳市时代速信科技有限公司 一种半导体器件及其制备方法
CN113723037A (zh) * 2021-09-06 2021-11-30 上海集成电路研发中心有限公司 用于射频mos器件建模的测试系统和射频mos器件的建模方法
WO2023077624A1 (zh) * 2021-11-03 2023-05-11 长鑫存储技术有限公司 一种集成电路版图检测方法、装置及存储介质
WO2023197400A1 (zh) * 2022-04-12 2023-10-19 长鑫存储技术有限公司 半导体版图结构及半导体测试结构

Also Published As

Publication number Publication date
CN105428271B (zh) 2018-05-29

Similar Documents

Publication Publication Date Title
CN105428271A (zh) 射频mos器件的建模方法及测试结构
CN101551831B (zh) 一种与总剂量辐射相关的器件建模方法
US8115500B2 (en) Accurate capacitance measurement for ultra large scale integrated circuits
CN102103167B (zh) 基于级联的去嵌入方法
CN102956620B (zh) Mos晶体管结电容测试结构及表征方法
US20090216480A1 (en) Device under test de-embedding
US9305884B1 (en) Overlay mark and method for forming the same
CN103094253B (zh) 一种栅极氧化层测试结构
CN107195563A (zh) 寄生rc网络的提取方法
CN107764642A (zh) 一种红砂岩路基压实度检测方法
CN108563801A (zh) 一种提取FinFET寄生电阻模型的测试结构和方法
CN102411659B (zh) 硅片通孔等效电路模型及模型参数提取方法
KR100859475B1 (ko) 파라미터의 직접 추출법으로 가변 커패시터를 모델링하는방법
CN106815380B (zh) 一种提取寄生电阻的方法及系统
CN106815379B (zh) 一种提取寄生电容的方法及系统
CN104103628B (zh) 晶体管重叠电容的测试结构及其测试方法
CN106951586B (zh) 一种考虑温度效应的射频mos器件的建模方法
CN102313862B (zh) 片上型四端口射频器件射频测试的去嵌方法
US7305643B2 (en) Method of tiling analog circuits that include resistors and capacitors
CN102419783B (zh) 射频压焊块等效电路模型及其参数提取方法
CN108899320B (zh) 一种mosfet栅氧化层电容校准结构
CN102521447B (zh) 基于二进制组合的毫米波场效应晶体管参数化建模方法
CN109254494B (zh) 一种光学邻近修正方法
CN104462728B (zh) 半导体器件的模拟方法及模拟装置
Scuderi et al. A scalable model for silicon spiral inductors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant