CN109977522A - 一种可伸缩去嵌模型的形成及去嵌方法 - Google Patents
一种可伸缩去嵌模型的形成及去嵌方法 Download PDFInfo
- Publication number
- CN109977522A CN109977522A CN201910213118.5A CN201910213118A CN109977522A CN 109977522 A CN109977522 A CN 109977522A CN 201910213118 A CN201910213118 A CN 201910213118A CN 109977522 A CN109977522 A CN 109977522A
- Authority
- CN
- China
- Prior art keywords
- embedding
- scalable
- value
- sub
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开的一种可伸缩去嵌模型的形成方法,包括如下步骤:S01:确定待测器件的辅助去嵌结构;S02:确定辅助去嵌结构的M个关键尺寸以及各个关键尺寸的变化范围;S03:确定所述辅助去嵌结构的子电路结构;S04:选取K套关键尺寸值,并分别测试得出其对应的辅助去嵌结构的S参数,根据不同关键尺寸值下的S参数确定所述子电路结构中N个元件值的大小;S05:建立N个元件值相对于M个关键尺寸的可伸缩方程,所述可伸缩方程组合起来形成可伸缩模型。本发明提供的一种可伸缩的去嵌模型,并利用该可伸缩去嵌模型对不同尺寸的待测器件进行去嵌处理,采用一个可伸缩的去嵌模型实现多个待测器件的去嵌,在保证精度的同时,减小了测试版图面积,节约了成本。
Description
技术领域
本发明涉及半导体器件的测试领域,具体涉及一种可伸缩去嵌模型的形成及去嵌方法。
背景技术
由于在射频领域无法获得理想的开路短路,对器件性能的测试通常采用测试S参数的方法获取,而在测试S参数的过程中,必须设计与测量设备(测试探针)等匹配的测试pad,通常该pad面积较大,带来的寄生较大,所以必须对器件的测试结果进行去嵌处理。
目前对器件的去嵌方法通常采用使用open-short等辅助测试结构的方法,通过相应的去嵌算法运算得到待测器件的测试数据。由于待测器件本身尺寸的变化,其与测试pad连线布局也会有相应的变化,因此与之对应的去嵌辅助结构的版图布局也会有所变化,为获取可靠的测试结果及足够的测试精度,通常会对由于器件尺寸变化引起的辅助结构的变化进行一对一的配套设计,否则如果公用一套去嵌结构的话会引起明显的精度损失。但对待测器件全部独立设计测试结构,会需要很大的版图面积的开销,尤其在对器件进行批量建模时,其去嵌辅助结构所占的版图面积会很大。
若能够设计出一种可伸缩的去嵌模型,该模型能够预测出不同尺寸的待测器件的S参数,则会在同一片晶圆上去除重复的多个去嵌版图。
发明内容
本发明的目的是提供一种可伸缩的去嵌模型,并利用该可伸缩去嵌模型对不同尺寸的待测器件进行去嵌处理,采用一个可伸缩的去嵌模型实现多个待测器件的去嵌,在保证精度的同时,减小了测试版图面积,节约了成本。
为了实现上述目的,本发明采用如下技术方案:一种可伸缩去嵌模型的形成方法,包括如下步骤:
S01:确定待测器件的辅助去嵌结构;
S02:确定辅助去嵌结构的M个关键尺寸以及各个关键尺寸的变化范围,所述关键尺寸指的是当待测器件的尺寸发生变化时,该辅助去嵌结构中发生对应变化的参数;
S03:确定所述辅助去嵌结构的子电路结构,其中,所述子电路结构中包括N个元件;
S04:选取K套关键尺寸值,并测试得出K套关键尺寸值对应的辅助去嵌结构的S参数,根据不同关键尺寸值下的S参数确定所述子电路结构中的N个元件值的大小,其中,每套关键尺寸值中包括辅助去嵌结构的M个关键尺寸的值;
S05:建立N个元件值相对于M个关键尺寸的可伸缩方程,所述可伸缩方程组合起来形成可伸缩模型;其中,所述可伸缩方程中,M个关键尺寸为自变量,N个元件值为因变量,且M和N均为大于1的整数,K为大于等于3的整数。
进一步地,所述辅助去嵌结构为open-short辅助去嵌结构。
进一步地,所述open-short辅助去嵌结构对应3个关键尺寸,分别为open-short辅助去嵌结构中待测器件在两个相互垂直方向上的长度X1、X2以及连接待测器件的导线宽度X3。
进一步地,所述辅助去嵌结构的子电路结构包括open子电路结构和short子电路结构,所述可伸缩方程包括open子电路结构的可伸缩方程和short子电路结构的可伸缩方程。
进一步地,所述open子电路结构的可伸缩方程的建立过程为:分别测试K套关键尺寸值下open辅助去嵌结构的S参数Sopen,将S参数Sopen转化为Y参数Yopen,通过分别拟合Yopen11,Yopen22,Yopen12的实部和虚部,确定open子电路结构中的元件值的大小;根据K套关键尺寸值下对应的元件值的大小,建立open子电路结构中元件值C0,C1,Csub,Rsub相对于关键尺寸X1,X2,X3的可伸缩方程:C0=f C0(X1,X2,X3),C1=f C1(X1,X2,X3),Csub=f Csub(X1,X2,X3),Rsub=f Rsub(X1,X2,X3);其中,其中,Yopen11指的是Y参数矩阵对应的第一行第一列数值;Yopen22指的是Y参数矩阵对应的第二行第二列数值;Yopen12指的是Y参数矩阵对应的第一行第二列数值。
所述short子电路结构的可伸缩方程的建立过程为:分别测试K套关键尺寸值下short辅助去嵌结构的S参数Sshort,将S参数Sshort转化为Y参数Yshort,令Y’=Yshort-Yopen,再将Y’转化为Z参数Zshort,通过分别拟合Zshort11,Zshort22,Zshort12的实部和虚部,确定short子电路结构中的元件值的大小;根据K套关键尺寸值下对应的元件值的大小,建立short子电路结构中元件值L1,R1,L2,R2相对于关键尺寸X1,X2,X3的可伸缩方程:L1=f L1(X1,X2,X3),R1=f R1(X1,X2,X3),L2=f L2(X1,X2,X3),R2=f R2(X1,X2,X3);其中,Zshort11指的是Z参数矩阵对应的第一行第一列数值;Zshort22指的是Z参数矩阵对应的第二行第二列数值;Zshort12指的是Z参数矩阵对应的第一行第二列数值。
进一步地,K套关键尺寸包括:最大关键尺寸值X1max、X2max、X3max,最小关键尺寸值X1min、X2min、X3min,典型关键尺寸值X1typ、X2typ、X3typ的组合,其中,K套关键尺寸值的确定方法应保证对于任一关键尺寸值在其他尺寸不变的情况下选取的变化值不小于3个。
进一步地,所述辅助去嵌结构为open-thru辅助去嵌结构、thru辅助去嵌结构、open-short-thru辅助去嵌结构中的一种。
本发明提供的一种采用可伸缩去嵌模型进行去嵌的方法,包括如下步骤:
S01:采用上述方法形成可伸缩去嵌模型;
S02:根据待测器件的尺寸确定其在辅助去嵌结构中对应的M个关键尺寸值;
S03:将上述关键尺寸值代入所述可伸缩去嵌模型中,得出对应的子电路结构中的N个元件值的大小,将大小确定的N个元件值代入所述子电路结构中,并采用仿真工具对子电路结构进行仿真,得出仿真数据;
S04:利用上述仿真数据对所述待测器件进行去嵌处理。
本发明的有益效果为:本发明中形成的可伸缩去嵌模型,可以对于不同尺寸的待测器件进行去嵌,尤其是在批量器件进行去嵌时,不再需要设置一一对应的辅助去嵌版图,采用一个可伸缩的去嵌模型实现多个待测器件的去嵌,在保证精度的同时,减小了测试版图面积,节约了成本。
附图说明
附图1为本发明一种可伸缩去嵌模型形成方法的示意图。
附图2为实施例1中open-short辅助去嵌结构的示意图。
附图3为实施例1中open辅助去嵌结构的示意图。
附图4为实施例1中short辅助去嵌结构的示意图。
附图5为实施例1中open子电路结构的示意图。
附图6为实施例1中short子电路结构的示意图。
附图7为实施例1中去除并联寄生因素后的short子电路结构的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面结合附图对本发明的具体实施方式做进一步的详细说明。
如附图1所示,本发明提供的一种可伸缩去嵌模型的形成方法,包括如下步骤:
S01:确定待测器件的辅助去嵌结构。其中,辅助去嵌结构可以为open-short辅助去嵌结构、open-thru辅助去嵌结构、thru辅助去嵌结构、open-short-thru辅助去嵌结构中的一种。当确定辅助去嵌结构的类型之后,在一系列的待测器件所对应的辅助去嵌结构中,需要选择其中一个来形成本发明中的可伸缩模型,为了保证可伸缩去嵌模型中子电路元件随待测器件尺寸变化的方程符合理论分析,避免实际使用测试数据时,由于测试数据误差可能造成的违背逻辑的情况,在一系列待测器件对应的辅助去嵌结构中,采用对辅助去嵌结构进行mapping测试,基于测试数据提取特征值并选取特征值中位数的方法,选取goldendevice的辅助去嵌结构作为本步骤中的辅助去嵌结构。其中,open辅助去嵌结构的特征值为其一端口的输入电容,short辅助去嵌结构的特征值为其一端口的输入电感。
S02:确定辅助去嵌结构的M个关键尺寸以及各个关键尺寸的变化范围,关键尺寸指的是当待测器件的尺寸发生变化时,该辅助去嵌结构中发生对应变化的参数。
其中,当待测器件为MOS器件,MOS器件的栅极长度、栅极宽度以及栅极叉指数变化时,其对应的辅助去嵌结构发生变化的变量即为上述定义的关键尺寸。当所选取的辅助去嵌结构类型不同时,其对应的关键尺寸也不同,具体的关键尺寸的定义需要根据其具体结构来定义。
S03:确定辅助去嵌结构的子电路结构,其中,子电路结构中包括N个元件。其中,子电路结构与辅助去嵌结构的类型一一对应,当辅助去嵌结构的类型确定之后,其对应的子电路结构也确定,该子电路结构中对应的元件也确定;而具体的元件值则与待测器件的尺寸相关。也就是说,子电路结构是由辅助去嵌结构决定的,而子电路结构中的各个元件值则是由辅助去嵌结构的测试数据决定,辅助去嵌结构的测试数据随辅助去嵌结构的尺寸变化而变化,辅助去嵌结构的尺寸由待测器件的尺寸决定。
S04:选取K套关键尺寸值,并测试得出K套关键尺寸值对应的S参数,根据不同关键尺寸值下的S参数确定所述子电路结构中的N个元件值的大小,其中,每套关键尺寸值中包括辅助去嵌结构的M个关键尺寸的值。为了表述清楚,本发明中采用“元件值”表示子电路结构中对应的元件值参数,采用“元件值的大小”表示子电路结构中对应的具体的元件值;同时,采用“关键尺寸”表示参数,采用“关键尺寸值”表示具体的关键尺寸的数值。
其中,本步骤中选取多少套关键尺寸值取决于一套关键尺寸值中含有几个关键尺寸,这是因为在后续建立可伸缩模型的过程中,每个关键尺寸需要独立变化三个及以上的值,才能合理确定可伸缩模型的参数。通常,K套关键尺寸值包括各关键尺寸最大值和最小值及典型值的组合,其中,关键尺寸值的组合需要确保对于任意关键尺寸值在其他关键尺寸不变的情况下选取的变化值不小于3个。
对于每一套关键尺寸值,测出其对应的S参数,使用该S参数进行拟合,即可得出该关键尺寸值对应的子电路结构中N个元件值的大小,重复K次拟合求值,即可得出不同关键尺寸值对应的子电路结构中元件值的大小。
S05:建立N个元件值相对于M个关键尺寸的可伸缩方程,可伸缩方程组合起来形成可伸缩模型;其中,可伸缩方程中,M个关键尺寸为自变量,N个元件值为因变量,且M和N均为大于1的整数。
其中,根据上述得出的子电路结构中的元件值的大小,以及其对应的关键尺寸值,建立元件值相对于关键尺寸的方程,即为可伸缩方程,上述所有的可伸缩方程的集合即为本发明中可伸缩模型。
本发明还提供了一种采用可伸缩去嵌模型进行去嵌的方法,包括如下步骤:
S01:采用上述方法形成可伸缩去嵌模型;
S02:根据待测器件的尺寸确定其在辅助去嵌结构中对应的M个关键尺寸值。这里关键尺寸与上述步骤S01中的关键尺寸一致,只是确定关键尺寸具体对应的数值。
S03:将上述关键尺寸代入可伸缩去嵌模型中,得出对应的子电路结构中的N个元件值的大小,将大小确定的N个元件值代入子电路结构中,并采用仿真工具对子电路结构进行仿真,得出仿真数据。这里的仿真数据即为上述建立可伸缩模型时采用的辅助去嵌结构所对应的S参数。值得说明的是,在现有技术的去嵌方式中,需要将该待测器件带入该辅助去嵌结构中,测量出其对应的S参数,再进行去嵌,而本发明中只需要根据待测器件的尺寸以及上述得出的可伸缩去嵌模型即可仿真出其对应的S参数,并利用仿真出来的S参数代替传统方法中测试出来的S参数进行下一步骤的去嵌处理。
S04:利用上述仿真数据对待测器件进行去嵌处理。
可以看出,利用上述仿真数据代替测试数据,从而实现对任意尺寸的待测器件的去嵌,而不必一一对应的全部出版各个待测器件的辅助测试结构。
以下通过一个具体的实施例对本发明进行详细说明:
实施例1
本实施例中待测器件为MOS器件,选用的辅助去嵌结构为open-short辅助去嵌结构,具体形成可伸缩去嵌模型的方法如下:
S01:确定MOS待测器件的辅助去嵌结构为open-short辅助去嵌结构。如附图2所示,在open-short辅助去嵌结构中,待测器件DUT通过导线连接在信号接触端S和接地接触端G之间。其中,open-short辅助去嵌结构包括open辅助去嵌结构和short辅助去嵌结构,具体如附图3和附图4所示。
S02:请参阅附图2-3open-short辅助去嵌结构对应3个关键尺寸,分别为open-short辅助去嵌结构中待测器件在两个相互垂直方向上的长度X1、X2以及连接待测器件的导线宽度X3;当MOS器件的栅极长度、栅极宽度和栅极叉指数发生变化时,其连接在附图1中DUT在水平和垂直方向上的长度会发生变化,为了确保可伸缩模型的精确度,我们设定连接DUT的导线宽度也是可以变化的,这里的导线宽度指的是水平方向上的导线宽度,垂直方向上的导线宽度默认其保持不变。
同时确定关键尺寸的范围,这里关键尺寸的范围是由待测器件的尺寸范围决定的,需要先确定出一系列待测器件的尺寸范围,并根据这些待测器件的尺寸确定关键尺寸的最大值进而最小值。
S03:请参阅附图5和6,分别确定open辅助去嵌结构和short辅助去嵌结构对应的子电路结构,可以看出,open辅助去嵌结构包括元件C0,C1,Csub,Rsub,short辅助去嵌结构包括元件C0,C1,Csub,Rsub,L1,R1,L2,R2。由于short子电路结构的并联寄生因素与open子电路结构相同,将short子电路结构的并联寄生因素去除,去除之后的short子电路结构如附图7所示,因此去除并联寄生因素后的short子电路结构包括元件L1,R1,L2,R2。
S04:选取的K套关键尺寸值包括:最大关键尺寸值X1max、X2max、X3max,最小关键尺寸值X1min、X2min、X3min,典型关键尺寸值X1typ、X2typ、X3typ的组合,其中,K套关键尺寸值的确定方法应保证对于任一关键尺寸在其他尺寸不变的情况下选取的变化值不小于3个。作为优选的K套尺寸值,具体可以为以下两种情况:①K=9,9套关键尺寸具体为:{(1.X1min、X2typ、X3typ),(2.X1typ、X2typ、X3typ),(3.X1max、X2typ、X3typ),(4.X1typ、X2min、X3typ),(5.X1typ、X2max、X3typ),(6.X1typ、X2typ、X3min),(7.X1typ、X2typ、X3max),(8.X1min、X2min、X3min),(9.X1max、X2max、X3max)}。②K=27,27套关键尺寸具体为X1max、X1min、X1typ,X2max、X2min、X2typ,X3max、X3min、X3typ,中任意X1、X2和X3的排列组合。这里典型关键尺寸指的是待测的一系列器件中出现频率最多的尺寸值对应的关键尺寸,选用出现频率最多的典型尺寸,可以进一步提高本发明可伸缩模型的精度。
根据不同关键尺寸下的S参数确定open子电路结构中的4个元件值的大小,具体方法为:分别测试K套关键尺寸值下open辅助去嵌结构的S参数Sopen,将S参数Sopen转化为Y参数Yopen,通过分别拟合Yopen11,Yopen22,Yopen12的实部和虚部,确定open子电路结构中的元件值的大小;其中,Yopen11指的是Y参数矩阵对应的第一行第一列数值;Yopen22指的是Y参数矩阵对应的第二行第二列数值;Yopen12指的是Y参数矩阵对应的第一行第二列数值。
根据不同关键尺寸值下的S参数确定short子电路结构中的元件值的大小,由于short子电路结构的并联寄生因素与open子电路结构相同,首先将short子电路结构的并联寄生因素去除,去除之后的short子电路结构如附图7所示,具体确定元件值大小的方法为:分别测试k套关键尺寸值下short辅助去嵌结构的S参数Sshort,将S参数Sshort转化为Y参数Yshort,令Y’=Yshort-Yopen,再将Y’转化为Z参数Zshort,通过分别拟合Zshort11,Zshort22,Zshort12的实部和虚部,确定short子电路结构中的元件值的大小;其中,Zshort11指的是Z参数矩阵对应的第一行第一列数值;Zshort22指的是Z参数矩阵对应的第二行第二列数值;Zshort12指的是Z参数矩阵对应的第一行第二列数值。
S05:建立open子电路结构的可伸缩方程:根据K套关键尺寸值下对应的元件值的大小,建立open子电路结构中元件值C0,C1,Csub,Rsub相对于关键尺寸X1,X2,X3的可伸缩方程:C0=f C0(X1,X2,X3),C1=f C1(X1,X2,X3),Csub=f Csub(X1,X2,X3),Rsub=f Rsub(X1,X2,X3);即完成了对open辅助去嵌结构的建模。
建立short子电路结构的可伸缩方程:根据K套关键尺寸值下对应的元件值的大小,建立short子电路结构中元件值L1,R1,L2,R2相对于关键尺寸X1,X2,X3的可伸缩方程:L1=f L1(X1,X2,X3),R1=f R1(X1,X2,X3),L2=f L2(X1,X2,X3),R2=f R2(X1,X2,X3);即完成了对short辅助去嵌结构的建模。
上述可伸缩方程合在一起即为open-short辅助去嵌结构的可伸缩去嵌模型。
在形成上述可伸缩去嵌模型之后,对于任意尺寸的的待测MOS器件,确定其对应的关键尺寸X1,X2,X3的具体数值,并将其代入到open子电路结构的可伸缩方程以及short子电路结构的可伸缩方程中,从而得到其对应的各个元件值,利用仿真工具仿真open子电路结构和short子电路结构,使用仿真之后的仿真数据代替测试数据,代入到open-short辅助去嵌结构,完成对待测器件的去嵌。
上述实施例只是以open-short辅助去嵌结构为例进行说明,该方法可以推广到open-thru辅助去嵌结构、thru辅助去嵌结构、open-short-thru辅助去嵌结构等等。具体的去嵌方法与实施例1类似,在此不一一进行说明。
本发明中形成的可伸缩去嵌模型,可以对于不同尺寸的待测器件进行去嵌,尤其是在批量器件进行去嵌时,不再需要设置一一对应的辅助去嵌版图,采用一个可伸缩的去嵌模型实现多个待测器件的去嵌,在保证精度的同时,减小了测试版图面积,节约了成本。
以上所述仅为本发明的优选实施例,所述实施例并非用于限制本发明的专利保护范围,因此凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包含在本发明所附权利要求的保护范围内。
Claims (8)
1.一种可伸缩去嵌模型的形成方法,其特征在于,包括如下步骤:
S01:确定待测器件的辅助去嵌结构;
S02:确定辅助去嵌结构的M个关键尺寸以及各个关键尺寸的变化范围,所述关键尺寸指的是当待测器件的尺寸发生变化时,该辅助去嵌结构中发生对应变化的参数;
S03:确定所述辅助去嵌结构的子电路结构,其中,所述子电路结构中包括N个元件;
S04:选取K套关键尺寸值,并分别测试得出K套关键尺寸值对应的辅助去嵌结构的S参数,根据不同关键尺寸值下的S参数确定所述子电路结构中的N个元件值的大小,其中,每套关键尺寸值包括所述辅助去嵌结构中M个关键尺寸的值;
S05:建立N个元件值相对于M个关键尺寸的可伸缩方程,所述可伸缩方程组合起来形成可伸缩模型;其中,所述可伸缩方程中,M个关键尺寸为自变量,N个元件值为因变量,且M和N均为大于1的整数,K为大于等于3的整数。
2.根据权利要求1所述的一种可伸缩去嵌模型的形成方法,其特征在于,所述辅助去嵌结构为open-short辅助去嵌结构。
3.根据权利要求2所述的一种可伸缩去嵌模型的形成方法,其特征在于,所述open-short辅助去嵌结构对应3个关键尺寸,分别为open-short辅助去嵌结构中待测器件在两个相互垂直方向上的长度X1、X2以及连接待测器件的导线宽度X3。
4.根据权利要求3所述的一种可伸缩去嵌模型的形成方法,其特征在于,所述辅助去嵌结构的子电路结构包括open子电路结构和short子电路结构,所述可伸缩方程包括open子电路结构的可伸缩方程和short子电路结构的可伸缩方程。
5.根据权利要求4所述的一种可伸缩去嵌模型的形成方法,其特征在于,所述open子电路结构的可伸缩方程的建立过程为:分别测试K套关键尺寸值下open辅助去嵌结构的S参数Sopen,将S参数Sopen转化为Y参数Yopen,通过分别拟合Yopen11,Yopen22,Yopen12的实部和虚部,确定open子电路结构中的元件值的大小;根据K套关键尺寸值下对应的元件值的大小,建立open子电路结构中元件值C0,C1,Csub,Rsub相对于关键尺寸X1,X2,X3的可伸缩方程:C0=fC0(X1,X2,X3),C1=fC1(X1,X2,X3),Csub=fCsub(X1,X2,X3),Rsub=fRsub(X1,X2,X3);其中,其中,Yopen11指的是Y参数矩阵对应的第一行第一列数值;Yopen22指的是Y参数矩阵对应的第二行第二列数值;Yopen12指的是Y参数矩阵对应的第一行第二列数值。
所述short子电路结构的可伸缩方程的建立过程为:分别测试K套关键尺寸值下short辅助去嵌结构的S参数Sshort,将S参数Sshort转化为Y参数Yshort,令Y’=Yshort-Yopen,再将Y’转化为Z参数Zshort,通过分别拟合Zshort11,Zshort22,Zshort12的实部和虚部,确定short子电路结构中的元件值的大小;根据K套关键尺寸值下对应的元件值的大小,建立short子电路结构中元件值L1,R1,L2,R2相对于关键尺寸X1,X2,X3的可伸缩方程:L1=fL1(X1,X2,X3),R1=fR1(X1,X2,X3),L2=fL2(X1,X2,X3),R2=fR2(X1,X2,X3);其中,Zshort11指的是Z参数矩阵对应的第一行第一列数值;Zshort22指的是Z参数矩阵对应的第二行第二列数值;Zshort12指的是Z参数矩阵对应的第一行第二列数值。
6.根据权利要求5所述的一种可伸缩去嵌模型的形成方法,其特征在于,所述K套关键尺寸值包括:最大关键尺寸值X1max、X2max、X3max,最小关键尺寸值X1min、X2min、X3min,典型关键尺寸值X1typ、X2typ、X3typ的组合,其中,K套关键尺寸值的确定方法应保证对于任一关键尺寸值在其他尺寸不变的情况下选取的变化值不小于3个。
7.根据权利要求1所述的一种可伸缩去嵌模型的形成方法,其特征在于,所述辅助去嵌结构为open-thru辅助去嵌结构、thru辅助去嵌结构、open-short-thru辅助去嵌结构中的一种。
8.一种采用可伸缩去嵌模型进行去嵌的方法,其特征在于,包括如下步骤:
S01:采用权利要求1所述的方法形成可伸缩去嵌模型;
S02:根据待测器件的尺寸确定其在辅助去嵌结构中对应的M个关键尺寸值;
S03:将上述关键尺寸值代入所述可伸缩去嵌模型中,得出对应的子电路结构中的N个元件值的大小,将大小确定的N个元件值代入所述子电路结构中,并采用仿真工具对子电路结构进行仿真,得出仿真数据;
S04:利用上述仿真数据对所述待测器件进行去嵌处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910213118.5A CN109977522B (zh) | 2019-03-20 | 2019-03-20 | 一种可伸缩去嵌模型的形成及去嵌方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910213118.5A CN109977522B (zh) | 2019-03-20 | 2019-03-20 | 一种可伸缩去嵌模型的形成及去嵌方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109977522A true CN109977522A (zh) | 2019-07-05 |
CN109977522B CN109977522B (zh) | 2023-07-25 |
Family
ID=67079652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910213118.5A Active CN109977522B (zh) | 2019-03-20 | 2019-03-20 | 一种可伸缩去嵌模型的形成及去嵌方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109977522B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102313862A (zh) * | 2010-07-08 | 2012-01-11 | 上海华虹Nec电子有限公司 | 片上型四端口射频器件射频测试的去嵌方法 |
CN102466773A (zh) * | 2010-11-05 | 2012-05-23 | 上海华虹Nec电子有限公司 | 射频噪声去嵌入方法 |
CN105428271A (zh) * | 2015-12-22 | 2016-03-23 | 上海集成电路研发中心有限公司 | 射频mos器件的建模方法及测试结构 |
-
2019
- 2019-03-20 CN CN201910213118.5A patent/CN109977522B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102313862A (zh) * | 2010-07-08 | 2012-01-11 | 上海华虹Nec电子有限公司 | 片上型四端口射频器件射频测试的去嵌方法 |
CN102466773A (zh) * | 2010-11-05 | 2012-05-23 | 上海华虹Nec电子有限公司 | 射频噪声去嵌入方法 |
CN105428271A (zh) * | 2015-12-22 | 2016-03-23 | 上海集成电路研发中心有限公司 | 射频mos器件的建模方法及测试结构 |
Also Published As
Publication number | Publication date |
---|---|
CN109977522B (zh) | 2023-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8115500B2 (en) | Accurate capacitance measurement for ultra large scale integrated circuits | |
US8436626B2 (en) | Cascaded-based de-embedding methodology | |
US10396907B2 (en) | Time domain reflectometry step to S-parameter conversion | |
US6961669B2 (en) | De-embedding devices under test | |
EP3215860B1 (en) | Systems and methods of measuring and determining noise parameters | |
KR20040018935A (ko) | 회로모의실험방법 | |
US7089516B2 (en) | Measurement of integrated circuit interconnect process parameters | |
CN107076822B (zh) | 利用引入器件判断射频器件去嵌入精度的测试结构及方法 | |
CN109977522A (zh) | 一种可伸缩去嵌模型的形成及去嵌方法 | |
de Paulis et al. | TEM-like launch geometries and simplified de-embedding for accurate through silicon via characterization | |
CN104635135A (zh) | 一种化合物半导体器件的去嵌入方法 | |
CN111916444B (zh) | 用于指状结构鳍式场效应晶体管的电性解析版图 | |
KR101111444B1 (ko) | 다층 구조를 갖는 집적 회로 패키지의 비아 특성화를 위한 테스트 패턴과 이를 이용한 비아 특성화 방법 | |
US9147020B2 (en) | Transmission line characterization using EM calibration | |
Rack et al. | Fast and accurate modelling of large TSV arrays in 3D-ICs using a 3D circuit model validated against full-wave FEM simulations and RF measurements | |
Gettings et al. | Study of CMOS process variation by multiplexing analog characteristics | |
Sun et al. | A Simple and Efficient RF technique for TSV Characterization | |
Houzet et al. | Turnkey Methodology for Characteristic Impedance Extraction of Embedded Transmission Lines | |
Le Maitre et al. | Device and electromagnetic co-simulation of TSV: Substrate noise study and compact modeling of a TSV in a matrix | |
Kolstad et al. | A new modeling methodology for passive components based on black-box augmentation combined with equivalent circuit perturbation | |
CN118352259A (zh) | 一种射频器件的去嵌方法及终端 | |
Ha | EM simulation using the Laguerre-FDTD scheme for multiscale three-dimensional interconnections | |
Erickson et al. | De-embedding techniques for transmission lines: An application to measurements of on-chip coplanar traces | |
Liu et al. | Identifying the source of BW failures in high-frequency linear analog circuits based on S-parameter measurements | |
Shi et al. | A robust physical model extraction method for a memory device with differential routed package traces |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |