CN107076822B - 利用引入器件判断射频器件去嵌入精度的测试结构及方法 - Google Patents

利用引入器件判断射频器件去嵌入精度的测试结构及方法 Download PDF

Info

Publication number
CN107076822B
CN107076822B CN201480082382.5A CN201480082382A CN107076822B CN 107076822 B CN107076822 B CN 107076822B CN 201480082382 A CN201480082382 A CN 201480082382A CN 107076822 B CN107076822 B CN 107076822B
Authority
CN
China
Prior art keywords
test structure
parameters
embedding
target device
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480082382.5A
Other languages
English (en)
Other versions
CN107076822A (zh
Inventor
刘林林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Chengdu Image Design Technology Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Chengdu Image Design Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd, Chengdu Image Design Technology Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Publication of CN107076822A publication Critical patent/CN107076822A/zh
Application granted granted Critical
Publication of CN107076822B publication Critical patent/CN107076822B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种用于判断射频器件去嵌入精度的测试结构及方法，包括分别测试目标器件测试结构、引入器件测试结构以及辅助测试结构的S参数并分别计算所述目标器件测试结构及引入器件测试结构的去嵌后S参数，根据目标器件测试结构去嵌后S参数及引入器件测试结构去嵌后S参数分别计算得到所述目标器件测试结构的待测性能指标结果，通过比较所述结果的一致性程度判断去嵌入方法的精度。本发明可直观地通过对测试数据的分析处理判断某个去嵌入方法的去嵌精度及适用范围，同时使用并联结构和级联结构可增加判断结果的可靠性。

Description

利用引入器件判断射频器件去嵌入精度的测试结构及方法
技术领域
本发明涉及半导体器件的测试领域，尤其涉及一种利用引入器件来判断射频器件去嵌入精度的测试结构及方法。
背景技术
形成于半导体基板上的集成电路包括多个有源和无源元件，例如电阻器、电感器、电容器、晶体管、放大器等。上述元件是依照设计规格(design specification)而制造，其中设计规则定义上述元件所表现的理想的实体(physical)/电性特征(例如电阻值、电感值、电容值、增益等)。一般而言，虽然希望能确认每一个制造的元件是否符合其特定的设计规格，然而在元件整合进集成电路之后，个别的元件通常无法很容易地被测试。因此，集成电路个别元件的独立的复制元件(stand-alone copies)被制造于晶片之上，其中复制元件由与集成电路元件相同的工艺所制造，并具有与集成电路元件相同的实体/电性特征，并且假设独立的复制元件所测量的实体/电性特征无法表示被测试的集成电路个别元件的实体/电性特征。
在测试期间，称为待测元件(device-under-test，DUT)的独立的复制元件电性连接至导线(leads)和测试焊盘(test pads)，并且导线和测试焊盘进一步电性连接至外部的测试装置，如至矢量网络分析仪(Vector Network Analyzer，简称VNA)，从矢量网络分析仪中可以获取待测元件的多种参数，包括S参数(即散射参数)、Y参数(即导纳参数)、Z参数(即阻抗参数)、H参数等，这些参数可以用来表征待测元件的电性特征。当待测元件应用在高频微波电路中时通常利用散射参数(即S参数)来表征待测元件的电性特征。但是，在测量过程中由于导线及测试焊盘(例如导线和测试焊盘的电阻值、电容值和电感值)产生的寄生效应(parasitics)也被算入待测元件的各种参数中，因此通常需通过去嵌入(de-embedding)的方法用以扣除寄生效应，从而获得待测元件的实际电性特征。
为了得到真正的待测器件的测试数据，业界提出了很多的去嵌办法。现有技术中应用最多的是如文献《C.H.CHEN and M.J.DEEN，“High frequency Noise of MOSFETs IModeling”.Solid-state Electronics Vol.42，No.11，pp.2069-2081，1998》中所述的开路去嵌入(Open de-embedding)方法；及如文献《K.Aufinger and J.Bock，“AStraightforward Noise De-embedding Method and Its Application to High-SpeedSilicon Bipolar Transistors”，Proceedings of ESSDERC96，pp.957-960》中所述的开路-短路去嵌入(Open-Short de-embedding)方法。其中，所述开路去嵌入方法只能去除Pad寄生电容，所述开路-短路去嵌入方法相对于开路去嵌入方法有所提高，不但能去除Pad寄生电容，还能去除金属连线的寄生电阻及电感，但是却忽略了寄生电容效应对噪声的影响，随着器件尺寸的不断缩小及应用频率的不断提高，金属连线的寄生电容的效应会显得非常重要，为去除这一效应，可使用如文献《C.H.CHEN and M.J.DEEN，“A General Procedurefor High-Frequency Noise Parameter De-embedding of MOSFETs by Taking theCapacitive Effects of Metal Interconnection into Account”，IEEE，Conference onMicroelectronic Test Structures，Vol.14，March 2001》所述的开路-直通去嵌入(Open-Thru de-embedding)方法。
公告号为CN100541224的中国专利、公开号为CN103050479A的中国专利申请、公告号为CN101943739B的中国专利、公告号为CN103063999A的中国专利、公告号为CN102466773B的中国专利，公开了更多种去嵌入的方法。
以现有开路-直通去嵌入方法为例，图1为现有去嵌结构示意图，包括一被测试器件结构1、一开路去嵌测试结构2、第一直通去嵌测试结构3A和第二直通去嵌测试结构3B。所述被测试器件结构1包括一射频器件11、一信号输入压焊块S1、一信号输出压焊块S2、四个接地压焊块G1、G2、G3、G4。所述信号输入压焊块S1和所述射频器件11的输入端通过金属线一12相连，所述信号输出压焊块S2和所述射频器件的输出端通过金属线二13相连，四个所述接地压焊块通过金属线三14互相连接并和所述射频器件的接地端连接；所述信号输入压焊块S1、所述信号输出压焊块S2排列在直线一上，直线二和直线三对称的位于所述直线一的两侧且都和所述直线一平行，在所述直线二和所述直线三上各排列两个所述接地压焊块，所述直线二上两个所述接地压焊块G1、G2分别和所述信号输入压焊块S1、所述信号输出压焊块S2在垂直所述直线一的方向上对齐排列、所述直线三上两个所述接地压焊块G3、G4分别和所述信号输入压焊块S1、所述信号输出压焊块S2在垂直所述直线一的方向上对齐排列。
所述开路去嵌测试结构2是在所述被测试器件结构1的基础上去除了所述射频器件11、所述金属线一12以及所述金属线二13。
所述第一直通去嵌测试结构3A是在所述被测试器件结构1的基础上去除了所述射频器件11，且所述信号输入压焊块S1和所述信号输出压焊块S2之间通过金属线12a相连，所述金属线12a和所述金属线一12的长度和宽度都相同。所述接地压焊块G1、G2通过金属线相连、所述接地压焊块G3、G4通过金属线相连、所述直线二上的所述接地压焊块G1、G2和所述直线三上的所述接地压焊块G3、G4不连接。
所述第二直通去嵌测试结构3B是在所述被测试器件结构1的基础上去除了所述射频器件11，且所述信号输入压焊块S1和所述信号输出压焊块S2之间通过金属线13a相连，所述金属线13a和所述金属线二13的长度和宽度都相同。所述接地压焊块G1、G2通过金属线相连、所述接地压焊块G3、G4通过金属线相连、所述直线二上的所述接地压焊块G1、G2和所述直线三上的所述接地压焊块G3、G4不连接。
如图2所示，为现有开路-直通去嵌入方法的去嵌计算的流程图。首先是通过测试分别得到所述被测试器件结构1的散射参数一[SDUT]、所述开路去嵌测试结构2的散射参数二[SPAD]、所述第一直通去嵌测试结构3A的散射参数三[STHRU1]、所述第二直通去嵌测试结构3B的散射参数四[STHRU2]，所述被测试器件结构1的噪声参数；其中，所述被测试器件结构1的噪声参数包括最佳噪声系数一NFmin DUT、最佳源阻抗一Yopt DUT、等效输入阻抗一Rn DUT；所述最佳源阻抗一Yopt DUT分为实部Gopt和虚部Bopt。接着再根据上述散射参数测试结果和噪声参数测试结果通过去嵌计算得到所述被测试器件结构1中的所述射频器件的噪声参数。
具体地，现有去嵌计算包括如下步骤：
步骤1、将所述散射参数二[SPAD]转换成所述开路去嵌测试结构2的导纳参数二YPAD，并将所述导纳参数二YPAD转换成所述开路去嵌测试结构2的ABCD参数二[APAD]。其中所述导纳参数二YPAD转换成ABCD参数二[APAD]可参考如图3所示的
Figure BDA0001259012270000031
图3中所示的所述射频器件为一MOSFET器件，端口1为输入端、端口二为输出端，端口一和端口二都是源极接地、端口一的信号输入端为栅极、端口二的信号输出端为漏极。
步骤2、将所述第一直通去嵌测试结构3A的散射参数三[STHRU1]转换成所述第一直通去嵌测试结构3A的ABCD参数三[ATHRU1]、将所述第二直通去嵌测试结构3A的散射参数四[STHRU2]转换成所述第二直通去嵌测试结构3A的ABCD参数四[ATHRU2]。
步骤3、如图3所示，结合ABCD参数三[ATHRU1′]和所述ABCD参数二[APAD]得到所述被测试器件结构1的输入端ABCD参数[AIN]；其中[ATHRU1′]为所述第一直通去嵌测试结构3A的ABCD参数[ATHRU1]去除两侧的所述ABCD参数二[APAD]后得到的所述第一直通去嵌测试结构3A中金属线12a的ABCD参数，由于所述金属线12a和所述金属线12完全相同，故所述[ATHRU1′]也为所述被测试器件结构1的所述金属线12的ABCD参数。结合ABCD参数[ATHRU2′]和所述ABCD参数二[APAD]得到所述被测试器件结构1的输出端ABCD参数[AOUT]；其中所述[ATHRU2′]为所述第二直通去嵌测试结构3B中金属线13a的ABCD参数，由于所述金属线13a和所述金属线13完全相同，故所述[ATHRU2′]也为所述被测试器件结构1的所述金属线13的ABCD参数。
步骤4、将所述散射参数一[SDUT]转换成所述被测试器件结构1的ABCD参数一[ADUT]；由所述ABCD参数一[ADUT]、所述输入端ABCD参数[AIN]、所述输出端ABCD参数[AOUT]得到所述被测试器件结构1的射频器件的ABCD参数五[ATRANS]；由所述最佳噪声系数一NFmin DUT、所述最佳源阻抗一Yopt DUT、所述等效输入阻抗一Rn DUT计算得到所述被测试器件结构1的相关性矩阵一[CA DUT]；由所述输入端ABCD参数[AIN]得到所述被测试器件结构1的输入端的相关性矩阵[CZ IN]再推导出相关性矩阵二[CA IN]；由所述输出端ABCD参数[AOUT]得到所述被测试器件结构1的输出端的相关性矩阵[CZ OUT]再推导出相关性矩阵三[CA OUT]。
步骤5、根据所述输入端ABCD参数[AIN]、所述ABCD参数五[ATRANS]、所述相关性矩阵一[CA DUT]、所述相关性矩阵二[CA IN]、所述相关性矩阵三[CA OUT]得到所述射频器件的相关性矩阵[CA]，由所述相关性矩阵[CA]推导得到所述射频器件的噪声参数即：所述最佳噪声系数二NFmin、所述最佳源阻抗二Yopt、所述等效输入阻抗二Rn。
现有这些方法不断提高去嵌的精度及增加去嵌结果适用的频率范围。
然而，不同去嵌方法的提出是基于使用了不同的子电路模型来模拟测试结构引入的寄生因素；随着工作频率的不断加大，简单的寄生元素等效电路模型在高工作频率下不再有效，业界基于越来越复杂的子电路等效模型提出相应的去嵌策略。而现有技术更多地是通过理论分析来说明所使用去嵌方法的具体步骤及其进步效果，对于某一种去嵌方法的去嵌结果精度的评价及适用范围评价目前没有一个直观有效的标准。
发明内容
本发明的目的在于弥补上述现有技术的不足，提供一种利用引入器件来判断射频器件去嵌入精度的测试结构及方法，可以适用于不同去嵌入方法，以判断各方法的去嵌入精度及该方法的适用范围。
为实现上述目的，本发明提供一种利用引入器件来判断射频器件去嵌入精度的测试结构，包括目标器件测试结构D1、引入器件测试结构以及相应的辅助测试结构D5，其中，所述引入器件测试结构包括参考器件测试结构D2、目标器件与参考器件并联测试结构D3、目标器件与参考器件级联测试结构D4，通过对目标器件测试结构D1、参考器件测试结构D2、目标器件与参考器件并联测试结构D3、目标器件与参考器件级联测试结构D4以及辅助测试结构D5的组合计算去判断射频器件去嵌入精度。
本发明还提供一种利用引入器件来判断射频器件去嵌入精度的方法，用于对去嵌入方法所得目标器件的待测性能指标结果的精度进行判断，其包括通过目标器件测试结构D1、引入器件测试结构以及相应的辅助测试结构D5的组合计算完成去嵌入精度的判断；所述引入器件测试结构包括：参考器件测试结构D2、目标器件与参考器件并联测试结构D3、目标器件与参考器件级联测试结构D4；所述组合计算包括：测试所述测试结构D1～D5的S参数；计算所述D1～D4测试结构的去嵌后S参数；根据去嵌后S参数分别计算得到所述目标器件测试结构D1的待测性能指标结果；通过比较所述结果的一致性程度判断所述去嵌入方法的精度。
进一步地，所述方法包括以下步骤：
步骤S01，分别测得目标器件测试结构D1、参考测试结构D2、并联测试结构D3、级联测试结构D4以及辅助测试结构D5的S参数；
步骤S02，根据D1-D4和D5的S参数通过计算得到所述目标器件测试结构D1、所述参考测试结构D2、所述并联测试结构D3、所述级联测试结构D4的去嵌后S参数；
步骤S031，将所述目标器件测试结构D1的去嵌后S参数通过计算得到所述目标器件的所述待测性能指标的第一结果值X1；
步骤S032，将所述参考器件测试结构D2和并联测试结构D3的去嵌后S参数通过计算得到所述目标器件的所述待测性能指标的第二结果值X2；
步骤S033，将所述参考器件测试结构D2和级联测试结构D4的去嵌后S参数通过计算得到所述目标器件的所述待测性能指标的第三结果值X3；
步骤S04，将得到的X1、X2和X3两两相减，将得到的误差值与预设值相比较，判断所述去嵌入方法的精度和适用范围。
进一步地，步骤S02包括将所述D1-D4测试结构及辅助测试结构D5的S参数转换为网络参数(包括Y参数、Z参数、ABCD参数等)，通过计算去除D1-D4测试结构网络参数中的寄生因素影响，最终得到所述测试结构D1、D2、D3、D4的去嵌后S参数。
其中，每种去嵌入方法都有各自的去除寄生因素的方法和运算方式，上述去除寄生因素影响具体包括：基于待判断的某种去嵌入方法以及对应该去嵌入方法的辅助测试结构的网络参数对寄生因素进行表征使用的子电路模型，对所得网络参数进行相对应的运算，从而剥离寄生因素的影响。
进一步地，步骤S031包括将所述目标器件测试结构D1的去嵌后S参数转换为Y参数，通过转换而得的Y参数与所述待测性能指标的关系式计算而得所述待测性能指标的第一结果值X1。
进一步地，步骤S032包括将所述参考器件测试结构D2和并联测试结构D3的去嵌后S参数转换为Y参数，通过基于二端口网络互连理论中目标器件测试结构、参考器件测试结构和并联测试结构的Y参数关系式，得到目标器件测试结构的Y参数，并通过其与所述待测性能指标的关系式，计算而得所述待测性能指标的第二结果值X2。
进一步地，步骤S032中所述目标器件测试结构、参考器件测试结构和并联测试结构的Y参数的关系式为
Figure BDA0001259012270000061
其中，Y并联为所述并联测试结构的Y参数、Y1为目标器件测试结构的Y参数、Y2为参考器件测试结构的Y参数。
进一步地，步骤S033包括将所述参考器件测试结构D2和级联测试结构D4的去嵌后S参数转换为ABCD参数，通过基于二端口网络互连理论中目标器件测试结构、参考器件测试结构和级联测试结构的ABCD参数关系式，得到目标器件测试结构的ABCD参数，再将得到的ABCD参数转化为Y参数，并通过其与所述待测性能指标的关系式，计算而得所述待测性能指标的第三结果值X3。
进一步地，步骤S033中所述目标器件测试结构、参考器件测试结构和级联测试结构的ABCD参数的关系式为
Figure BDA0001259012270000062
其中，下标级联表示级联测试结构，下标1表示目标器件测试结构，下标2表示参考器件测试结构。
进一步地，步骤S04包括若得到的误差值中最小误差值低于预设值，则判断为所述射频器件去嵌入方法的精度和适用频率范围均可接受；若得到的误差值中最小误差值高于预设值，则判断为所述射频器件去嵌入方法的精度和适用频率范围均不可接受。
进一步地，所述辅助测试结构D5包括与所述去嵌入方法相对应的开路测试结构、短路测试结构和直通测试结构中的一种或多种，所述目标器件测试结构、参考器件测试结构、目标器件与参考器件的并联测试结构、目标器件与参考器件的级联测试结构以及辅助测试结构均基于同一个含有相同信号输入/输出压焊块、接地压焊块及金属连接线的基础结构。
进一步地，所述目标器件和参考器件分别选自电容器、电感器、电阻器或无外加偏置的晶体管。
现有的射频器件“去嵌入方法”一般包括上面所述的开路去嵌入、开路-短路去嵌入、开路-直通去嵌入或开路-短路-直通去嵌入等几种，本发明的方法是用于判断由这些现有“去嵌入方法”得到的某个目标器件待测性能指标的结果的精度，以及“去嵌入方法”的适用范围。
本发明提供的利用引入器件来判断射频器件去嵌入精度的测试结构及方法，通过引入额外的测试结构，即参考器件测试结构，及其与目标器件形成并联测试结构和级联测试结构，基于不同测试结构的去嵌结果，可直观地通过对测试数据的分析处理判断某个去嵌入方法的去嵌精度及适用范围；本发明同时使用并联结构和级联结构可增加判断结果的可靠性。本发明适用于所有无源射频器件及零偏置下的有源器件；适用于判断现有技术中的不同去嵌方法。由于不同去嵌方法造成的系统去嵌的误差可能会被某一互连结构放大或缩小，本发明采用相互独立的级联与并联两种互连结构，去嵌误差可参与到不同的传播路径，即会参与到不同形式的逻辑运算，比单独使用单一互连结构得到的结果会更可靠。
附图说明
为能更清楚理解本发明的目的、特点和优点，以下将结合附图对本发明的较佳实施例进行详细描述，其中：
图1是现有开路-直通去嵌入方法的去嵌结构示意图；
图2是现有开路-直通去嵌入方法的去嵌计算的流程图；
图3是现有技术中被测试器件结构在去嵌计算中的结构框图；
图4是本发明第一实施例的开路测试结构示意图；
图5是本发明第一实施例的短路测试结构示意图；
图6是本发明第一实施例的电感测试结构示意图；
图7是本发明第一实施例的MOM电容测试结构示意图；
图8是本发明第一实施例的电容电感并联测试结构示意图；
图9是本发明第一实施例的电容电感级联测试结构示意图；
图10是本发明第一实施例的利用引入器件来判断射频器件去嵌入精度方法的流程示意图。
具体实施方式
本发明的利用引入器件来判断射频器件去嵌入精度的测试结构及方法，以对目标器件的某个或多个待测性能指标的去嵌入精度为判断目标，引入额外的器件测试结构，即参考器件测试结构，如电感、电容、电阻等，及其与目标器件形成并联测试结构和级联测试结构，基于不同测试结构的去嵌结果，可直观地通过对测试数据的分析处理判断去嵌精度及该去嵌方法的适用范围。
本发明的测试结构包括目标器件测试结构D1、引入器件测试结构以及相应的辅助测试结构D5，所述引入器件测试结构包括参考器件测试结构D2、目标器件与参考器件并联测试结构D3、目标器件与参考器件级联测试结构D4，通过对目标器件测试结构D1、参考器件测试结构D2、目标器件与参考器件并联测试结构D3、目标器件与参考器件级联测试结构D4以及辅助测试结构D5的组合计算去判断射频器件去嵌入精度。
本发明的方法利用目标器件测试结构D1、引入器件测试结构以及相应的辅助测试结构D5，引入器件测试结构包括参考器件测试结构D2、目标器件与参考器件并联测试结构D3、目标器件与参考器件级联测试结构D4，本发明的方法包括通过目标器件测试结构D1、引入器件测试结构以及相应的辅助测试结构D5的组合计算完成去嵌入精度的判断；所述组合计算包括：测试所述测试结构D1～D5的S参数；计算所述D1～D4测试结构的去嵌后S参数；根据去嵌后S参数分别计算得到所述目标器件测试结构D1的待测性能指标结果；通过比较所述结果的一致性程度判断所述去嵌入方法的精度。其中，根据去嵌后S参数分别计算得到所述目标器件测试结构D1的待测性能指标结果，可以包括根据目标器件测试结构D1去嵌后S参数及引入器件测试结构去嵌后S参数分别计算得到所述目标器件测试结构D1的待测性能指标的多个结果。
具体地，包括以下步骤：
步骤S01，分别测得目标器件测试结构D1、参考测试结构D2、并联测试结构D3、级联测试结构D4以及辅助测试结构D5的S参数；
步骤S02，根据D1-D4和D5的S参数通过计算得到所述目标器件测试结构D1、所述参考测试结构D2、所述并联测试结构D3、所述级联测试结构D4的去嵌后S参数；
步骤S031，将所述目标器件测试结构D1的去嵌后S参数通过计算得到所述目标器件的所述待测性能指标的第一结果值X1；
步骤S032，将所述参考器件测试结构D2和并联测试结构D3的去嵌后S参数通过计算得到所述目标器件的所述待测性能指标的第二结果值X2；
步骤S033，将所述参考器件测试结构D2和级联测试结构D4的去嵌后S参数通过计算得到所述目标器件的所述待测性能指标的第三结果值X3；
步骤S04，将得到的X1、X2和X3两两相减，将得到的误差值与预设值相比较，判断所述去嵌入方法的精度和适用范围。
本发明中，所述的目标器件测试结构、参考器件测试结构、目标器件与参考器件的并联测试结构、目标器件与参考器件的级联测试结构以及辅助测试结构较佳地均基于一套基础结构，即具有相同的信号输入/输出压焊块(S)、接地压焊块(G)以及相同的金属连接线。
以下第一实施例以业界广泛使用的开路-短路去嵌入方法为例但不以此为限，并将电感器件作为所述目标器件，来判断开路-短路去嵌入方法对电感的性能指标结果的精度。本实施例将MOM电容器件作为参考器件，以开路测试结构和短路测试结构作为辅助测试结构，且使用GSG(ground-signal-ground)结构进行S参数测量。实际应用中，本发明可适用于现有技术中任意去嵌入方法，目标器件和参考器件也可以是本领域常用或合理的其他器件，如电容、电感、电阻等无源器件，或无外加偏置的晶体管等无外加偏置的有源器件，目标器件和参考器件可以是同一种器件或不同种器件，辅助测试结构也可根据去嵌入方法的不同进行调整，如开路去嵌入方法则用开路测试结构，开路-短路-直通去嵌入方法则用开路测试结构、短路测试结构和直通测试结构，测试结构也可采用GS、GSGSG等。
第一实施例
请参阅图10并结合参阅图4至图9，本实施例利用引入器件来判断射频器件去嵌入精度的方法，其包括以下步骤：
步骤S01，提供一电感器件和一MOM电容器件，并形成两者的电感测试结构(如图6)、电容测试结构(如图7)、电感与电容的并联测试结构(如图8)以及电感与电容的级联测试结构(如图9)，并提供开路测试结构(如图4)和短路测试结构(如图5)作为开路-短路去嵌入方法中必须用到的辅助测试结构。
步骤S02，利用矢量网络分析仪分别测得上述六个测试结构的S参数(散射参数)：电感测试结构的S参数[S]DUT1、电容测试结构的S参数[S]DUT2、开路结构S参数[S]open、短路结构S参数[S]short、并联测试结构的S参数[S]LCpar、级联测试结构的S参数[S]LCser。
步骤S03，将测得的所有测试结构的S参数转换为网络参数，通过计算去除电感测试结构、电容测试结构、并联测试结构和级联测试结构网络参数中寄生因素的影响，最终得到这四种测试结构去嵌后的S参数。
具体地：将上述六个S参数转换为Y参数(导纳参数)：电感测试结构的Y参数[Y]DUT1、电容测试结构的Y参数[Y]DUT2、开路结构Y参数[Y]open、短路结构Y参数[Y]short、并联测试结构的Y参数[Y]LCpar、级联测试结构的Y参数[Y]LCser。
随后利用常规开路-短路去嵌入处理方法，通过计算得到电感测试结构、电容测试结构、并联测试结构以及级联测试结构的Z参数(阻抗参数)。具体地，以电感测试结构为例，由上述Y参数可得：[Y]DUT1-open＝[Y]DUT1-[Y]open，[Y]short-open＝[Y]short-[Y]open，将得到的[Y]DUT1-open和[Y]short-open转化为[Z]DUT1-open和[Z]short-open，通过将[Z]DUT1-open和[Z]short-open相减得到电感器件本身精确的Z参数：[Z]L＝[Z]DUT1-open-[Z]short-open，最后将该Z参数转换回S参数，得到[S]L即为经过去嵌入处理的电感器件精确的S参数。电容测试结构、并联测试结构和级联测试结构的处理计算方法原理与上述电感测试结构的相同，不再赘述。
最后，得到由这些Z参数转换回电感测试结构的去嵌后S参数[S]L、电容测试结构的去嵌后S参数[S]C、并联测试结构的去嵌后S参数[S]LCpar以及级联测试结构的去嵌后S参数[S]Lcser。
根据二端口网络互连理论，当两个二端口网络并联时有：
Figure BDA0001259012270000101
当两个二端口网络级联时有：
Figure BDA0001259012270000102
假设去嵌入是理想的，则应有等式：
Figure BDA0001259012270000103
和等式
Figure BDA0001259012270000104
其中，YLCpar、YL、YC分别为并联测试结构、电感测试结构、电容测试结构去嵌入后得到的Y参数。ALcser、AL、AC分别为级联测试结构、电感测试结构、电容测试结构去嵌后得到的ABCD参数。
关系式(3)和(4)可以作为判断去嵌入精度及适用范围的依据，为了更直观地判断，可以将上述等式转化为电感(或电容)的主要参数指标作为判断标准，如电感一端口的等效感值L11、品质因数Q11等(实际应用中可同时使用多个器件性能指标)，则有：
Figure BDA0001259012270000111
由此，可以有三种得到电感等效感值的方式，并可以得到三个不同的结果，可以利用这三个结果的误差，来判断本实施例去嵌入方法的结果精度，并判定适用范围。具体地步骤S04包括：
步骤S041，将电感测试结构的去嵌后S参数[S]L转换为Y参数Y11，并通过代入关系式(5)得到电感等效感值的第一结果值L11。
步骤S042，将电容测试结构和并联测试结构的去嵌后S参数[S]C与[S]LCpar转化为Y参数YC与YLCpar，利用二端口网络互连理论，基于关系式(3)抽取得到电感的Y参数YL，并通过关系式(5)计算得到电感等效感值的第二结果值L11_par。
步骤S043，将电容测试结构和级联测试结构的去嵌后S参数[S]C与[S]LCser转换为ABCD参数AC与ALCser，利用二端口网络互连理论，基于关系式(4)抽取得到电感的ABCD参数AL，将ABCD参数AL转化为Y参数YL，并通过关系式(5)计算得到电感等效感值的第三结果值L11_ser。
步骤S05，将得到的三个结果值两两相减，将得到的误差值与预设值相比较，判断所述去嵌入方法的精度和适用范围。
具体地，分别计算三个结果的两两相对误差：
Δ1＝|L11-L11_par|
Δ2＝|L11-L11_ser|
Δ3＝|L11_ser-L11_par|
Δ＝min(Δ1,Δ2,Δ3)
观察其中最小相对误差的大小，若得到的误差值中最小误差值低于预设的相对误差阈值，则判断为本去嵌入方法的精度和频率范围均可接受；若得到的误差值中最小误差值高于预设的相对误差阈值，则判断为本去嵌入方法的精度和频率范围均不可接受。
在其他实施例中，判断这三个结果一致性程度的方法，不仅限于本实施例中两两相减的绝对误差形式，也可通过相对误差、百分误差等其他处理和判断方式来体现去嵌入方法的精度。
实际应用中，去嵌入方法可以包括开路去嵌入、开路-短路去嵌入、开路-直通去嵌入或开路-短路-直通去嵌入等；步骤S01包括形成与所述去嵌入方法对应的开路测试结构、短路测试结构和直通测试结构中的一种或多种，步骤S02包括测得与所述去嵌入方法对应的开路测试结构、短路测试结构和直通测试结构中的一种或多种的S参数。
需要注意的是，本实施例的判断方法针对开路-短路去嵌入方法，如需对其他去嵌入方法，如开路去嵌入、开路-直通去嵌入或开路-短路-直通去嵌入方法的结果精度和适用频率范围进行判断，则需要根据这些去嵌入方法相对应的辅助测试结构以及对应的现有转换公式来得到有关S参数和网络参数，并基于每种去嵌入方法各自对应的对寄生因素进行表征使用的子电路模型，对所得网络参数进行相对应的运算，从而剥离寄生因素的影响，得到去嵌后S参数等。然而，本领域技术人员对涉及到的这些计算方法和公式可以通过现有技术或在本发明的启示下直接获得，故在此不再赘述。
实际应用中，目标器件和引入器件可以分别选自电阻器、电感器、电容器、无外加偏置时的晶体管，目标器件和引入器件可以是同一种器件，也可以是不同种器件，采用本发明的判断原理，均可判断出某种去嵌入方法的结果精度和适用范围。
实际应用中，在搭建多器件互连结构时互连线应尽可能缩短，以减少器件互连引入的误差。为了便于测试，并保证测试的精确性，测试结构中的所有测试结构均基于同一套基础结构，即含有相同信号输入/输出压焊块、接地压焊块及金属连接线。

Claims (12)

1.一种利用引入器件来判断射频器件去嵌入精度的测试结构，包括目标器件测试结构D1、引入器件测试结构以及相应的辅助测试结构D5，其特征在于：所述引入器件测试结构包括参考器件测试结构D2、目标器件与参考器件并联测试结构D3、目标器件与参考器件级联测试结构D4，通过对目标器件测试结构D1、参考器件测试结构D2、目标器件与参考器件并联测试结构D3、目标器件与参考器件级联测试结构D4以及辅助测试结构D5的组合计算去判断射频器件去嵌入精度；其中，所述组合计算包括：分别测试所述测试结构D1～D5的S参数；分别计算所述测试结构D1～D4的去嵌后S参数；根据去嵌后S参数分别计算得到所述目标器件测试结构D1的待测性能指标结果；通过比较所述结果的一致性程度判断去嵌入精度。
2.一种利用引入器件来判断射频器件去嵌入精度的方法，其特征在于：通过目标器件测试结构D1、引入器件测试结构以及相应的辅助测试结构D5的组合计算完成去嵌入精度的判断；所述引入器件测试结构包括：参考器件测试结构D2、目标器件与参考器件并联测试结构D3、目标器件与参考器件级联测试结构D4；所述组合计算包括：分别测试所述测试结构D1～D5的S参数；分别计算所述测试结构D1～D4的去嵌后S参数；根据去嵌后S参数分别计算得到所述目标器件测试结构D1的待测性能指标结果；通过比较所述结果的一致性程度判断去嵌入精度。
3.根据权利要求2所述的利用引入器件来判断射频器件去嵌入精度的方法，其特征在于，所述方法包括以下步骤：
步骤S01，分别测得目标器件测试结构D1、参考器件测试结构D2、并联测试结构D3、级联测试结构D4以及辅助测试结构D5的S参数；
步骤S02，根据测试结构D1-D4和D5的S参数通过计算得到所述目标器件测试结构D1、所述参考器件测试结构D2、所述并联测试结构D3、所述级联测试结构D4的去嵌后S参数；
步骤S031，将所述目标器件测试结构D1的去嵌后S参数通过计算得到所述目标器件的所述待测性能指标的第一结果值X1；
步骤S032，将所述参考器件测试结构D2和并联测试结构D3的去嵌后S参数通过计算得到所述目标器件的所述待测性能指标的第二结果值X2；
步骤S033，将所述参考器件测试结构D2和级联测试结构D4的去嵌后S参数通过计算得到所述目标器件的所述待测性能指标的第三结果值X3；
步骤S04，将得到的X1、X2和X3两两相减，将得到的误差值与预设值相比较，判断去嵌入精度和适用范围。
4.根据权利要求3所述的利用引入器件来判断射频器件去嵌入精度的方法，其特征在于：步骤S02包括将所述测试结构D1-D4及辅助测试结构D5的S参数转换为网络参数，通过计算去除测试结构D1-D4网络参数中的寄生因素影响，最终得到所述测试结构D1、D2、D3、D4的去嵌后S参数。
5.根据权利要求3所述的利用引入器件来判断射频器件去嵌入精度的方法，其特征在于：步骤S031包括将所述目标器件测试结构D1的去嵌后S参数转换为Y参数，通过转换而得的Y参数与所述待测性能指标的关系式计算而得所述待测性能指标的第一结果值X1。
6.根据权利要求3所述的利用引入器件来判断射频器件去嵌入精度的方法，其特征在于：步骤S032包括将所述参考器件测试结构D2和并联测试结构D3的去嵌后S参数转换为Y参数，通过基于二端口网络互连理论中目标器件测试结构、参考器件测试结构和并联测试结构的Y参数关系式，得到目标器件测试结构的Y参数，并通过其与所述待测性能指标的关系式，计算而得所述待测性能指标的第二结果值X2。
7.根据权利要求6所述的利用引入器件来判断射频器件去嵌入精度的方法，其特征在于：步骤S032中所述目标器件测试结构、参考器件测试结构和并联测试结构的Y参数的关系式为
Figure FDA0002117006430000021
其中，Y并联为所述并联测试结构的Y参数、Y1为目标器件测试结构的Y参数、Y2为参考器件测试结构的Y参数。
8.根据权利要求3所述的利用引入器件来判断射频器件去嵌入精度的方法，其特征在于：步骤S033包括将所述参考器件测试结构D2和级联测试结构D4的去嵌后S参数转换为ABCD参数，通过基于二端口网络互连理论中目标器件测试结构、参考器件测试结构和级联测试结构的ABCD参数关系式，得到目标器件测试结构的ABCD参数，再将得到的ABCD参数转化为Y参数，并通过其与所述待测性能指标的关系式，计算而得所述待测性能指标的第三结果值X3。
9.根据权利要求8所述的利用引入器件来判断射频器件去嵌入精度的方法，其特征在于：步骤S033中所述目标器件测试结构、参考器件测试结构和级联测试结构的ABCD参数的关系式为
Figure FDA0002117006430000031
其中，级联表示级联测试结构，1表示目标器件测试结构，2表示参考器件测试结构。
10.根据权利要求3所述的利用引入器件来判断射频器件去嵌入精度的方法，其特征在于：步骤S04包括若得到的误差值中最小误差值低于预设值，则判断为射频器件去嵌入精度和适用频率范围均可接受；若得到的误差值中最小误差值高于预设值，则判断为射频器件去嵌入精度和适用频率范围均不可接受。
11.根据权利要求2或3所述的利用引入器件来判断射频器件去嵌入精度的方法，其特征在于：所述辅助测试结构D5包括与去嵌入方法相对应的开路测试结构、短路测试结构和直通测试结构中的一种或多种，所述目标器件测试结构、参考器件测试结构、目标器件与参考器件的并联测试结构、目标器件与参考器件的级联测试结构以及辅助测试结构均基于同一个含有相同信号输入/输出压焊块、接地压焊块及金属连接线的基础结构。
12.根据权利要求2或3所述的利用引入器件来判断射频器件去嵌入精度的方法，其特征在于：所述目标器件和参考器件分别选自电容器、电感器、电阻器或无外加偏置的晶体管。
CN201480082382.5A 2014-10-28 2014-10-28 利用引入器件判断射频器件去嵌入精度的测试结构及方法 Active CN107076822B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/089677 WO2016065531A1 (zh) 2014-10-28 2014-10-28 利用引入器件判断射频器件去嵌入精度的测试结构及方法

Publications (2)

Publication Number Publication Date
CN107076822A CN107076822A (zh) 2017-08-18
CN107076822B true CN107076822B (zh) 2020-01-10

Family

ID=55856351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480082382.5A Active CN107076822B (zh) 2014-10-28 2014-10-28 利用引入器件判断射频器件去嵌入精度的测试结构及方法

Country Status (3)

Country Link
US (1) US10520543B2 (zh)
CN (1) CN107076822B (zh)
WO (1) WO2016065531A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107167724B (zh) * 2017-06-02 2019-08-13 厦门市三安集成电路有限公司 一种小信号量测的去嵌方法
CN110470966B (zh) * 2019-08-19 2020-05-26 苏州华太电子技术有限公司 散射参数测量方法及器件校准方法
CN111679171B (zh) * 2020-05-19 2022-09-06 东南大学 基于互连线单元的电路拓扑结构及互连线单元级联的去嵌方法
CN112711927B (zh) * 2021-01-11 2024-01-05 东南大学 一种基于电阻单元级联的去嵌方法
CN116449183B (zh) * 2023-04-24 2024-04-05 上海新微半导体有限公司 射频芯片在片测试的去嵌结构、方法、存储介质及终端

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1735815A (zh) * 2002-05-16 2006-02-15 皇家飞利浦电子股份有限公司 用于校准和去嵌入的方法、用于去嵌入的装置组和矢量网络分析仪
CN101140305A (zh) * 2006-09-08 2008-03-12 上海华虹Nec电子有限公司 可去除测试结构上寄生效应的射频片上电感测量方法
US7920987B2 (en) * 2008-02-26 2011-04-05 Freescale Semiconductor, Inc. Device under test de-embedding
CN102313862A (zh) * 2010-07-08 2012-01-11 上海华虹Nec电子有限公司 片上型四端口射频器件射频测试的去嵌方法
CN103050479A (zh) * 2011-10-14 2013-04-17 台湾积体电路制造股份有限公司 用于去嵌入的方法和装置
CN104111435A (zh) * 2014-07-21 2014-10-22 福建火炬电子科技股份有限公司 一种测试夹具误差剔除方法
TWI463147B (zh) * 2012-07-20 2014-12-01 Univ Yuan Ze Calibration method of radio frequency scattering parameters with two correctors

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211541B1 (en) * 1999-02-01 2001-04-03 Lucent Technologies, Inc. Article for de-embedding parasitics in integrated circuits
US6906523B2 (en) * 2000-09-14 2005-06-14 Midtronics, Inc. Method and apparatus for testing cells and batteries embedded in series/parallel systems
US6815964B2 (en) * 2000-12-29 2004-11-09 Stmicroelectronics S.R.L. Test board de-embedding method to improve RF measurements accuracy on an automatic testing equipment for IC wafers
US7954080B2 (en) * 2008-03-05 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for de-embedding on-wafer devices
US8618826B2 (en) * 2009-07-02 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for de-embedding
US8917083B2 (en) * 2010-11-24 2014-12-23 International Business Machines Corporation Structures and methods for RF de-embedding
CN102254065B (zh) * 2011-06-29 2013-03-20 西安电子科技大学 双极型晶体管参数提取方法及其等效电路
US8798953B2 (en) * 2011-09-01 2014-08-05 Yuan Ze University Calibration method for radio frequency scattering parameter measurement applying three calibrators and measurement structure thereof
US9425112B2 (en) * 2012-06-07 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Calibration kits for RF passive devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1735815A (zh) * 2002-05-16 2006-02-15 皇家飞利浦电子股份有限公司 用于校准和去嵌入的方法、用于去嵌入的装置组和矢量网络分析仪
CN101140305A (zh) * 2006-09-08 2008-03-12 上海华虹Nec电子有限公司 可去除测试结构上寄生效应的射频片上电感测量方法
US7920987B2 (en) * 2008-02-26 2011-04-05 Freescale Semiconductor, Inc. Device under test de-embedding
CN102313862A (zh) * 2010-07-08 2012-01-11 上海华虹Nec电子有限公司 片上型四端口射频器件射频测试的去嵌方法
CN103050479A (zh) * 2011-10-14 2013-04-17 台湾积体电路制造股份有限公司 用于去嵌入的方法和装置
TWI463147B (zh) * 2012-07-20 2014-12-01 Univ Yuan Ze Calibration method of radio frequency scattering parameters with two correctors
CN104111435A (zh) * 2014-07-21 2014-10-22 福建火炬电子科技股份有限公司 一种测试夹具误差剔除方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
可缩放的开路通路地屏蔽电感在片测试结构去嵌入方法;菅洪彦 等;《半导体学报》;20050831;第26卷(第8期);1656-1660 *

Also Published As

Publication number Publication date
US10520543B2 (en) 2019-12-31
US20170285098A1 (en) 2017-10-05
WO2016065531A1 (zh) 2016-05-06
CN107076822A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
CN107076822B (zh) 利用引入器件判断射频器件去嵌入精度的测试结构及方法
CN111142057B (zh) 太赫兹频段在片s参数的校准方法及终端设备
US7019535B2 (en) Method and system for calibrating a measurement device path and for measuring a device under test in the calibrated measurement device path
US6960920B2 (en) Method for correcting measurement error and electronic component characteristic measurement apparatus
Heuermann et al. Robust algorithms for Txx network analyzer self-calibration procedures
Cho et al. A novel cascade-based de-embedding method for on-wafer microwave characterization and automatic measurement
US8917083B2 (en) Structures and methods for RF de-embedding
CN111679171B (zh) 基于互连线单元的电路拓扑结构及互连线单元级联的去嵌方法
CN112098791A (zh) 在片校准件模型及在片校准件模型中参数确定的方法
CN113985244B (zh) 一种基于传输线件和开路件的去嵌方法及系统
Tiemeijer et al. A new 12-term open–short–load de-embedding method for accurate on-wafer characterization of RF MOSFET structures
US10473703B2 (en) Multi-port measurement technique
CN112098795A (zh) 两端口在片校准件模型及参数确定的方法
US20050091015A1 (en) Method and apparatus for modeling a uniform transmission line
Dahlberg et al. A method to determine LRRM calibration standards in measurement configurations affected by leakage
CN112098792B (zh) 两端口在片校准件模型和参数确定的方法
CN112098794B (zh) 在片校准件模型中参数确定的方法及终端设备
CN113655360A (zh) Rf mos器件的在片测试结构的去嵌方法
CN116449183B (zh) 射频芯片在片测试的去嵌结构、方法、存储介质及终端
TWI805069B (zh) 高頻元件測試裝置及其測試方法
CN109977522B (zh) 一种可伸缩去嵌模型的形成及去嵌方法
KR101946252B1 (ko) 전기 회로망의 s 파라미터 도출 방법
JP2011106819A (ja) 電子部品の電気特性測定誤差の補正方法及び電子部品特性測定装置
JP2008064601A (ja) 測定誤差の補正方法及び電子部品特性測定装置
CN116953463A (zh) 一种基于2x-thru直通结构的二极管在片去嵌方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant