CN103050479A - 用于去嵌入的方法和装置 - Google Patents

Abstract

公开了去嵌入装置和去嵌入的方法。去嵌入装置包括：测试结构，包括嵌入测试结构的待测器件(DUT)；以及多个伪测试结构，包括开路伪结构、分布式开路伪结构和短路伪结构。分布式开路伪结构可以包括连接至左信号测试焊盘的第一信号传输线和连接至右信号测试焊盘的第二信号传输线，第一和第二信号传输线具有比开路伪结构的信号传输线的总长短的总长，并且可以从伪测试结构和测试结构的传输参数中得到DUT的固有传输特性。

Description

用于去嵌入的方法和装置

技术领域

本公开总体来说涉及半导体器件，更具体地，涉及去嵌入的方法和装置。 

背景技术

形成在半导体衬底上的集成电路(IC)包括多个有源和无源器件，诸如电阻器、电感器、电容器、晶体管、放大器等。制造这种部件以设计限定部件将显示出的理想物理/电特性(例如，电阻、电感、电容、增益等)的规范。尽管期望验证所制造的每个部件符合其特点的设计规范，但通常在集成到电路中之后，不能容易地检测对应的部件。因此，在晶片上制造各个IC部件的“独立”复件、利用相同工艺并利用相同物理/电特性制造的作为IC部件的部件；并且假设针对“独立”复件测量的物理/电特性代表那些未测试的各个IC部件。 

在测试期间，“独立”复件(也被称为“待测器件”(DUT))电连接至导电和测试焊盘，它们又进一步连接至外部测试设备。尽管所测量的物理/电特性应该精确地表示DUT(和所代表的各个IC部件)的那些特性，但测试焊盘和导线贡献了已知为“寄生”的物理/电特性(例如，来自测试焊盘和导线的电阻、电容、和电感)，这对所测量的DUT的特性产生影响。通过已知为“去嵌入”的工艺提出或提取寄生，以揭示DUT的固有特性。 

因此，需要一种精确的去嵌入方法来消除寄生影响以及精确地描述DUT的固有特性(根本上为所代表的各个IC部件的固有特性)。当前，被称为“开路-短路”、“开路-通路”和“通路-反射-线段”(“TRL”)的晶片上去嵌入方法被广泛用于解决由高频(达到GHz级别)的测试焊盘和导线所引起的寄生(诸如电阻、电感和电容)。然而，当前的去嵌入方法存在诸如去嵌入上的短路、来自通孔和互连的过量寄生影响和缺乏三维 去嵌入能力的问题。对于开路-短路去嵌入技术来说，这些问题在高频(诸如20吉赫(GHz)附近的频率)处变得更加严重。因此，虽然现有的去嵌入方法一般足以用于它们预期的目的，但它们不能在每个方面都完全满足要求。 

发明内容

本公开提供了各种有利的去嵌入方法和装置。本公开的一个广泛形式涉及一种去嵌入装置，包括：测试结构，包括嵌入测试结构的待测器件(DUT)；以及多个伪测试结构，包括开路伪结构、分布式开路伪结构和短路伪结构。分布式开路伪结构可包括两个信号测试焊盘并且在它们之间没有信号传输线，并且可以从伪测试结构和测试结构的传输参数中得到DUT的固有传输特性。 

其中，分布式开路伪结构包括平行延伸的多条接地线，每条接地线都设置在两个接地测试焊盘之间，并且信号测试焊盘和接地测试焊盘形成接地-信号-接地结构。 

其中，分布式开路伪结构的多条接地线的每一条都包括多个通孔，多个通孔位于多个垂直堆叠的导电层之间。 

其中，开路伪结构和短路伪结构的每一个都包括与设置在两个接地测试焊盘之间的接地线垂直延伸的多条次级接地线，以及其中，分布式开路伪结构不包括与两个接地测试焊盘之间的接地线垂直延伸的多条次级接地线。 

该装置还包括：第二分布式开路伪结构，包括连接至左信号测试焊盘的第一信号传输线和连接至右信号测试焊盘的第二信号传输线，第一信号传输线和第二信号传输线的总长比开路伪结构的对应信号传输线的总长短，其中，DUT的固有传输特性能够从开路伪结构、分布式开路伪结构、第二分布式开路伪结构、和测试结构的传输参数中得到。 

其中，测试结构的DUT通过第三信号传输线连接至左信号焊盘以及通过第四信号传输线连接至右信号焊盘。 

其中，开路伪结构包括连接至左信号测试焊盘的第一信号传输线、连 接至右信号测试焊盘的第二信号传输线、以及平行延伸的多条接地线，每条接地线都设置在两个接地测试焊盘之间，其中，开路伪结构的信号测试焊盘和接地测试焊盘形成接地-信号-接地结构。 

本公开的另一广泛形式涉及一种去嵌入装置，包括：测试结构，包括嵌入测试结构的待测器件(DUT)；以及多个伪测试结构，包括开路伪结构、分布式开路伪结构和短路伪结构。分布式开路伪结构可包括：第一信号传输线，连接至左信号测试焊盘；以及第二信号传输线，连接至右信号测试焊盘，第一和第二信号传输线具有与开路伪结构的信号传输线的总长短的总长，并且可以从伪测试结构和测试结构的传输参数中得到DUT的固有传输特性。 

其中，分布式开路伪结构的第一信号传输线和第二信号传输线的每一条都包括多个通孔，多个通孔位于多个垂直堆叠的导电层之间。 

分布式开路伪结构还包括：与第一信号传输线和第二信号传输线平行延伸的多条接地线，每条接地线都设置在两个接地测试焊盘之间，其中，分布式开路伪结构的信号测试焊盘和接地测试焊盘形成接地-信号-接地结构。 

其中，分布式开路伪结构的多条接地线的每一条都包括多个通孔，多个通孔位于多个垂直堆叠的导电层之间。 

其中，开路伪结构和短路伪结构的每一个都包括与设置在两个接地测试焊盘之间的接地线垂直延伸的多条次级接地线，以及其中，分布式开路伪结构不包括与两个接地测试焊盘之间的接地线垂直延伸的多条次级接地线。 

该装置还包括：第二分布式开路伪结构，包括两个信号测试焊盘，在两个信号测试焊盘之间没有信号传输线，其中，DUT的固有传输特性能够从开路伪结构、分布式开路伪结构、第二分布式开路伪结构、和测试结构的传输参数中得到。 

其中，测试结构的DUT通过第三信号传输线连接至左信号焊盘以及通过第四信号传输线连接至右信号焊盘。 

其中，开路伪结构包括连接至左信号测试焊盘的第一信号传输线、连 接至右信号测试焊盘的第二信号传输线、以及平行延伸的多条接地线，每条接地线都设置在两个接地测试焊盘之间，其中，开路伪结构的信号测试焊盘和接地测试焊盘形成接地-信号-接地结构。 

本公开的又一广泛形式涉及一种去嵌入方法，包括：形成如上所述的测试结构，诸如包括通过第一传输线连接至左信号焊盘以及通过第二传输线连接至右信号焊盘的待测器件(DUT)；以及形成如上所述的多个伪测试结构，诸如包括开路伪结构、分布式开路伪结构和短路伪结构，其中，开路伪结构包括连接至左信号测试焊盘的第三信号传输线和连接至右信号测试焊盘的第四信号传输线，以及其中，分布式开路伪结构包括连接至左信号测试焊盘的第五信号传输线和连接至右信号测试焊盘的第六信号传输线，第五和第六信号传输线具有比开路伪结构的第三和第四信号传输线的总长短的总长。该方法还包括：测量测试结构和多个伪测试结构的传输参数；以及使用测试结构和多个伪测试结构的传输参数确定DUT的固有传输特性。 

其中，将开路伪结构、分布式开路伪结构、和短路伪结构的每一个形成为包括与信号传输线平行延伸的多条接地线，每条接地线都设置在两个接地测试焊盘之间，并且每个伪结构的信号测试焊盘和接地测试焊盘都形成接地-信号-接地结构。 

其中，将开路伪结构和短路伪结构的每一个形成为包括与设置在两个接地测试焊盘之间的接地线垂直延伸的多条次级接地线，以及其中，将分布式开路伪结构形成为不包括与两个接地测试焊盘之间的接地线垂直延伸的多条次级接地线。 

该方法还包括：形成包括第二分布式开路伪结构的多个伪测试结构，第二分布式开路伪结构具有两个信号测试焊盘，在两个信号测试焊盘之间没有信号传输线，以及从开路伪结构、分布式开路伪结构、第二分布式开路伪结构、和测试结构的传输参数中确定DUT的固有传输特性。 

其中，使用开路-短路去嵌入技术或开路-短路-通路去嵌入技术来确定DUT的固有传输特性。 

附图说明

当阅读附图时，根据以下详细描述更好地理解本公开的各个方面。应该强调的是，根据工业的标准实践，各种部件没有按比例绘制。实际上，为了讨论的清除，可以任意增加或减小各个部件的尺寸。 

图1是示出根据本公开各个方面的去嵌入方法的流程图。 

图2A、图3A至图3B以及图4A至图4B是根据图1的方法在去嵌入方法中使用的各种测试结构的示意性顶视图。 

图2B是根据图1的方法在去嵌入方法中使用的测试结构的示意性截面侧视图。 

图5A至图5B是分别根据本公开的各个方面的具有狭槽型浮置屏蔽的慢波CPW传输线和具有狭槽型接地屏蔽的慢波CPW传输线的示意性三维(3D)图。 

图6是示出根据本公开另一实施例的去嵌入的方法的流程图。 

图7A至图7C是根据本公开实施例的各种测试结构的顶视图。 

图8A至图8C是根据本公开实施例的各种测试结构的顶视图。 

图9A至图9B是根据本公开实施例的短路伪测试结构的透视图和截面图。 

图10示出了根据本公开实施例的示出将被去嵌入的测试结构的寄生的等效电路。 

图11是示出根据本公开另一实施例的去嵌入的方法的流程图。 

图12A和图12B分别示出了根据本公开实施例的分布式开路伪测试结构和等效电路的顶视图。 

图13A和图13B分别示出了根据本公开实施例的分布式开路伪测试结构和等效电路的顶视图。 

图14A和图14B分别示出了根据本公开实施例的开路伪测试结构和等效电路的顶视图。 

图15A和图15B分别示出了根据本公开实施例的短路伪测试结构和等效电路的顶视图。 

图16A和图16B分别示出了使用不同去嵌入方法的MOSFET的电容 性能的表格和曲线图。 

图17是根据本公开实施例的用于获得DUT的固有特性的系统的框图。 

图18是根据本公开实施例的图17的系统的工作站的框图。 

图19是根据本公开实施例的两端口网络。 

具体实施方式

应该理解，以下公开提供了许多用于实施本发明不同特征的不同实施例或实例。以下描述部件和配置的具体实例以简化本公开。当然，这些仅仅是实例而不用于限制。此外，以下第一部件形成在第二部件上方的描述可以包括第一和第二部件被形成为直接接触的实施例，并且还可以包括可以形成附加部件夹置在第一和第二部件之间使得第一和第二部件没有直接接触的实施例。为了简化和清楚，以不同的比例任意绘制各种部件。 

图1示出了根据本公开各个方面的去嵌入的方法11的流程图。参照图1，方法11开始于块13，其中，形成其中嵌入待测器件的测试结构。测试结构具有与待测器件连接的左和右焊盘。待测器件将测试结构划分为左和右半结构。左和右半结构分别具有固有传输参数。方法11继续到块15，其中，形成多个伪测试结构。多个伪测试结构的每一个都包括左焊盘和右焊盘。方法11继续到块17，其中，测量测试结构和伪测试结构的传输参数。方法11继续到块19，其中，使用左和右半结构的固有传输参数以及测试结构和伪测试结构的传输参数来得到待测器件的固有传输参数。 

图2至图4示出了在根据图1的去嵌入方法中使用的各种测试结构的示意性顶部平面图和/或示意性片段截面图。参照图2A，在测试结构40中嵌入待测器件(DUT)30。在本实施例中，DUT 30包括有源或无源射频(RF)器件。例如，DUT 30可以为射频集成电路(RFIC)器件。测试结构40包括测试焊盘44、46、48和50。测试焊盘44和46包括信号测试焊盘，并且测试焊盘48和50包括接地测试焊盘。在本实施例中，以接地-信号-接地(GSG)结构来配置测试焊盘44和48(以及46和50)，其中，接地焊盘48接近信号焊盘44。在可选实施例中，可以利用用于测试焊盘44和48的其他结构来实施测试结构40，诸如地-信号(GS)、接地-信号-接地-信号- 地(GSGSG)、和/或任何其他适当的测试结构。在一个实施例中，使用本领域已知的衬底屏蔽技术来设计和制造测试结构40，使得减少了泄漏到半导体衬底(未示出)的潜在电磁场辐射。在该衬底屏蔽技术中，在衬底上制造测试结构40，并包括使用密集通孔阵列接地的底部金属面(未示出)以屏蔽硅衬底。该实施例的特征在于，测试结构40可以被认为是独立的网络而不连接至其他网络。 

返回参照图2A，信号测试焊盘44和46电连接至分别具有长度55和56的传输线52和54。传输线52和54还连接至DUT 30。因此，可以建立DUT 30和外部器件之间的电连接。接地测试焊盘48和50通过导线58相互连接，导线58为传输线并且还可以被称为接地线。接地测试焊盘48和接地线58为DUT 30提供电接地基准点。测试焊盘44和48、传输线52和54、以及接地线58分别包括导电金属，诸如铝、铜、铝-铜合金、铝合金、铜合金、其他金属、多晶硅、和/或它们的组合。在本实施例中，信号测试焊盘44和46以及接地测试焊盘48和50具有基本相同的尺寸和材料。应该理解，测试焊盘44、46、48、和50可以连接至诸如测试器的外部器件，使得可以建立DUT 30和外部器件之间的电连接。传输线52和54还分别包括宽度65和70。在本实施例中，宽度65和70均基本上等于0.4微米(um)，尽管宽度65和70在其他实施例中还可以大于0.4um。 

参照图2B，示出了测试结构40的示意性片段截面图。测试结构40包括连接至DUT 30的多个导电层75和通孔80。导电层75还已知为层间金属层，其可以存在于多个半导体器件。导电层75和通孔80包括诸如金属的导电材料，例如铝、铜、铝-铜合金、钨或它们的组合。DUT 30可以嵌入测试结构40的多个导电层75的任何一个中。在本实施例中，从点A到点B的所有通孔80和导线75由将DUT 30连接至图2A中的信号测试焊盘44的传输线52来表示，而从点C至点F的所有通孔80和导电层75由将DUT 30连接至图2A中的信号测试焊盘46的传输线54来表示。 

DUT 30具有表示DUT 30的真实物理/电特性的固有传输参数。当测试DUT 30以测量这些固有传输参数时，连接至DUT 30的部件(诸如图2A所示信号焊盘44和46以及传输线52和54)向测量结果贡献了寄生，包 括寄生电阻、寄生电容、和寄生电感，由此对DUT 30的测量精度产生不利影响。如此，各种“去嵌入”方法可用于从DUT 30的测量结果中提取DUT 30的固有传输参数。然而，随着测试频率的增加，连接至DUT 30的部件的寄生贡献变大，这会导致当前的去嵌入方法不精确。例如，参照图2B，从点C至点E的电信号路径可以组成多达一半测试结构40的从点C至点F的电信号路径的40％。对于当前的去嵌入方法非常困难的是解决由从测试结构40的点C至点E的电信号路径得到的寄生影响。在另一实例中，当前流行的去嵌入方法利用“开路-短路-通路”方法，其中，在去嵌入的一个方面中，从测试结构40中去除DUT 30，并且在测试结构40的点B和点C之间放置额外的电短路连接(未示出)。由于该电短路连接可以包括金属，如此可包含电阻和电感，这应该不被去嵌入。然而，“开路-短路-通路”去嵌入方法没有考虑到这点，并且从测量结果中有效地去嵌入电短路连接。从而，使用“开路-短路-通路”去嵌入方法获得的DUT 30的固有传输参数不精确。这种现象被称为“超越去嵌入的短路”，这是指在去嵌入期间去除的电阻和电感值大于应该去除的正确值。“超越去嵌入的短路”问题在高频处(例如，在等于或大于50GHz的频率处)变得尤其显著。“超越去嵌入的短路”问题该随着电短路连接变长而更加严重。 

为了克服当前去嵌入方法的限制，本实施例利用多个测试结构以获得用于DUT 30的固有传输参数的精确值。这些多个测试结构中的一个为测试结构40。回过头来参照图2A，DUT 30将测试结构40划分为左半结构85和右半结构90。左半结构85具有可根据固有传输参数(其可以通过ABCD矩阵(也被称为传输矩阵[Left_half])来表示)表示的寄生影响，以及右半结构90具有可根据固有传输参数(其可以通过ABCD矩阵[Right_half]来表示)表示的寄生影响。通常，可以针对两端口网络(诸如图19所示的两端口网络)获得ABCD矩阵。 

根据总电压和电流来定义ABCD矩阵，使得： 

V₁＝A*V₂+B*I₂

I₁＝C*V₂+D*I₂

V₁和V₂分别是两端口网络的输入和输出电压，I₁和I₂分别是两端口网 络的输入和输出电流。因此，A、B、C、D是两端口网络的ABCD矩阵的元素，其中，A、B、C、D表征输入电压V₁、输出电压V₂、输入电流I₁、和输出电流I₂之间的关系。以矩阵形式表示上述等式，获得ABCD矩阵： 

$\left[\begin{array}{c}{V}_1\\ I_1\end{array}\right]=\left[\begin{array}{cc}A& B\\ C& D\end{array}\right]\left[\begin{array}{c}{V}_2\\ I_2\end{array}\right]$

ABCD矩阵还可以被称为传输矩阵或者两端口网络的传输参数。ABCD矩阵的特征在于，为了计算两个或多个级联的两端口网络的ABCD矩阵，将每个网络的对应ABCD矩阵相乘。类似地，为了去除与其他网络级联的两端口网络的ABCD矩阵影响，乘以网络的逆矩阵。ABCD矩阵的另一特征在于，其可以通过测量两端口网络的散射参数(S参数)然后以数学方式将S参数测量结果转换为ABCD矩阵来获得。(对于ABCD矩阵更加详细的讨论，参见David M.Pozar的“Microwave Engineering，second edition”，P206-208)在本实施例中，传输线52的长度55近似等于传输线54的长度56。此外，测试焊盘44、46、48和50都具有近似尺寸并且包括近似相同的材料。因此，在本实施例中，可以说左半结构85近似与右半结构90对称。换句话说，测试结构40为对称测试结构。 

由于信号测试焊盘44和接地测试焊盘48被定位在图2中的DUT 30的“左侧”，所以它们可以分别被称为左信号测试焊盘44和左接地测试焊盘48。类似地，信号测试焊盘46和接地测试焊盘50可以分别被称为右信号测试焊盘46和右接地测试焊盘50。左信号测试焊盘44和左接地测试焊盘48的固有传输参数(其表示寄生影响)可以通过ABCD矩阵[P_left]来表示，而右信号测试焊盘46和右接地测试焊盘50可以通过ABCD矩阵[P_right]来表示。应该理解，[P_left]和[P_right]考虑到焊盘和互连件之间的潜在不连续性。在本实施例中，由于所有的测试焊盘44、46、48、和50都具有近似相同的尺寸并包括近似相同的材料，所以[P_left]近似等于[P_right]，并且[P_left]和[P_right]可以统称为[Pad]。应该理解，在可选实施例中，[P_left]可以不近似等于[P_right]。 

测试焊盘44、46、48和50可以连接至测试器，使得可以从测量结果中获得整个测试结构40的传输参数。例如，使用诸如网络分析器的工具，可以根据S参数测量测试结构40的特性。然后，这些S参数测量结果可以 转换为ABCD矩阵形式，其由[A′]来表示。为了方便参考，DUT 30的固有传输参数被称为[A]。应该理解，可通过得到测试结构40的测量传输参数[A′]并从测量传输参数[A′]中去除左半结构85和右半结构90的固有传输参数(或寄生影响)来获得DUT 30的固有传输参数[A]。通过数学方式可以将其表示为： 

[A]＝[Left_half]^-1*[A′]*[Right_half]^-1      (等式1) 

[Left_half]^-1和[Right_half]^-1分别是[Left_half]和[Right_half]的逆矩阵。由于可以容易地从测试结构40的测量结果中获得[A′]，所以仅需要解决[Left_half]和[Right_half]来计算[A]，由此精确地从测试结构40中去嵌入DUT 30。在图2A中，还可以看出，左测试结构85包括左测试焊盘44、48、以及传输线52、58A，而右半结构90包括右测试焊盘46、50、以及传输线54、58B。因此，可以通过将焊盘44、48的传输参数和传输线52、58A的传输参数级联而获得左半结构85的传输参数，以及可以通过将焊盘46、50的传输参数和传输线54、58B的传输参数级联而获得右半结构90的传输参数。ABCD矩阵形式的传输线52和58A的传输参数为[Thru_left]，以及ABCD矩阵形式的传输线54和58B的传输参数为[Thru_right]。因此，获得以下等式： 

[Left_half]＝[P_left]*[Thru_left]        (等式2) 

[Right_half]＝[P_right]*[Thru_right]     (等式3) 

因此，等式1还可以写为[A]＝[P_left]^-1*[Thru_left]^-1*[A’]*[Thru_right]^-1*[P_right]^-1。 

现在，参照图3A和图3B，示出了伪测试结构95和伪测试结构100。在一个实施例中，使用上述衬底屏蔽技术设计和制造图3A所示伪测试结构95。伪测试结构95包括以GSG结构进行配置的左测试焊盘105和右测试焊盘110，并通过具有长度120和宽度122的传输线115连接在一起。在一个实施例中，长度120大于约300um(例如，500um)，并且宽度122大约为0.4um，尽管宽度122在可选实施例中还可以大于0.4um。传输线115的寄生影响可以根据固有传输参数来表示并且可以通过ABCD矩阵[M_1]来表示。在本实施例中，左测试焊盘105和右测试焊盘110的尺寸和 材料分别与图2A所示测试结构40的测试焊盘44、46、48、和50的尺寸和材料近似相同。因此，左测试焊盘105和右测试焊盘110分别具有近似等于[P_left]和[P_right]的传输参数(或寄生影响)(它们在本实施例中近似相互相等)。 

在一个实施例中，使用上述衬底屏蔽技术来设计和制造图3B所示的伪测试结构100。伪测试结构100包括左测试焊盘125和右测试焊盘130，它们以GSG结构进行配置并通过具有长度140和宽度142的传输线135连接在一起。在传输线115的长度120为约500um的实施例中，传输线135的长度140大约为1000um。传输线135的寄生影响可以根据固有传输参数来表示并且可以通过ABCD矩阵[M_21]来表示。本实施例中，左测试焊盘125和右测试焊盘130的尺寸和材料分别与图2A所示测试结构40的测试焊盘44、46、48和50的尺寸和材料近似相同。因此，左测试焊盘125和右测试焊盘130分别具有近似等于[P_left]和[P_right]的传输参数(或寄生影响)。传输线135的长度140近似等于传输线115的长度120的N倍。在本实施例中，N＝2，意味着传输线135的长度140大约为传输线115的长度120的两倍。还已知ABCD矩阵可以级联。因此，传输线的传输参数[M_21]可以近似等于[M_1]*[M_1]。 

伪测试结构95的测试焊盘105和110可以分别连接至外部测试设备，使得可以测量伪测试结构95的传输参数。可以使用S参数进行传输参数的测量，然后，测量结果可以转换为ABCD矩阵形式，使得可以获得伪测试结构95的测量传输参数(ABCD矩阵形式)，其表示为[TL_11]。类似地，可以获得伪测试结构100的ABCD矩阵形式的测量传输参数并且可以表示为[TL_12]。然后，获得以下等式： 

[TL_11]＝[P_left]*[M_1]*[P_right]                (等式4) 

[TL_12]＝[P_left]*[M_21]*[P_right] 

＝[P_left]*[M_1]*[M_1]*[P_right]                 (等式5) 

通过上述等式的数学运算，可以通过以下等式解决和表示[P_left]或[P_right]和[M_1]： 

[P_left]*[P_right]＝[TL_11]*[TL_12]^-1*[TL_11]    (等式6) 

[M_1]＝[P_left]^-1*[TL_11]*[P_right]^-1        (等式7) 

由于从测量结果中获得[TL_11]和[TL_12]，所以可以精确地计算[P_left]、[P_right]和[M_1]。在一个实施例中，计算用于[P_left]和[P_right]的以下结果： 

$[P\_\mathrm{left}]=\left[\begin{array}{cc}1& B/2\\ C/(1+(A+D)/2)& 1+\mathrm{BC}/2(1+(A+D)/2)\end{array}\right]$ (等式8) 

$[P\_\mathrm{right}]=\left[\begin{array}{cc}1+\mathrm{BV}/2(1+(A+D)/2)& B/2\\ C/(1+(A+D)/2)& 1\end{array}\right]$ (等式9) 

其中，A、B、C和D表示用于测试结构40的ABCD矩阵的元素。可以通过测量测试结构40的S参数然后以数学方式将这些S参数转换为ABCD参数来获得ABCD参数。 

如先前所述，[P_left]表示左测试焊盘105、125、44和48中的一个的固有传输参数(或寄生影响)。[P_right]表示右测试焊盘110、130、46和50中的一个的固有传输参数(或寄生影响)。[M_1]表示具有近似等于传输线115的长度120的长度的传输线的固有传输参数(或寄生影响)。使用等式8和9，还可以计算[Thru_left]和[Thru_right]。此后，使用等式2和3，可以计算[Left_half]和[Right_half]。在一个实施例中，传输线52和54的长度55和56分别近似等于传输线115的长度120。因此，[Thru_left]和[Thru_right]近似等于[M_1]。由于可以使用等式4-9计算[M_1]，所以还可以获得[Thru_left]和[Thru_right]。 

此外，与传输线115级联的左测试焊盘105的固有传输参数可以以ABCD矩阵形式表示为[TL_left1]。[TL_left1]还可以通过将测量的传输参数[TL_11]乘以[P_right]^-1来获得，因为[TL_left1]表示结构145的固有传输参数，结构145基本上与伪测试结构95类似但不具有其右测试焊盘110。为了方便示出，通过伪测试结构95上绘制的箭头和虚线来表示代表[TL_left1]的结构。类似地，与传输线135级联的左测试焊盘125的固有传输参数表示结构150的固有传输参数[TL_left2]，结构150基本上与伪测试结构100 类似但不具有其右测试焊盘130。为了方便示出，通过伪测试结构100上绘制的箭头和虚线来表示代表[TL_left2]的结构。[TL_left2]还可以通过将测量的传输参数[TL_12]乘以[P_right]^-1来获得，其中，[P_right]^-1表示[P_right]的逆矩阵。 

现在，参照图4A，示出了伪测试结构160。在一个实施例中，使用上述衬底-屏蔽技术来设计和制造伪测试结构160。伪测试结构160包括左测试焊盘165和右测试焊盘170，它们以GSG结构进行配置并且通过具有长度180和宽度182的传输线175来连接。在一个实施例中，宽度182大约为0.4um，尽管宽度182在可选实施例中还可以大于0.4um。测试焊盘165和170可以连接至外部测试器以获得整个伪测试结构160的传输参数的测量结果。例如，可以测量S参数，其可以被转换为ABCD矩阵[THRU]，其中，[THRU]表示整个伪测试结构160的测量传输参数(或寄生影响)。传输线175可以概念性地分解为三个片段-片段185、片段190、和片段195。在本实施例中，片段185的长度近似等于图3A中的伪测试结构95的传输线115的长度120。在可选实施例中，片段185的长度近似等于图3B中的伪测试结构100的传输线135的长度140。 

返回参照图4A，片段190的长度近似等于图2A中的测试结构40的传输线52的长度55，并且片段195的长度近似等于测试结构40的传输线54的长度56。因此，传输线175的长度180近似等于长度120、长度55、和长度56的总和。此外，伪测试结构160可以概念性地分解为图4B所示的以下结构：图3A中的结构145(其为不具有右焊盘110的伪测试结构95)、图2A中的不具有左焊盘44和48的左半结构85、以及图2A中的右半结构90。这种分解可以以数学形式表示为以下等式： 

[THRU]＝[TL_left1]*[Left_half]*[P_left]-1*[Right_half]    (等式10) 

可以从伪测试结构160的测量结果中容易地获得[THRU]，并且可以使用伪测试结构95和100并进行数学运算来计算[P_left]，[TL_left1]还可以计算为[TL_11]*[P_right]^-1或[P_left]*[M_1]。因此，可以解决[Left_half]和[Right_half]。 

一旦使用等式1获得[Left_half]和[Right_half](其中，[A]＝[Left_half]^-1 *[A′]*[Right_half]^-1)。就可以解决[A](DUT 30的固有传输参数)。DUT30的解决固有传输参数表示DUT 30的真实传输特性，而没有焊盘和将DUT 30连接至外部器件的传输线的寄生影响。 

使用测试结构40、95、100、和160，以下动作序列概述了去嵌入的一个实施例： 

1)测量具有长度120的传输线115、具有长度140的传输线135、测试结构160、和测试结构40的散射矩阵。 

2)将传输线115和135以及测试结构160和40的散射矩阵分别转换为它们的ABCD矩阵[M_1]、[M_21]、[THRU]、和[A]。 

3)计算左侧测试焊盘44、48和右侧测试焊盘46、50的ABCD矩阵以分别获得[P_left]和[P_right]。 

4)计算传输线52和54的ABCD矩阵以分别获得[Thru_left]和[Thru_right]。 

5)计算ABCD矩阵[A]以获得DUT 30的固有传输参数。 

在本实施例中，测试结构40、95、100和160形成在相同的半导体晶片上。在本实施例中，测试结构40、95、100和160还可以使用相同的技术和工艺(例如，65nm RF-CMOS技术)来制造。还应该理解，可以与形成测试结构40一起形成DUT 30。在可选实施例中，测试结构40、95、100和160可以使用不同的工艺来制造并形成在不同的晶片上。 

还应该理解，测试结构40、95、100和160可以分别具有三维结构。在一些实施例中，需要去嵌入的诸如传输线和/或焊盘的寄生部件可以不位于相同的二维层等级上。例如，如图2B所示，从点D到点F的传输沿着X轴延伸，其中，从点C到点D的通孔和金属层不仅沿着X轴而且还沿着Y轴延伸。由于从点D到点F的传输线还具有宽度(在图2B中看不到但可以在图2A中看到)，所以从点D到点F的传输线已经为二维部件。由于从点C到点F的传输线(传输线54)包括额外的维度(Y轴)，所以传输线54为三维部件。去嵌入的传统方法在去嵌入三维部件(诸如图2B所示的传输线54)时存在难度，但是这种困难可以使用上述方法和结构来克服。 

在一些实施例中，共面波导(CPW)被用作测试结构40、95、100、和160的各种传输线。如先前所述，半导体器件可包括多个层间金属化层。这些CPW部件可以放置在任何层间金属化层上。测量(诸如S参数测量)可以在CPW部件上直接进行以防止专用去嵌入伪结构(诸如测试结构95、100、和160)和具有嵌入其中的DUT的测试结构(诸如测试结构40)之间的测量寄生之间的布局失配。该技术允许更加精确的传输线建模。例如，以下表I列出了可以使用的传输线的多种不同类型。 

表I 

表I中的CPW是没有屏蔽的共面波导传输线，FSCPW1-FSCPW3是具有狭槽型浮置屏蔽的传输线，以及GSCPW1-GSCPW3是具有狭槽型接地屏蔽的传输线。参照图5A和图5B，分别示出了具有狭槽型浮置屏蔽的慢波CPW传输线和具有狭槽型接地屏蔽的慢波CPW传输线。在图5A中，具有狭槽型浮置屏蔽的慢波CPW传输线可以设计为具有位于CPW结构上方和下方的周期性狭槽型浮置屏蔽，并且狭槽型浮置屏蔽相对于CPW结构横向定向。在一个实施例中，对于表I中的所有传输线，CPW结构形成在第八金属层(M8)上，并且在第七(M7)或第二(M2)金属层上创建狭槽型屏蔽。该结构的CPW部分具有10um/10um的信号/接地线宽度，在信 号和接地线之间具有20um的间隔。上条纹屏蔽具有2um的固定条纹长度(SL)和2um的固定条纹间隔(SS)，并且下条纹屏蔽具有可变SL和可变SS。SL可以被设计为最小长度以实现具有最小涡电流损耗(eddy-currentloss)的高性能。对于65nm CMOS技术来说，M7和M2上的最小长度为0.1um。上狭槽型浮置屏蔽被设计为具有以下尺寸的裂口：(1)M7上的SL为0.1um且附随的SS为0.1um或0.9um，(2)M2上的SL为0.1um且附随的SS为0.1um。在图5B中，对于接地慢波CPW传输线，其被设置为具有与上述具有浮置屏蔽的慢波CPW传输线类似的结构，但具有连接至地的狭槽型屏蔽。在一个实施例中，上述所有测试结构都具有500um的相同长度和80um的相同宽度。 

现在，参照图6，流程图示出了根据本公开实施例的去嵌入方法200。方法200开始于块202，其中，形成测试结构，测试结构包括通过第一传输线连接至左信号焊盘以及通过第二传输线连接至右信号焊盘的待测器件(DUT)。 

该方法继续到块204，其中，形成多个伪测试结构，其具有作为短路伪测试结构的至少一个伪测试结构。短路伪测试结构被形成为包括衬底上方的接地屏蔽层、至少两个信号测试焊盘、以及设置在接地屏蔽层上方且在两个信号测试焊盘之间的第三信号传输线。第三信号传输线电连接至接地屏蔽层，并且其总长比第一传输线、DUT、和第二传输线的总长小。 

根据本公开的各个实施例，第三信号传输线的整体可以形成在接地屏蔽层的上方，并且第三信号传输线可以被形成为具有大约为第一传输线和第二传输线的组合长度的总长，和/或第三信号传输线可以被形成为包括多个通孔和多条导线，其中第三信号传输线通过至少一个通孔电连接至接地屏蔽层。 

该方法继续到块206，其中，测量测试结构和包括短路伪测试结构的伪测试结构的传输参数。该方法还包括：使用测试结构和包括短路伪测试结构的多个伪测试结构的传输参数确定DUT的固有传输参数。根据本公开的各个实施例，可以使用开路-短路去嵌入技术、开路-短路-通路去嵌入技术、或者结合本公开的有利短路伪测试结构的各种其他去嵌入技术来确定 DUT的固有传输参数。在美国申请第12/037,333号中描述了各种去嵌入技术，其全部内容结合于此作为参考。 

注意，为了简化和清楚的目的，类似的部件可以用类似的标号来表示。还应注意，可以在图6的方法200之前、期间或之后提供附加工艺，并且可以在本文仅简单地描述一些其他工艺。 

现在，参照图7A至图7C以及图8A至图8C，分别示出了根据本公开实施例的各种对应测试结构300、320、350和400、420、450的顶视图。还参照图9A和图9B，分别示出了根据本公开实施例的短路伪测试结构550的透视图和截面图。在一个实施例中，可以在图6的去嵌入方法中使用这些测试结构。 

图7A和图8A分别示出了测试结构300和400的示意性顶视图，每个测试结构分别包括嵌入到测试结构中的待测器件(DUT)301和401。测试结构300和400可以类似于图2A至图2B所示的测试结构40，并且可以包括具有类似功能的类似元件。在本实施例中，DUT 301和401可以分别包括有源或无源射频(RF)器件。例如，DUT可以为射频集成电路(RFIC)器件。 

测试结构300和400分别包括测试焊盘302a和302b、304a和304b以及306a和306b。测试焊盘304a、304b包括信号测试焊盘，以及测试焊盘302a、302b和306a、306b包括接地测试焊盘。在本实施例中，测试焊盘302a、304a、306a以及302b、304b和306b分别以接地-信号-接地(GSG)结构进行配置，其中，接地测试焊盘302a、302b和306a、306b接近信号测试焊盘304a、304b。在可选实施例中，测试结构300和400可以利用用于测试焊盘的其他结构来实施，诸如地-信号(GS)、接地-信号-接地-信号-接地(GSGSG)、和/或任何其他适当的测试结构。 

在图7A中，信号测试焊盘304a和304b分别电连接至传输线310和311。传输线310和311还连接至DUT 301。因此，可以建立DUT 301和外部器件之间的电连接。传输线301、311还可以被称为信号传输线或信号分支(signal legs)。接地测试焊盘302a和302b以及接地测试焊盘306a和306b分别通过导线308和312(其为传输线，并且还可以称为接地线或 接地分支)相互连接。接地测试焊盘302a、302b和306a、306b以及导线308、312、314、315为DUT 301提供了电接地基准点。测试焊盘302a-306a和302b-306b、传输线310和311、以及接地线308、312、314、和315分别包括导电金属，诸如铝、铜、铝-铜合金、铝合金、铜合金、其他金属、多晶硅、和/或它们的组合。在本实施例中，信号测试焊盘和接地测试焊盘可具有近似相同的尺寸并包括近似相同的材料。应该理解，测试焊盘302a-306a和302b-306b可以连接至诸如测试器的外部器件，从而可以建立DUT 301和外部器件之间的电连接。传输线310和311可以分别包括部分310a、310b和311a、311b，部分310a、311a分别与信号测试焊盘304a、304b相邻，部分310b、311b与DUT 301相邻。在一个实施例中，部分310a和311a可以分别具有比部分310b和311b大的宽度。 

类似地，在图8A中，信号测试焊盘304a和304b分别电连接至传输线410和411。传输线410和411还连接至DUT 401。因此，可以建立DUT 401和外部器件之间的电连接。传输线410、411还可以被称为信号传输线或信号分支。接地测试焊盘302a和302b以及接地测试焊盘306a和306b分别通过导线308和312(它们为传输线，并且还可以被称为接地线或接地分支)相互连接。接地测试焊盘302a、302b和306a、306b以及导线308、312、414、415为DUT 401提供了电接地基准点。测试焊盘302a-306a和302b-306b、传输线410和411以及接地线308、312、414、和415分别包括导电金属，诸如铝、铜、铝-铜合金、铝合金、铜合金、其他金属、多晶硅、和/或它们的组合。在本实施例中，信号测试焊盘和接地测试焊盘可具有近似相同的尺寸并包括近似相同的材料。应该理解，测试焊盘302a-306a和302b-306b可以连接至诸如测试器的外部器件，从而可以建立DUT 401和外部器件之间的电连接。传输线410和411可以分别包括部分410a、410b和411a、411b，部分410a、411a分别与信号测试焊盘304a、304b相邻，部分410b、411b与DUT 401相邻。在一个实施例中，部分410a和411a可以分别具有比部分410b和411b大的宽度。 

测试结构300和400是类似的，但DUT几何形状和将信号测试焊盘连接至DUT的对应传输线的长度是不同的。在本实施例中，DUT 301在“x” 方向上比“y”方向上长(图7A)，并且DUT 401在“y”方向上比“x”方向上长(图8A)。因此，根据一个实施例，传输线410、411比传输线310、311具有更大的长度。在对应的图7A和图8A中，传输线310和410在平面A和B之间，DUT 301和401在平面B和C之间，并且传输线311和411在平面C和F之间。在两种情况下，使用传统的短路伪测试结构，会发生x方向或y方向上的去嵌入错误。 

DUT 301和401分别具有表征DUT的真实物理/电特性的固有传输参数。当DUT 301和401被测试以测量这些固有传输参数时，连接至DUT 301或401的部件(诸如信号测试焊盘(例如，302a至306a和302a至306b)和传输线(例如，310、311和410、411))向测量结果贡献包括寄生电阻、寄生电容、和寄生电感的寄生，由此对DUT的测量的精确度产生不利影响。如此，各种“去嵌入”方法被用于从DUT的测量结果中提取DUT的固有传输参数。然而，随着测试频率的增加，连接至DUT的部件的寄生影响变大，这会使得当前的去嵌入方法不精确。例如，流行的当前去嵌入方法利用“开路-短路-通路”方法，其中，在去嵌入的一个方面中，从测试结构中去除DUT，并且在测试结构的平面B和平面C之间放置额外的电短路连接件。由于该电短路连接件可以包括金属，如此可包含电阻和电感，这应该不被去嵌入。然而，“开路-短路-通路”去嵌入方法没有考虑到这点，并且从测量结果中有效地去嵌入电短路连接件。从而，使用“开路-短路-通路”去嵌入方法获得的DUT的固有传输参数是不精确的。这种现象被称为“去嵌入之上的短路”，这是指在去嵌入期间去除的电感值大于应该去除的正确值。“去嵌入之上的短路”问题在高频处(例如，在等于或大于50GHz的频率处)变得尤其显著。“去嵌入之上的短路”问题该随着电短路连接件变长而更加严重。 

为了克服典型去嵌入方法的限制，本实施例利用包括有利短路伪测试结构的多个测试结构以获得用于DUT 301、401的固有传输参数的精确值。这些多个测试结构可包括上述测试结构300、320、350、400、420、450、和550，并在以下进一步进行描述。 

图7B示出了对应于具有DUT 301的测试结构300的开路伪测试结构 320，并且图8B示出了对应于具有DUT 401的测试结构400的开路伪测试结构420。开路伪测试结构320和420包括与上面参照图7A和图8A所描述的类似结构和功能的类似接地测试焊盘、信号测试焊盘和接地线。然而，DUT 301和401分别从开路伪测试结构320和420中去除以分别在310、311和410、411的信号传输线之间形成间隙，从而形成包括线310和311的开路信号传输线。 

图7C和图8C分别示出了根据本公开各个方面的分别对应于测试结构300和400的有利的短路伪测试结构350和450的顶视图。图9A和图9B分别示出了可对应于测试结构300或400的短路伪测试结构550的透视图和截面图。 

短路伪测试结构350、450、550分别包括在衬底上方的接地屏蔽层351、451、551。图7C的短路伪测试结构350还包括至少两个信号测试焊盘304a、304b以及在接地屏蔽层351上方且在两个信号测试焊盘304a、304b之间的信号传输线354，其中，信号传输线354电连接至接地屏蔽层351。图8C的短路伪测试结构450还包括至少两个信号测试焊盘304a、304b、以及在接地屏蔽层451上方且在两个信号测试焊盘304a、304b之间的信号传输线454，其中，信号传输线454电连接至接地屏蔽层451。图9A至图9B的短路伪测试结构550还包括至少两个信号测试焊盘304a、304b、以及在接地屏蔽层551上方且在两个信号测试焊盘304a、304b之间的信号传输线554，其中，信号传输线554电连接至接地屏蔽层551。 

根据本公开的各个方面，接地屏蔽层351、451、551可包括诸如铝或铜的金属，或者可以具有各种宽度和厚度。根据一个实施例，接地屏蔽层351、451、551分别在信号传输线和接地线的整个长度的下方。换句话说，根据本公开的各个方面，信号传输线354、454、554可以分别整体设置在接地屏蔽层351、451、551的上方。有利地，在一个实施例中，使用这种衬底屏蔽技术来分别设计和制造短路伪测试结构350、450、550，从而减小了针对半导体衬底(未示出)的潜在电磁场辐射泄漏。在该衬底屏蔽技术中，短路伪测试结构350、450、550都在衬底上制造并包括接地以屏蔽硅衬底的底部金属面。该实施例的特征在于，测试结构350、450、550可 以认为是独立的网络而不连接至其他网络。此外，由于衬底被接地的屏蔽层所屏蔽，所以没有向去嵌入等效电路添加衬底网络，同时简化了等效电话和去嵌入方法。 

此外，如图7A、图7C和图8A、图8C以及图9A、图9B所示，根据本公开的实施例，短路伪测试结构350、450、550的信号传输线354、454、554分别具有比包括DUT的测试结构的对应信号传输线和待测器件(DUT)的总长小的总长。例如，短路伪测试结构350的平面A和F之间的信号传输线354的长度小于测试结构300(图7A、图7C)的平面A和F之间的传输线310、311和DUT 301的总长。类似地，短路伪测试结构450的平面A和F之间的信号传输线454的长度小于测试结构400(图8A、图8C)的平面A和F之间的传输线410、411和DUT 401的总长。 

此外，如图7A、图7C和图8A、图8C以及图9A、图9B所示，根据本公开的实施例，短路伪测试结构350、450、550的信号传输线354、454、554分别具有大约为连接测试结构的待测器件(DUT)的第一传输线和第二传输线的组合长度的总长。例如，短路伪测试结构350的平面A和F之间的信号传输线354的长度大约为测试结构300(图7A、图7C)的平面A和B之间的传输线310与平面C和F之间的传输线311(即，没有DUT 301)的组合长度。在一个实施例中，传输线354可以包括如上面参照图7A描述的部分310a、310b、311a、和311b。类似地，短路伪测试结构450的平面A和F之间的信号传输线454的长度大约为测试结构400(图8A、图8C)的平面A和B之间的传输线410与平面C和F之间的传输线411(即，没有DUT 401)的组合长度。在一个实施例中，传输线454可以包括如上面参照图8A描述的部分410a、410b、411a、和411b。 

类似于上述现有技术的测试结构，短路伪测试结构350、450、550分别包括测试焊盘302a和302b、304a和304b以及306a和306b。测试焊盘304a、304b包括信号测试焊盘，以及测试焊盘302a、302b和306a、306b包括接地测试焊盘。在本实施例中，测试焊盘302a、304a、306a以及302b、304b和306b分别以接地-信号-接地(GSG)结构进行配置，其中，接地测试焊盘302a、302b和306a、306b接近信号测试焊盘304a、304b。在可选 实施例中，测试结构350、450、550可以利用用于测试焊盘的其他结构来实施，诸如接地-信号(GS)、接地-信号-接地-信号-接地(GSGSG)、和/或任何其他适当的测试结构。 

在图7C中，信号测试焊盘304a和304b通过传输线354相互电连接。接地测试焊盘302a和302b以及接地测试焊盘306a和306b分别通过导线352和356(它们为传输线，并且还可以被称为接地线)相互连接。接地测试焊盘302a、302b和306a、306b以及导线352、356提供了电接地基准点。测试焊盘302a-306a和302b-306b、传输线354、以及接地线352、356可分别包括导电金属，诸如铝、铜、铝-铜合金、铝合金、铜合金、其他金属、多晶硅、和/或它们的组合。在本实施例中，信号测试焊盘和接地测试焊盘可具有近似相同的尺寸并包括近似相同的材料。应该理解，测试焊盘302a-306a和302b-306b可以连接至诸如测试器的外部器件，从而可以确定关于短路伪测试结构350的测量。 

类似地，在图8C中，信号测试焊盘304a和304b通过传输线454相互连接。接地测试焊盘302a和302b以及接地测试焊盘306a和306b分别通过导线452和456(它们为传输线，并且还可以被称为接地线)相互连接。接地测试焊盘302a、302b和306a、306b以及接地线452、456提供了电接地基准点。测试焊盘302a-306a和302b-306b、传输线454、以及接地线452、456可分别包括导电金属，诸如铝、铜、铝-铜合金、铝合金、铜合金、其他金属、多晶硅、和/或它们的组合。在本实施例中，信号测试焊盘和接地测试焊盘可具有近似相同的尺寸并包括近似相同的材料。应该理解，测试焊盘302a-306a和302b-306b可以连接至诸如测试器的外部器件，从而可以确定关于短路伪测试结构450的测量。 

类似地，在图9A至图9B中，信号测试焊盘304a和304b通过传输线554相互连接。接地测试焊盘302a和302b以及接地测试焊盘306a和306b分别通过导线(例如，线552)(其为传输线，并且还可以被称为接地线或接地分支)相互连接。接地测试焊盘302a、302b和306a、306b以及接地线(例如，线552)提供了电接地基准点。测试焊盘302a-306a和302b-306b、传输线554以及接地线(例如，线552)可分别包括导电金属，诸如铝、 铜、铝-铜合金、铝合金、铜合金、其他金属、多晶硅、和/或它们的组合。在本实施例中，信号测试焊盘和接地测试焊盘可具有近似相同的尺寸并包括近似相同的材料。应该理解，测试焊盘302a-306a和302b-306b可以连接至诸如测试器的外部器件，从而可以确定关于短路伪测试结构550的测量。 

如图9A至图9B进一步所示，短路伪测试结构550的信号传输线554包括接地屏蔽层上方的多个通孔556和558以及多个导电层554(包括导电层554a、554b、554c)和557，所有这些元件都在衬底500的上方。导电层还已知为层间金属化层，其可以存在于多个半导体器件中。在一个实施例中，导电层和通孔包括诸如金属的导电材料，例如铝、铜、铝-铜合金、钨或它们的组合。在一个实施例中，导电层554b通过至少一个通孔558连接至接地屏蔽层551，从而通过导电层557和通孔556将导电层554a、554c电连接至接地屏蔽层551。导电层554和557可具有各种宽度和厚度。尽管在图9B中示出了三个金属层557，但这些信号传输线554不限于这种数量，还可以使用更多或更少的金属层557(和对应通孔)。换句话说，各种导电层可以包括信号传输线554。 

根据本公开的一个实施例，接地线(例如，552)和接地测试焊盘302a、302b和306a、306b分别包括通过多个通孔连接的多个金属层。多个金属层中的一个可包括在中间金属层上方的顶部金属层。根据本公开的一个方面，接地线和/或接地测试焊盘的底部金属层可以电连接至接地屏蔽层551。 

在一个实例中，衬底500为半导体衬底，并且可包括硅，或者可选地可包括硅锗、砷化锗或其他适当的半导体材料。衬底还可以包括掺杂有源区域和其他部件，诸如埋入层和/或外延层。此外，衬底可以为绝缘体上半导体，诸如绝缘体上硅(SOI)。在其他实施例中，半导体衬底可包括掺杂外延层、梯度半导体层，和/或可进一步包括覆盖在不同类型的另一半导体层上方的半导体层，诸如硅锗层上的硅层。在其他实例中，化合物半导体衬底可包括多层硅结构，或者硅衬底可包括多层化合物半导体结构。有源区域可以被配置为NMOS器件(例如，nFET)或PMOS器件(例如，pFET)。半导体衬底可包括在先前工艺步骤期间形成的底层、器件、接口和其他部件(未示出)，或者可以在后续工艺步骤期间形成。 

尽管未示出，但在一个实例中，诸如氧化物的电介质层可以设置在传输线导电层、通孔之间和/或衬底500和接地屏蔽层551之间。 

在一个实施例中，测试结构300、320、350、400、420、450、和/或550可以形成在相同的半导体晶片上。在本实施例中，测试结构还可以使用相同的技术和工艺(例如，65nm RF-CMOS技术)来制造测试结构。还应该理解，可以与形成测试结构一起形成DUT。在可选实施例中，测试结构可以使用不同的工艺来制造和/或可以形成在不同晶片上。 

有利地，去除了传统短路伪测试结构的x或y方向上的冗余金属条，并且结合剩余的传输线以减小信号和接地线的传输线长度，从而形成具有衬底上方的接地屏蔽层的改进短路伪测试结构，基本上消除了x和/或y方向上的去嵌入。 

现在，参照图10，等效电路600示出了根据本公开实施例的将被去嵌入的测试结构(例如，测试结构300、400)的寄生。Y₁、Y₂、和Y₃分别表示第一端口602(例如，输入端口)的焊盘和接地屏蔽之间、第二端口604(例如，输出端口)的焊盘和接地屏蔽之间、以及第一端口602和第二端口604之间的连接电容C₁、C₂、和C₃。Y₄、Y₅、和Y₆分别表示左信号分支(例如，信号传输线310、410)和接地屏蔽之间、右信号分支(例如，信号传输线311、411)和接地屏蔽之间、以及左信号分支和右信号分支之间的连接电容C₄、C₅、和C₆。Z₁和Z₂分别表示来自第一端口602和第二端口604的左信号分支和右信号分支的串联阻抗，并且Z₃表示连接至地的接地分支的串联阻抗。 

根据本公开实施例，利用如下所示的实例等式，可以根据开路伪测量和焊盘(A_x/(A_y+A_z))与互连件的面积比来提取电容(Cn)，并且可以根据开路和短路伪测量的矩阵乘法来提取电阻(Rn)和电感(Ln)。[Y_O]和[Y_S]分别表示开路伪测试结构和短路伪测试结构的Y参数。 

C₁+C₄＝(1/ω)imag(Y_11O+Y_12O) 

C₂+C₅＝(1/ω)imag(Y_22O+Y_12O) 

C₁＝(C₁+C₄)*A₁/(A₁+A₄) 

C₄＝(C₁+C₄)*A₄/(A₁+A₄) 

C₂＝(C₂+C₅)*A₂/(A₂+A₅) 

C₅＝(C₂+C₅)*A₅/(A₂+A₅) 

C₃＝C₆＝0.5*(-1/ω)imag(Y_12O) 

Z_SO＝Y_SO ^-1＝(Y_S-Y_O)^-1

R₁＝real(Z_11SO-Z_12SO) 

L₁＝(1/ω)imag(Z_11SO-Z_12SO) 

R₂＝real(Z_22SO-Z_12SO) 

L₂＝(1/ω)imag(Z_22SO-Z_12SO) 

R₃＝real(Z_12SO) 

L₃＝(1/ω)imag(Z_12SO) 

现在，参照图11，流程图示出了根据本公开另一实施例的去嵌入方法700。根据本公开的一个方面，方法700包括：在块702中，形成通过第一传输线连接至左信号焊盘以及通过第二传输线连接至右信号焊盘的待测器件(DUT)的测试结构。在块704中，方法700还包括：形成多个伪测试结构，包括开路伪结构、分布式开路伪结构、和短路伪结构。在一个实例中，开路伪结构包括连接至左信号焊盘的第三信号传输线和连接至右信号测试焊盘的第四信号传输线，并且分布式开路伪结构包括连接至左信号焊盘的第五信号传输线和连接至右信号测试焊盘的第六信号传输线，第五和第六信号传输线的总长小于开路伪结构的第三和第四信号传输线的总长。在块706中，方法700还包括测量测试结构和多个伪测试结构的传输参数，并且在块708中，方法700还包括使用测试结构和多个伪测试结构的传输参数确定DUT的固有传输特性。根据本公开的各个实施例，可以使用开路-短路去嵌入技术、开路-短路-通路去嵌入技术、或者结合本公开的有利短路伪测试结构的各种其他去嵌入技术来确定DUT的固有传输特性。在美国申请第12/037,333号中描述了各种去嵌入技术，其全部内容结合于此作为参考。 

还需要注意的是，可以在图11的方法700之前、期间和之后提供附加工艺，并且可以仅在本文简要描述一些其他工艺。 

根据一个方面，上面参照方法700描述的开路伪结构、分布式开路伪结构和短路伪结构的每一个都可以被形成为包括与信号传输线平行延伸的多条接地线，每条接地线都设置在两个接地测试焊盘之间，并且每个伪结构的信号测试焊盘和接地测试焊盘都形成接地-信号-接地结构。 

根据另一方面，上面参照方法700描述的上述开路和短路伪结构的每一个都可以被形成为包括与设置在两个接地测试焊盘之间的接地线垂直地延伸的多条次级接地线，并且上面参照方法700描述的分布式开路伪结构可以被形成为不包括与两个接地测试焊盘之间的接地线垂直地延伸的多条次级接地线。 

根据又一方面，方法700可进一步包括：形成多个伪测试结构，包括第二分布式开路伪结构，其具有两个信号测试焊盘并且在它们之间没有信号传输线；以及根据开路伪结构、分布式开路伪结构、第二分布式开路伪结构和测试结构的传输参数确定DUT的固有传输特性。 

现在，参照图12A至图12B、图13A至图13B、图14A至图14B、和图15A至图15B，分别示出了根据本公开实施例的各种对应测试结构800、900、1000、1100和等效电路801、901、1001、1101的顶视图。在一个实施例中，可以在图11的去嵌入方法中使用这些测试结构。 

现在，参照图12A至图12B以及图13A至图13B，根据本公开的实施例，分别示出了分布式伪测试结构800、900和等效电路801、901的顶面图。 

分布式开路伪结构800和900分别包括测试焊盘302a和302b、304a、和304b以及306a和306b。测试焊盘304a、304b包括信号测试焊盘，而测试焊盘302a、302b和306a、306b包括接地测试焊盘。在本实施例中，测试焊盘302a、304a、306a以及302b、304b和306b分别以接地-信号-接地(GSG)结构进行配置，其中，接地测试焊盘302a、302b和306a、306b接近信号测试焊盘304a、304b。在可选实施例中，分布式开路伪结构800和900可以利用用于测试焊盘的其他结构来实施，诸如接地-信号(GS)、接地-信号-接地-信号-接地(GSGSG)、和/或任何其他适当的测试结构。 

在图12A中，分布式开路伪测试结构800包括两个信号测试焊盘304a、304b并且在它们之间没有信号传输线。接地线808和812平行延伸并分别设置在两个接地测试焊盘302a、302b和306a、306b之间。 

在图12B中，等效电路801示出了根据本公开实施例的分布式开路伪测试结构800的寄生效应。Y₁、Y₂、和Y₃分别表示第一端802(例如，输 入端)的焊盘和接地屏蔽之间、第二端804(例如，输出端)的焊盘和接地屏蔽之间、以及第一端802和第二端804之间的连接电容C₁、C₂、和C₃(外部并联电容)。R₁和L₁分别表示串联电阻和电感。 

在图13A中，信号测试焊盘304a和304b分别电连接至传输线810和811。传输线810、811还可以被称为信号传输线或信号支线。接地测试焊盘302a和302b以及接地测试焊盘306a和306b分别通过导线808和812(它们为传输线，并且还可以被称为接地线或接地支线)相互连接。接地测试焊盘302a、302b和306a、306b以及接地线808、812提供了电接地基准点。测试焊盘302a-306a和302b-306b、传输线810和811、以及接地线808和812可以分别包括导电金属，诸如铝、铜、铝-铜合金、铝合金、铜合金、其他金属、多晶硅、和/或它们的组合。在本实施例中，信号测试焊盘和接地测试焊盘可以具有近似相同的尺寸并包括近似相同的材料。应该理解，测试焊盘302a-306a和302b-306b可以连接至诸如测试器的外部器件。因此，分布式开路伪测试结构800和900类似但是不同之处为测试结构900中的传输线810、811。 

在图13B中，等效电压901示出了根据本公开实施例的分布式开路伪测试结构900的寄生效应。Y₁、Y₂和Y₃分别表示第一端口902(例如，输入端口)的焊盘和接地屏蔽之间、第二端口904(例如，输出端口)的焊盘和接地屏蔽之间、以及第一端口902和第二端口904之间的连接电容C₁、C₂和C₃(外部并联电容)。Y₄、Y₅和Y₆分别表示左信号分支(例如，信号传输线810)和接地屏蔽之间、右信号分支(例如，信号传输线811)和接地屏蔽之间、以及左信号分支和右信号分支之间的连接电容C₄、C₅和C₆(内部并联电容)。Z₁和Z₂分别表示来自第一端口902和第二端口904的左信号分支和右信号分支的串联阻抗，并且Z₃表示连接至地的接地分支的串联阻抗。R₁、R₂和R₃表示串联阻抗，以及L₁、L₂和L₃表示电感。 

现在，参照图14A和图14B，分别示出了根据本公开实施例的开路伪测试结构1000和等效电路1001的顶视图。 

开路伪测试结构1000包括具有与上面参照图12A至图12B以及图13A至图13B所描述的类似结构和功能的类似接地测试焊盘302a、302b和306a 和306b、信号测试焊盘304a、304b以及接地线808、812。然而，开路伪测试结构1000在形成开路信号传输线的信号测试焊盘304a、304b之间包括较长的信号传输线810’、811’。信号传输线810’、811’分别包括部分810a、810b和811a、811b。部分810a、810b(810’)的总长大于分布式开路伪测试结构900(图13A)的传输线810的总长，并且部分811a、811b(811’)的总长大于分布式开路伪测试结构900(图13A)的传输线811的总长。此外，开路伪测试结构1000包括分别垂直于接地线802、812延伸的多条次级接地线814、815，并且设置在两个接地测试焊盘之间。分布式开路伪结构800和900不包括这种两个接地测试焊盘之间的垂直于接地线延伸的多条次级接地线。这里没有包括类似元件的重复描述以避免冗长的描述，尽管它们完全可以应用。 

在图14B中，等效电路1001示出了根据本公开实施例的开路伪测试结构1000的寄生效应。Y₁、Y₂和Y₃分别表示第一端口1002(例如，输入端口)的焊盘和接地屏蔽之间、第二端口1004(例如，输出端口)的焊盘和接地屏蔽之间、以及第一端口1002和第二端口1004之间的连接电容C₁、C₂和C₃(外部并联电容)。Y₄、Y₅和Y₆分别表示左信号分支(例如，信号传输线810’)和接地屏蔽之间、右信号分支(例如，信号传输线811’)和接地屏蔽之间、以及左信号分支和右信号分支之间的连接电容C₄、C₅和C₆(内部并联电容)。Z₁和Z₂分别表示来自第一端口1002和第二端口1004的左信号分支和右信号分支的串联阻抗，并且Z₃表示连接至地的接地分支的串联阻抗。R₁、R₂和R₃表示串联阻抗，以及L₁、L₂和L₃表示电感。注意，尽管等效电路1001表现为与等效电路901相同，但Z₁、Z₂、Z₃、Y₁、Y₂和Y₃可以在等效电路之间不同。 

现在，参照图15A和图15B，分别示出了根据本公开实施例的短路伪测试结构1100和等效电路1101的顶视图。 

短路伪测试结构1100包括具有与上面参照图14A和图14B描述的类似结构和功能的类似接地测试焊盘302a、302b和306a和306b、信号测试焊盘304a、304b、接地线808、812、信号传输线810’和811’、以及次级接地线814、815。然而，短路伪测试结构1100包括连接信号传输线810’和 811’与次级接地线814和815的导电元件817。分布式开路伪结构800和900不包括这种导电元件。这里没有包括类似元件的重复描述以避免冗长的描述，尽管它们完全可以应用。 

在图15B中，等效电路1101示出了根据本公开实施例的短路伪测试结构1100的寄生效应。Y₁、Y₂和Y₃分别表示第一端口1102(例如，输入端口)的焊盘和接地屏蔽之间、第二端口1104(例如，输出端口)的焊盘和接地屏蔽之间、以及第一端口1102和第二端口1104之间的连接电容C₁、C₂和C₃。Z₁和Z₂分别表示来自第一端口1102和第二端口1104的左信号分支和右信号分支的串联阻抗，并且Z₃表示连接至地的接地分支的串联阻抗。R₁、R₂和R₃表示串联阻抗，以及L₁、L₂和L₃表示电感。 

现在，参照图16A和图16B，分别示出了使用不同去嵌入方法的MOSFET的电容性能的表格和曲线图。在图16A的表格中，外部并联(shunt)阻抗(Y1、Y2和Y3)和内部并联阻抗(Y4、Y5和Y6)之间的不同比率分别表示为Dis_O1 1157、Dis_O2 1155和Dis_O3 1153。短路-开路和开路-短路去嵌入方法分别表示为SO 1151和OS 1159，如图16B的示图所示，去嵌入结果在10GHz以下基本一致但在10GHz以上一致性较差。短路-开路和开路-短路去嵌入结果1151和1159分别表示两个极端结果(SO 1151的内部并联阻抗百分比为100％且OS的外部并联阻抗百分比为100％)。因此，利用分布式开路测试结构在外部和内部并联阻抗之间具有不同比率提供了SO 1151和OS 1159结果之间更加精确的结果。 

为了克服典型去嵌入方法的限制，本实施例利用包括有利的分布式开路伪测试结构(例如，图12A和图13A的结构800和900)的多个测试结构，以获得针对DUT(例如，DUT 30、301、401)的固有传输参数/特性的更加精确的结果。这些多个测试结构可包括上述测试结构。 

在一个实例中，利用具有嵌入到结构内的DUT的测试结构(例如，具有DUT 30的测试结构40、具有DUT 401的测试结构400)，可以跟随一个或多个分布式开路伪测试结构(例如，分布式开路伪测试结构800和/或900)、开路伪测试结构(例如，开路伪测试结构1000)、和短路伪测试结构(例如，短路伪测试结构1100)、分布式开路-开路-短路去嵌入方法 以通过提取精确的外部和内部并联电容来获得更加精确的去嵌入结果。 

在一个实例中，可以分别测量具有DUT的测试结构(例如，具有DUT30的测试结构40或具有DUT 401的测试结构400)、分布式开路结构(例如分布式开路伪测试结构800和/或900)、开路结构(例如，开路伪测试结构1000)、和短路结构(例如，短路伪测试结构1100)的散射矩阵[S_D]、[S_P]、[S_O]、和[S_S]。 

然后，测试结构、分布式开路结构、开路结构、和短路结构的散射矩阵[S_D]、[S_P]、[S_O]和[S_S]可以被转换为它们对应的导纳矩阵[Y_D]、[Y_P]、[Y_O]、和[Y_S]。 

然后，可以从导纳矩阵[Y_D]、[Y_O]和[Y_S]中减去导纳矩阵[Y_P]，以给出导纳矩阵[Y_DP]、[Y_OP]、和[Y_SP]的以下等式： 

[Y_DP]＝[Y_D]-[Y_P] 

[Y_OP]＝[Y_O]-[Y_P] 

[Y_SP]＝[Y_S]-[Y_P] 

然后，[Y_DP]、[Y_OP]和[Y_SP]的导纳矩阵可以转换为它们对应的阻抗矩阵[Z_DP]、[Z_OP]和[Z_SP]。 

然后，可以从阻抗矩阵[Z_DP]和[Z_OP]中减去阻抗矩阵[Z_SP]，以给出阻抗矩阵[Z_DPS]和[Z_OPS]的以下等式： 

[Z_DPS]＝[Z_DP]-[Z_SP] 

[Z_OPS]＝[Z_OP]-[Z_SP] 

然后，阻抗矩阵[Z_DPS]和[Z_OPS]可以被转换为它们对应的导纳矩阵[Y_DPS]和[Y_OPS]。 

然后，可以从导纳矩阵[Y_DPS]中减去导纳矩阵[Y_OPS]，以给出以下固有DUT结构的去嵌入的导纳矩阵[Ydem]： 

[Ydem]＝[Y_DPS]-[Y_OPS] 

现在，参照图17，框图示出了根据本公开实施例的用于获得DUT的固有特性的系统1200。DUT位于在晶片1203的衬底上制造的测试结构1205中。测试结构1204(例如，短路伪测试结构、开路伪测试结构、一个或多个分布式开路伪测试结构、通路伪测试结构、和/或其他伪测试结构)还可 以位于晶片1203上。探针1206和1207用于从结构1204和结构1205中获得S参数。探针可操作地连接至校准的自动网络分析器1209。在一个实例中，网络分析器1209通过在工作站1211上运行的软件来控制。软件可以通过工作站1211从服务器1215的存储介质(例如，硬盘驱动器)下载。在其他实施例中，软件可以位于个人计算机系统的硬盘驱动器或者从可移动介质(例如，CD-ROM)下载。工作站1211执行软件以控制分析器1209，从而执行本文所描述的一种或多种方法。 

图18示出了根据本公开实施例的工作站1211的框图。工作站1211包括处理器1302、存储器1304、和分析器接口1306。存储器1304可接入处理器1302。此外，分析器接口1306连接至处理器1302。 

处理器1302可以为微处理器、控制器、或者能够执行一系列指令的其他处理器。存储器1304为计算机可读介质，诸如随机存取存储器(RAM)、非易失性存储器(诸如闪存或硬盘驱动器)等。存储器1304存储包括指令集合的程序1305以操纵处理器1302来执行本文所公开的一种或多种方法。例如，程序1305可以操纵处理器1302来控制分析器接口1306并且可以用于存储数据(包括测试结果)。如本文所描述的，通过分析器接口1306，处理器1302控制分析器1209(图17)以确定待测器件的固有特性。固有特性可以存储在存储器1304中。应该理解，在其他实施例中可以使用其他类型的系统以执行本文所描述的一种或多种方法。 

本公开提供了各种有利的去嵌入方法和装置。本公开的一个广泛形式涉及去嵌入装置，包括：测试结构，包括嵌入测试结构的待测器件(DUT)；以及多个伪测试结构，包括开路伪结构、分布式开路伪结构、和短路伪结构。分布式开路伪结构可包括两个信号测试焊盘并且在它们之间没有信号传输线，并且可以从伪测试结构和测试结构的传输参数中得到DUT的固有传输特性。 

本公开的另一广泛形式涉及去嵌入装置，包括：测试结构，包括嵌入测试结构的待测器件(DUT)；以及多个伪测试结构，包括开路伪结构、分布式开路伪结构、和短路伪结构。分布式开路伪结构可包括：第一信号传输线，连接至左信号测试焊盘；以及第二信号传输线，连接至右信号测 试焊盘，第一和第二信号传输线具有与开路伪结构的信号传输线的总长短的总长，并且可以从伪测试结构和测试结构的传输参数中得到DUT的固有传输特性。 

本公开的又一广泛形式涉及去嵌入方法，包括：形成如上所述的测试结构，诸如包括通过第一传输线连接至左信号焊盘以及通过第二传输线连接至右信号焊盘的待测器件(DUT)；以及形成如上所述的多个伪测试结构，诸如包括开路伪结构、分布式开路伪结构和短路伪结构，其中，开路伪结构包括连接至左信号测试焊盘的第三信号传输线和连接至右信号测试焊盘的第四信号传输线，以及其中，分布式开路伪结构包括连接至左信号测试焊盘的第五信号传输线和连接至右信号测试焊盘的第六信号传输线，第五和第六信号传输线具有比开路伪结构的第三和第四信号传输线的总长短的总长。该方法还包括：测量测试结构和多个伪测试结构的传输参数；以及使用测试结构和多个伪测试结构的传输参数确定DUT的固有传输特性。 

有利地，本公开甚至在高频处也提供增强和精确的DUT特性。 

前面概述了多个实施例的特征，使得本领域的技术人员可以更好地理解本公开的各个方面。本领域的技术人员应该意识到，他们可以容易地将本公开用作用于设计或修改用于执行与本文引入实施例相同的目的和/或实现相同优点的其他工艺和结构的基础。本领域的技术人员还应该意识到，这种等效构造不背离本公开的精神和范围，并且他们可以进行各种改变、替换和修改而不背离本公开的精神和范围。 

Claims (10)

1.一种装置，包括：

测试结构，包括嵌入所述测试结构的待测器件(DUT)；以及

多个伪测试结构，包括开路伪结构、分布式开路伪结构、和短路伪结构，

其中，所述分布式开路伪结构包括两个信号测试焊盘，在所述两个信号测试焊盘之间没有信号传输线，并且

其中，所述DUT的固有传输特性能够从所述伪测试结构和所述测试结构的传输参数中得到。

2.根据权利要求1所述的装置，其中，所述分布式开路伪结构包括平行延伸的多条接地线，每条接地线都设置在两个接地测试焊盘之间，并且信号测试焊盘和接地测试焊盘形成接地-信号-接地结构。

3.根据权利要求2所述的装置，其中，所述分布式开路伪结构的多条接地线的每一条都包括多个通孔，所述多个通孔位于多个垂直堆叠的导电层之间。

4.根据权利要求2所述的装置，其中，所述开路伪结构和所述短路伪结构的每一个都包括与设置在两个接地测试焊盘之间的接地线垂直延伸的多条次级接地线，以及其中，所述分布式开路伪结构不包括与所述两个接地测试焊盘之间的接地线垂直延伸的多条次级接地线。

5.根据权利要求1所述的装置，还包括：

第二分布式开路伪结构，包括连接至左信号测试焊盘的第一信号传输线和连接至右信号测试焊盘的第二信号传输线，所述第一信号传输线和所述第二信号传输线的总长比所述开路伪结构的对应信号传输线的总长短，

其中，所述DUT的固有传输特性能够从所述开路伪结构、所述分布式开路伪结构、所述第二分布式开路伪结构、和所述测试结构的传输参数中得到。

6.根据权利要求1所述的装置，其中，所述测试结构的所述DUT通过第三信号传输线连接至左信号焊盘以及通过第四信号传输线连接至右信号焊盘。

7.根据权利要求1所述的装置，其中，所述开路伪结构包括连接至左信号测试焊盘的第一信号传输线、连接至右信号测试焊盘的第二信号传输线、以及平行延伸的多条接地线，每条接地线都设置在两个接地测试焊盘之间，其中，所述开路伪结构的信号测试焊盘和接地测试焊盘形成接地-信号-接地结构。

8.一种装置，包括：

测试结构，包括嵌入所述测试结构的待测器件(DUT)；以及

多个伪测试结构，包括开路伪结构、分布式开路伪结构、和短路伪结构，

其中，所述分布式开路伪结构包括连接至左信号测试焊盘的第一信号传输线和连接至右信号测试焊盘的第二信号传输线，所述第一信号传输线和所述第二信号传输线的总长比所述开路伪结构的信号传输线的总长短，并且

其中，所述DUT的固有传输特性能够从所述伪测试结构和所述测试结构的传输参数中得到。

9.根据权利要求8所述的装置，其中，所述分布式开路伪结构的所述第一信号传输线和所述第二信号传输线的每一条都包括多个通孔，所述多个通孔位于多个垂直堆叠的导电层之间。

10.一种去嵌入的方法，包括：

形成测试结构，所述测试结构包括通过第一传输线连接至左信号焊盘以及通过第二传输线连接至右信号焊盘的待测器件(DUT)；

形成多个伪测试结构，包括开路伪结构、分布式开路伪结构、和短路伪结构，

其中，所述开路伪结构包括连接至左信号测试焊盘的第三信号传输线和连接至右信号测试焊盘的第四信号传输线，

其中，所述分布式开路伪结构包括连接至左信号测试焊盘的第五信号传输线和连接至右信号测试焊盘的第六信号传输线，所述第五信号传输线和所述第六信号传输线的总长比所述开路伪结构的所述第三信号传输线和所述第四信号传输线的总长短；

测量所述测试结构和所述多个伪测试结构的传输参数；以及

使用所述测试结构和所述多个伪测试结构的传输参数确定所述DUT的固有传输特性。

Images