CN116449183B - 射频芯片在片测试的去嵌结构、方法、存储介质及终端 - Google Patents
射频芯片在片测试的去嵌结构、方法、存储介质及终端 Download PDFInfo
- Publication number
- CN116449183B CN116449183B CN202310451463.9A CN202310451463A CN116449183B CN 116449183 B CN116449183 B CN 116449183B CN 202310451463 A CN202310451463 A CN 202310451463A CN 116449183 B CN116449183 B CN 116449183B
- Authority
- CN
- China
- Prior art keywords
- test
- tested
- piece
- parameter
- parameters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 443
- 238000000034 method Methods 0.000 title claims abstract description 76
- 238000003860 storage Methods 0.000 title claims abstract description 16
- 239000011159 matrix material Substances 0.000 claims abstract description 39
- 238000006243 chemical reaction Methods 0.000 claims abstract description 18
- 238000004590 computer program Methods 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 5
- 230000014509 gene expression Effects 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 description 12
- 238000004088 simulation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 230000005672 electromagnetic field Effects 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003012 network analysis Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
本发明提供一种射频芯片在片测试的去嵌结构、方法、存储介质及终端，包括：基于第一、第二微带线测试结构的T参数得到测试夹具的直通T参数，并转换为测试夹具的直通S参数；测试负载测试结构，分别得到待测件两侧的测试夹具的反射系数；基于待测件两侧的测试夹具的反射系数、负载的本征S参数及测试夹具的直通S参数求解得到待测件两侧的测试夹具的S参数；通过矩阵转换得到待测件两侧的测试夹具的T参数；基于待测件的测试结构的T参数、待测件两侧的测试夹具的T参数求解待测件的本征T参数，并转换为待测件的本征S参数。本发明没有假设和等效，没有引入额外误差源，去嵌入精度高；适用于非对称夹具去嵌，待测芯片可为任意形式，应用前景好。
Description
技术领域
本发明涉及射频芯片在片测试领域，特别是涉及一种射频芯片在片测试的去嵌结构、方法、存储介质及终端。
背景技术
现代电子系统随着功能性与复杂度的显著提升，对于从器件级到系统级每一个环节的精准度要求越来越高。精准的测试结果是器件建模与电路设计的基石，同时亦可以反馈指导器件材料与工艺的优化设计。
而芯片级微波元件在片测试过程中，由于芯片本身尺寸很小，通常需要在微波探针和待测件(DUT，Device-Under-Test)之间引入包括焊盘(GSG，Ground-Signal-Ground)和微带连接线的测试夹具，尺寸在几十到几百微米之间。因此，最终的测试对象除待测件DUT本征结构外还包含了额外的测试夹具寄生网络，结果并不准确。要想获得精准的本征参数，需要采用去嵌入技术剥离GSG焊盘与微带连接线引入的寄生参数，将所测网络的参考平面从探针针尖校准到芯片两端，如图1所示。
现有技术中的去嵌入方法分为两大类，一类基于集总电路等效模型，典型的去嵌方法包括open去嵌、open-short去嵌；该方法去嵌的具体步骤为：
步骤1：在同一衬底上制备待测件、相应的焊盘结构与微带互连线、开路结构及短路结构，测量S参数，分别得到待测件的S参数Smeas、开路结构S参数Sopen、短路结构S参数Sshort，将上述三种结构的S参数转换为Y参数，得到Ymeas、Yopen、Yshort。
步骤2：剥离寄生并联部分。计算Y1＝Ymeas-Yopen，去除待测件两端口之间的并联寄生，计算Y2＝Yshort-Yopen，剥离短路结构两端口并联寄生阻抗。将剥离寄生并联后的Y1、Y2矩阵转换为Z参数Z1、Z2。
步骤3：剥离寄生串联部分，计算Zdut＝Z1-Z2，Zdut为待测件本征Z参数。
步骤4：将待测件本征Z参数转换为S参数，得到待测件本征S参数。
此类方法以集总参数RLC代替分布式微波元件，在低频时误差较小，但是随着工作频率的升高，微带连接线之间因断路产生的电容越来越难以被忽略，且短路结构的地孔近似接地点，无法实现理想短路点，去嵌误差会越来越大，甚至会出现“过去嵌”的现象。
另一类去嵌方法基于等效网络参数，典型算法有L-2L方法、TRL方法、LRM方法。这一类方法主要的去嵌思路是将整个待测结构等效为微波网络进行分析，待测件及其左右两端的GSG焊盘和微带连接线可等效为三个二端口网络级联，通过特定的矩阵运算消除测试夹具的寄生。基于网络分析的去嵌方法更多得考虑到器件的分布效应，因此在高频段去嵌精度更高。但是，目前的TRL方法、LRM方法主要存在的问题是：准确的负载、准确特性阻抗的传输线、理想的匹配结构都很难定义与制作，同时计算过程较为复杂，解方程存在一元二次方程，需要根据假设条件舍弃一个根。相比之下，L-2L方法只需要两组不同长度(L2＝2L1)的微带线结构，可以有效降低制作时间和成本，且计算方法为线性方程，不需要假设条件；而现有的L-2L方法也存在一定的局限性：一方面，现有的算法依旧是根据等效电路模型，将测试夹具等效为并联导纳Y和特性阻抗Z与待测件网络级联，直接推导测试夹具的ABCD矩阵；另一方面，目前的方法仅仅适用于对称结构。
因此，如何提高高频段的去嵌精度、扩大适用范围，已成为本领域技术人员亟待解决的问题之一。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种射频芯片在片测试的去嵌结构、方法、存储介质及终端，用于解决现有技术中的去嵌方法精度低、计算过程复杂、适用范围小等问题。
为实现上述目的及其他相关目的，本发明提供一种射频芯片在片测试的去嵌结构，所述射频芯片在片测试的去嵌结构至少包括：
与待测件的测试结构形成于同一衬底上的第一微带线测试结构、第二微带线测试结构及负载测试结构；所述第一微带线测试结构包括第一微带线及测试夹具，所述第二微带线测试结构包括第二微带线及测试夹具，所述负载测试结构包括负载及测试夹具；
其中，所述第二微带线的长度为所述第一微带线的长度的两倍，所述第一微带线测试结构、所述第二微带线测试结构、所述负载测试结构中的测试夹具与所述待测件的测试夹具的结构及尺寸相同。
可选地，所述负载包括已知阻抗的薄膜电阻及地孔，所述薄膜电阻与所述地孔串联。
更可选地，当所述待测件两侧的测试夹具对称时，所述负载测试结构包括第一测试单元，所述第一测试单元包括负载及测试夹具，所述第一测试单元中的测试夹具与所述待测件两侧任意一侧的测试夹具的结构及尺寸相同；
当所述待测件两侧的测试夹具非对称时，所述负载测试结构包括第二测试单元及第三测试单元，所述第二测试单元及所述第三测试单元均包括负载及测试夹具，其中，所述第二测试单元及所述第三测试单元中的测试夹具分别与所述待测件两侧的测试夹具的结构及尺寸相同。
为实现上述目的及其他相关目的，本发明还提供一种射频芯片在片测试的去嵌方法，基于上述射频芯片在片测试的去嵌结构实现，所述射频芯片在片测试的去嵌方法至少包括：
获取第一微带线测试结构的T参数及第二微带线测试结构的T参数，基于所述第一微带线测试结构及所述第二微带线测试结构的T参数得到测试夹具的直通T参数，并利用矩阵转换得到测试夹具的直通S参数；
测试所述负载测试结构，分别得到所述待测件两侧的测试夹具的反射系数；基于所述待测件两侧的测试夹具的反射系数、负载的本征S参数及所述测试夹具的直通S参数求解得到所述待测件两侧的测试夹具的S参数；
对所述待测件两侧的测试夹具的S参数进行矩阵转换，得到所述待测件两侧的测试夹具的T参数；
获取所述待测件的测试结构的T参数，并基于所述待测件的测试结构的T参数、所述待测件两侧的测试夹具的T参数求解所述待测件的本征T参数；
对所述待测件的本征T参数进行矩阵转换，得到所述待测件的本征S参数。
可选地，基于所述第一微带线测试结构及所述第二微带线测试结构的T参数得到测试夹具的直通T参数的步骤包括：
建立关系式：
TL＝TA*TX*TB；
T2L＝TA*TX*TX*TB；
Tthru＝TA*TX*TB*(TA*TX*TX*TB)-1*TA*TX*TB＝TA*TB；
联立上述三个关系式，得到所述测试夹具的直通T参数，满足：Tthru＝TL*T2L -1*TL；
其中，TL为所述第一微带线测试结构的T参数，T2L为所述第二微带线测试结构的T参数，TA为所述待测件第一侧的测试夹具的T参数，TB为所述待测件第二侧的测试夹具的T参数，TX为第一微带线的T参数，Tthru为所述测试夹具的直通T参数。
可选地，基于所述待测件两侧的测试夹具的反射系数、负载的本征S参数及所述测试夹具的直通S参数求解得到所述待测件两侧的测试夹具的S参数的步骤包括：
建立所述测试夹具的直通S参数与所述待测件第一侧及第二侧的测试夹具的S参数的关系式；建立所述待测件两侧的测试夹具的反射系数与所述待测件第一侧及第二侧的测试夹具的S参数、所述负载的本征S参数的关系式；
基于已知的所述测试夹具的直通S参数、所述待测件两侧的测试夹具的反射系数及所述负载的本征S参数计算所述待测件第一侧及第二侧的测试夹具的S参数，满足：
其中，
A21＝K；
B12＝K；
其中，SA为所述待测件第一侧的测试夹具的S参数，A11、A12、A21、A22为所述待测件第一侧的测试夹具的S参数所在矩阵中的元素，SB为所述待测件第二侧的测试夹具的S参数，B11、B12、B21、B22为所述待测件第二侧的测试夹具的S参数所在矩阵中的元素，Sthru为所述测试夹具的直通S参数，S11T、S12T、S21T、S22T所述测试夹具的直通S参数所在矩阵中的元素，GamIn1为所述待测件第一侧的测试夹具的反射系数，GamIn2为所述待测件第二侧的测试夹具的反射系数，GamL为所述负载的本征S参数，K为任意值。
更可选地，所述待测件两侧的测试夹具的反射系数与所述待测件第一侧及第二侧的测试夹具的S参数、所述负载的本征S参数的关系式满足；
更可选地，当所述待测件两侧的测试夹具对称时，所述待测件第一侧及第二侧的测试夹具的S参数相等。
可选地，基于所述待测件的测试结构的T参数、所述待测件两侧的测试夹具的T参数求解所述待测件的本征T参数满足如下关系式：
TDUT＝TA -1*Tmeas*TB -1；
其中，TDUT为所述待测件的本征T参数，TA为所述待测件第一侧的测试夹具的T参数，TB为所述待测件第二侧的测试夹具的T参数，Tmeas为所述待测件的测试结构的T参数。
可选地，分别通过测试得到所述第一微带线测试结构、所述第二微带线测试结构及所述待测件的测试结构的S参数，再通过矩阵转换得到所述第一微带线测试结构、所述第二微带线测试结构及所述待测件的测试结构的T参数。
为实现上述目的及其他相关目的，本发明还提供一种存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述射频芯片在片测试的去嵌方法。
为实现上述目的及其他相关目的，本发明还提供一种终端，包括：处理器及存储器；
所述存储器用于存储计算机程序；
所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行上述射频芯片在片测试的去嵌方法。
如上所述，本发明的射频芯片在片测试的去嵌结构、方法、存储介质及终端，具有以下
有益效果：
1、本发明的射频芯片在片测试的去嵌结构、方法、存储介质及终端基于简单的L-2L辅助去嵌结构，可以有效降低制作时间和成本。
2、本发明的射频芯片在片测试的去嵌结构、方法、存储介质及终端以微波网络理论和矩阵运算为基础，没有假设和等效，没有引入额外误差源，去嵌入的精度仅取决于已知负载精度，误差较小。
3、本发明的射频芯片在片测试的去嵌结构、方法、存储介质及终端中已知负载的S参数GamL为唯一误差来源，可通过辅助手段减小已知阻抗值与实际值的误差，提高精度。
4、本发明的射频芯片在片测试的去嵌结构、方法、存储介质及终端以解夹具参数为主，去嵌端面精确到器件连接处，被测件可为任意形式，且两端夹具不对称的情况同样适用，适用范围广。
附图说明
图1显示为射频芯片实际测试过程中的去嵌入示意图。
图2显示为本发明的待测件的测试结构示意图。
图3显示为本发明的第一微带线测试结构的示意图。
图4显示为本发明的第二微带线测试结构的示意图。
图5显示为本发明的负载测试结构的示意图。
图6显示为本发明的待测件测试结构的等效示意图。
图7显示为本发明的射频芯片在片测试的去嵌方法的流程示意图。
图8显示为通过电磁仿真直接得到的本实施例的螺旋电感的本征结构的S参数幅度值与采用本发明的去嵌方法去除夹具寄生后得到的螺旋电感的S参数幅度值的对比关系示意图。
图9显示为通过电磁仿真直接得到的本实施例的螺旋电感本征结构的相位值与采用本发明的去嵌方法去除夹具寄生后得到的螺旋电感的相位值的对比关系示意图。
图10显示为应用本发明去嵌入方法的螺旋电感与应用open-short去嵌入方法的螺旋电感的S参数幅度误差百分比的对比关系示意图。
图11显示为应用本发明去嵌入方法的螺旋电感与应用open-short去嵌入方法的螺旋电感的相位误差百分比的对比关系示意图。
元件标号说明
11 第一微带线测试结构
111 第一微带线
12 第二微带线测试结构
121 第二微带线
13 负载测试结构
131 薄膜电阻
132 地孔
2 待测件的测试结构
21 待测件
22a 第一测试夹具
22b 第二测试夹具
221 微带连接线
222 第一焊盘
223 第二焊盘
224 第三焊盘
225 地孔
226 地孔
2a 第一测试夹具等效网络
2b 待测件等效网络
2c 第二测试夹具等效网络
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2～图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图2～图5所示，本实施例提供一种射频芯片在片测试的去嵌结构，所述射频芯片在片测试的去嵌结构包括：
与待测件的测试结构2形成于同一衬底上的第一微带线测试结构11、第二微带线测试结构12及负载测试结构13。
如图2所示，所述待测件的测试结构2包括待测件21、分别设置于所述待测件21两侧的第一测试夹具22a及第二测试夹具22b。所述第一测试夹具22a及所述第二测试夹具22b均包括微带连接线221、第一焊盘222、第二焊盘223、第三焊盘224，其中，所述第二焊盘223与地孔225电连接，所述第三焊盘224与地孔226电连接。在本实施例中，所述待测件21为螺旋电感，在实际使用中任意待测器件、待测结构均适用于本发明，不以本实施例为限。
如图3所示，所述第一微带线测试结构11包括第一微带线111及测试夹具，所述第一微带线测试结构11中的测试夹具与所述待测件21的测试夹具的结构及尺寸相同。所述第一微带线111的长度为任意值，设定为L；所述第一微带线111的结构不限，包括但不限于直线型，曲线型；所述第一微带线测试结构11中包括左右两侧的测试夹具，分别与所述待测件21两侧的测试夹具的结构及尺寸一一对应相同(理论上相同，实际工艺上难免存在误差)，在此不一一赘述。
如图4所示，所述第二微带线测试结构12包括第二微带线121及测试夹具，所述第二微带线测试结构12中的测试夹具与所述待测件21的测试夹具的结构及尺寸相同。所述第二微带线121的长度为所述第一微带线111的长度的两倍，设定为2L；所述第二微带线121的结构不限，包括但不限于直线型，曲线型；所述第二微带线测试结构12中包括左右两侧的测试夹具，分别与所述待测件21两侧的测试夹具的结构及尺寸一一对应相同，在此不一一赘述。
如图5所示，所述负载测试结构13包括负载及测试夹具，所述负载测试结构13中的测试夹具与所述待测件21的测试夹具的结构及尺寸相同。在本实施例中，所述待测件21两侧的测试夹具(所述第一测试夹具22a与所述第二测试夹具22b)对称设置，所述负载测试结构13仅包括单侧的第一测试单元，所述第一测试单元包括负载及测试夹具，其中，所述第一测试单元中的测试夹具与所述待测件21两侧任意一侧的测试夹具的结构及尺寸相同，在此不一一赘述。
需要说明的是，负载的本征结构参数为本发明的去嵌方法的误差唯一来源，因此，对所述负载的估计要尽量精确，为了使负载的寄生阻抗占总的负载阻抗的一小部分，在本实施例中，所述负载包括已知阻抗的薄膜电阻131及地孔132，所述薄膜电阻131与所述地孔132串联，作为示例，所述薄膜电阻的阻值为50Ω。所述薄膜电阻131及所述地孔132构成已知负载，可采用直流测试确定电阻率，进而确定电阻长宽比；可通过电磁场仿真精确地得到所述地孔132的阻抗，且其精度可通过在电磁场仿真软件中反复优化来控制。在实际使用中，任意结构的负载均适用于本发明，不以本实施例为限。
需要说明的是，本发明的去嵌结构适用于任意需要测试的射频芯片，尤其是5G射频毫米波频段的射频芯片。
实施例二
本实施例提供一种射频芯片在片测试的去嵌结构，与实施例一的不同之处在于，在本实施中，所述待测件21两侧的测试夹具非对称，包括但不限于所述第一测试夹具22a与所述第二测试夹具22b中的微带连接线221的尺寸、形状不同，所述第一测试夹具22a与所述第二测试夹具22b中的焊盘的尺寸、形状不同，在此不一一赘述。
此时，所述第一微带线测试结构11中两侧的测试夹具分别与所述待测件21两侧的测试夹具的结构及尺寸对应相同。所述第二微带线测试结构12中两侧的测试夹具分别与所述待测件21两侧的测试夹具的结构及尺寸对应相同。所述负载测试结构13包括与所述待测件21两侧的测试夹具对应的第二测试单元及第三测试单元，所述第二测试单元及所述第三测试单元均包括负载及测试夹具，其中，所述第二测试单元及所述第三测试单元中的测试夹具分别与所述待测件21两侧的测试夹具的结构及尺寸一一对应相同(即所述第二测试单元中的测试夹具与所述待测件21第一侧的测试夹具的结构及尺寸相同，所述第三测试单元中的测试夹具与所述待测件21第二侧的测试夹具的结构及尺寸相同)，在此不一一赘述。
实施例三
如图6所示，在本发明中将所述第一测试夹具22a、所述待测件21及所述第二测试夹具22b分别等效为二端口网络，所述待测件的整个测试结构等效为三个二端口网络(第一测试夹具等效网络2a、待测件等效网络2b、第二测试夹具等效网络2c)级联；通过矩阵运算实现去嵌。如图7所示，本发明的射频芯片在片测试的去嵌方法包括：
1)获取第一微带线测试结构11的T参数TL及第二微带线测试结构12的T参数T2L，基于所述第一微带线测试结构11及所述第二微带线测试结构12的T参数得到测试夹具的直通T参数Tthru，并利用矩阵转换得到测试夹具的直通S参数Sthru。
具体地，在本实施例中，在执行步骤1)之前还包括：
步骤S1)确定待测件去嵌结构，在本示例中，所述去嵌结构为实施例一的射频芯片在片测试的去嵌结构。
步骤S2)对所述待测件的测试结构2的S参数Smeas进行测试，并利用矩阵转换将所述待测件的测试结构2的S参数Smeas转换为所述待测件的测试结构2的T参数Tmeas。
步骤S3)对所述第一微带线测试结构11及所述第二微带线测试结构12的S参数进行测试，并利用矩阵转换将所述第一微带线测试结构11的S参数SL转换为所述第一微带线测试结构11的T参数TL，将所述第二微带线测试结构12的S参数S2L转换为所述第二微带线测试结构12的T参数T2L。
需要说明的是，在本示例中，通过仿真测试得到各S参数。步骤S2)与步骤S3)的先后顺序不限，步骤S2)在执行步骤4)之前完成即可。此外，任意能得到所述第一微带线测试结构11的T参数TL、所述第二微带线测试结构12的T参数T2L及所述待测件的测试结构2的T参数Tmeas的方法均适用于本发明，不以本实施例为限。
在本实施例中，在得到所述第一微带线测试结构11的T参数TL及所述第二微带线测试结构12的T参数T2L后执行步骤S4)，以求解得到测试夹具的直通S参数Sthru。
步骤S4)具体包括，基于所述第一微带线测试结构11的T参数TL及所述第二微带线测试结构12的T参数T2L得到所述测试夹具的直通T参数Tthru，推导如下：
TL＝TA*TX*TB；
T2L＝TA*TX*TX*TB；
Tthru＝TA*TX*TB*(TA*TX*TX*TB)-1*TA*TX*TB＝TA*TB；
联立上述三个关系式，得到所述测试夹具的直通T参数Tthru，满足：Tthru＝TL*T2L -1*TL；
其中，TA为所述待测件第一侧的测试夹具的T参数，TB为所述待测件第二侧的测试夹具的T参数，TX为第一微带线的T参数(即长度为L的任意阻抗微带线的本征T参数)。需要说明的是，其中，各参数均采用矩阵的方式表示。再利用矩阵转换将所述测试夹具的直通T参数Tthru转换为所述测试夹具的直通S参数Sthru。
2)测试所述负载测试结构13，分别得到所述待测件21两侧的测试夹具的反射系数GamIn1、GamIn2；基于所述待测件21两侧的测试夹具的反射系数GamIn1、GamIn2、负载的本征S参数GamL及所述测试夹具的直通S参数Sthru求解得到所述待测件21两侧的测试夹具的S参数SA、SB。
执行步骤S5)对所述负载测试结构13进行测试，得到所述待测件21第一侧的测试夹具的反射系数GamIn1及所述待测件21第二侧的测试夹具的反射系数GamIn2。在本示例中，通过仿真测试得到单侧测试夹具的反射系数。
执行步骤S6)求解得到所述待测件21两侧的测试夹具的S参数SA、SB。步骤S6)具体包括：
步骤S61)令所述待测件21第一侧的测试夹具的S参数SA及所述待测件21第一侧的测试夹具的S参数SB满足：
其中，A11、A12、A21、A22为所述待测件第一侧的测试夹具的S参数所在矩阵中的元素，分别代表第一侧的测试夹具的S11、S12、S21、S22参数；
其中，B11、B12、B21、B22为所述待测件第二侧的测试夹具的S参数所在矩阵中的元素；分别代表第二侧的测试夹具的S11、S12、S21、S22参数；
步骤S62)推导直通结构的网络结构，建立所述测试夹具的直通S参数Sthru与所述待测件第一侧及第二侧的测试夹具的S参数SA、SB的关系式，满足：
其中，S11T、S12T、S21T、S22T所述测试夹具的直通S参数所在矩阵中的元素，分别代表直通结构的S11、S12、S21、S22参数；
步骤S63)获取所述负载的本征S参数GamL(可通过电磁场仿真工具对已知负载的本征S参数进行仿真，不以本实施例为限；值得说明的是，本发明提出的方法唯一误差来源是已知负载的本征S参数GamL，在实际测试中，应适当增加探针距离，以减小探针耦合带来的影响)，随后建立所述待测件两侧的测试夹具的反射系数GamIn1、GamIn2与所述待测件第一侧及第二侧的测试夹具的S参数SA、SB、所述负载的本征S参数GamL的关系式，满足；
步骤S64)基于已知的所述测试夹具的直通S参数Sthru、所述待测件两侧的测试夹具的反射系数GamIn1、GamIn2及所述负载的本征S参数GamL计算所述待测件第一侧及第二侧的测试夹具的S参数SA、SB，得到：
其中，
A21＝K；
其中，
B12＝K；
需要说明的是，其中，K为任意值，不影响去嵌结果；作为示例，为了便于计算，K取值1。
3)对所述待测件21两侧的测试夹具的S参数SA、SB进行矩阵转换，得到所述待测件两侧21的测试夹具的T参数TA、TB。
具体地，执行步骤S7)将S矩阵转换为T矩阵。
4)获取所述待测件的测试结构2的T参数Tmeas，并基于所述待测件的测试结构2的T参数Tmeas、所述待测件两侧的测试夹具的T参数TA、TB求解所述待测件21的本征T参数TDUT。
具体地，在本实施例中，在步骤S2)中得到所述待测件的测试结构2的T参数Tmeas，在实际使用中，在执行步骤4)之前得到所述待测件的测试结构2的T参数Tmeas即可。执行步骤S8)得到所述待测件的本征T参数TDUT，满足如下关系式：
TDUT＝TA -1*Tmeas*TB -1。
5)对所述待测件的本征T参数TDUT进行矩阵转换，得到所述待测件的本征S参数SDUT。
具体地，执行步骤S9)将T矩阵转换为S矩阵。
如图8所示为通过电磁仿真直接得到的本实施例的螺旋电感的本征结构的S11参数、S21参数幅度值与采用本发明的去嵌方法去除夹具寄生后得到的螺旋电感的S11参数、S21参数幅度值的对比关系；如图9所示为通过电磁仿真直接得到的本实施例的螺旋电感的本征结构S11参数、S21参数的相位值与采用本发明的去嵌方法去除夹具寄生后得到的螺旋电感S11参数、S21参数的相位值的对比关系；可以发现，应用本发明提出的去嵌方法去嵌后的射频参数与本征结构仿真结果幅度和相位均有非常良好的拟合；由此可证明本发明提出的去嵌方法具有很高的去嵌精度。
如图10所示为应用本发明去嵌入方法的螺旋电感与应用open-short去嵌入方法的螺旋电感的S11参数、S21参数幅度值精度的对比关系；如图11所示为应用本发明去嵌入方法的螺旋电感与应用open-short去嵌入方法的螺旋电感的S11参数、S21参数相位精度的对比关系；可以发现在高频段(40GHz以内)本发明的去嵌入方法的误差远远小于现有的open-short去嵌技术。
需要说明的是，两端口器件S参数矩阵包含S11、S12、S21及S22四个元素；对于互易对称网络，有S11＝S22，S21＝S12，所以，本发明的图8～图11采用S11和S21表征器件射频特性。
实施例四
本实施例提供一种射频芯片在片测试的去嵌方法，与实施例一的不同之处在于，采用的去嵌结构为实施例二的射频芯片在片测试的去嵌结构，所述待测件第一侧及第二侧的测试夹具的S参数相等，计算其中一侧即可，其他步骤及方法与实施例三相同，在此不一一赘述。
实施例五
本实施例提供一种存储介质，其上存储有计算机程序，该程序被处理器执行时实现实施例三或实施例四所述的射频芯片在片测试的去嵌方法。所述存储介质包括但不限于：ROM、RAM、磁碟、U盘、存储卡或者光盘等各种可以存储程序代码的介质。
本实施例提供一种终端，包括：处理器及存储器。
具体地，所述存储器用于存储计算机程序，包括但不限于：ROM、RAM、磁碟、U盘、存储卡或者光盘等各种可以存储程序代码的介质。
具体地，所述处理器与所述存储器连接，用于执行所述存储器存储的计算机程序，以使所述终端执行实施例三或实施例四的射频芯片在片测试的去嵌方法。所述处理器可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital Signal Processor，简称DSP)、专用集成电路(Application Specific Integrated Circuit，简称ASIC)、现场可编程门阵列(Field Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
综上所述，本发明提供一种射频芯片在片测试的去嵌结构、方法、存储介质及终端，包括：与待测件的测试结构形成于同一衬底上的第一微带线测试结构、第二微带线测试结构及负载测试结构；所述第一微带线测试结构包括第一微带线及测试夹具，所述第二微带线测试结构包括第二微带线及测试夹具，所述负载测试结构包括负载及测试夹具；其中，所述第二微带线的长度为所述第一微带线的长度的两倍，所述第一微带线测试结构、所述第二微带线测试结构、所述负载测试结构中的测试夹具与所述待测件的测试夹具的结构及尺寸相同。获取第一微带线测试结构的T参数及第二微带线测试结构的T参数，基于所述第一微带线测试结构及所述第二微带线测试结构的T参数得到测试夹具的直通T参数，并利用矩阵转换得到测试夹具的直通S参数；测试所述负载测试结构，分别得到所述待测件两侧的测试夹具的反射系数；基于所述待测件两侧的测试夹具的反射系数、负载的本征S参数及所述测试夹具的直通S参数求解得到所述待测件两侧的测试夹具的S参数；对所述待测件两侧的测试夹具的S参数进行矩阵转换，得到所述待测件两侧的测试夹具的T参数；获取所述待测件的测试结构的T参数，并基于所述待测件的测试结构的T参数、所述待测件两侧的测试夹具的T参数求解所述待测件的本征T参数；对所述待测件的本征T参数进行矩阵转换，得到所述待测件的本征S参数。本发明的射频芯片在片测试的去嵌结构、方法、存储介质及终端基于L-2L去嵌结构和已知负载结构，以微波网络理论和矩阵运算为基础，没有假设和等效，没有引入额外误差源，去嵌入的精度直接取决于已知负载精度；旨在提高5G射频毫米波频段内去嵌入精度，以获得更精准的待测芯片本征参数，同时，适用于非对称夹具去嵌，待测芯片可以为任意形式，在射频微波毫米波频段有更好的应用前景。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种射频芯片在片测试的去嵌结构，其特征在于，所述射频芯片在片测试的去嵌结构至少包括：
与待测件的测试结构形成于同一衬底上的第一微带线测试结构、第二微带线测试结构及负载测试结构；所述第一微带线测试结构包括第一微带线及位于所述第一微带线两侧的测试夹具，所述第二微带线测试结构包括第二微带线及位于所述第二微带线两侧的测试夹具，所述负载测试结构包括负载及位于所述负载两侧的测试夹具；
其中，所述第二微带线的长度为所述第一微带线的长度的两倍，所述第一微带线测试结构、所述第二微带线测试结构、所述负载测试结构中的测试夹具与所述待测件的测试夹具的结构及尺寸对应相同；各测试夹具均包括微带连接线、第一焊盘、第二焊盘、第三焊盘，所述第一焊盘与所述微带连接线的一端电连接，所述第二焊盘、所述第三焊盘与地孔电连接。
2.根据权利要求1所述的射频芯片在片测试的去嵌结构，其特征在于：所述负载包括已知阻抗的薄膜电阻及地孔，所述薄膜电阻与所述地孔串联。
3.根据权利要求1或2所述的射频芯片在片测试的去嵌结构，其特征在于：
当所述待测件两侧的测试夹具对称时，所述负载测试结构包括第一测试单元，所述第一测试单元包括负载及测试夹具，所述第一测试单元中的测试夹具与所述待测件两侧任意一侧的测试夹具的结构及尺寸相同；
当所述待测件两侧的测试夹具非对称时，所述负载测试结构包括第二测试单元及第三测试单元，所述第二测试单元及所述第三测试单元均包括负载及测试夹具，其中，所述第二测试单元及所述第三测试单元中的测试夹具分别与所述待测件两侧的测试夹具的结构及尺寸相同。
4.一种射频芯片在片测试的去嵌方法，基于如权利要求1-3任意一项所述的射频芯片在片测试的去嵌结构实现，其特征在于，所述射频芯片在片测试的去嵌方法至少包括：
获取第一微带线测试结构的T参数及第二微带线测试结构的T参数，基于所述第一微带线测试结构及所述第二微带线测试结构的T参数得到测试夹具的直通T参数，并利用矩阵转换得到测试夹具的直通S参数；
测试所述负载测试结构，分别得到所述待测件两侧的测试夹具的反射系数；基于所述待测件两侧的测试夹具的反射系数、负载的本征S参数及所述测试夹具的直通S参数求解得到所述待测件两侧的测试夹具的S参数；
对所述待测件两侧的测试夹具的S参数进行矩阵转换，得到所述待测件两侧的测试夹具的T参数；
获取所述待测件的测试结构的T参数，并基于所述待测件的测试结构的T参数、所述待测件两侧的测试夹具的T参数求解所述待测件的本征T参数；
对所述待测件的本征T参数进行矩阵转换，得到所述待测件的本征S参数。
5.根据权利要求4所述的射频芯片在片测试的去嵌方法，其特征在于：基于所述第一微带线测试结构及所述第二微带线测试结构的T参数得到测试夹具的直通T参数的步骤包括：
建立关系式：
TL＝TA*TX*TB；
T2L＝TA*TX*TX*TB；
Tthru＝TA*TX*TB*(TA*TX*TX*TB)-1*TA*TX*TB＝TA*TB；
联立上述三个关系式，得到所述测试夹具的直通T参数，满足：Tthru＝TL*T2L -1*TL；
其中，TL为所述第一微带线测试结构的T参数，T2L为所述第二微带线测试结构的T参数，TA为所述待测件第一侧的测试夹具的T参数，TB为所述待测件第二侧的测试夹具的T参数，TX为第一微带线的T参数，Tthru为所述测试夹具的直通T参数。
6.根据权利要求4所述的射频芯片在片测试的去嵌方法，其特征在于：基于所述待测件两侧的测试夹具的反射系数、负载的本征S参数及所述测试夹具的直通S参数求解得到所述待测件两侧的测试夹具的S参数的步骤包括：
建立所述测试夹具的直通S参数与所述待测件第一侧及第二侧的测试夹具的S参数的关系式；建立所述待测件两侧的测试夹具的反射系数与所述待测件第一侧及第二侧的测试夹具的S参数、所述负载的本征S参数的关系式；
基于已知的所述测试夹具的直通S参数、所述待测件两侧的测试夹具的反射系数及所述负载的本征S参数计算所述待测件第一侧及第二侧的测试夹具的S参数，满足：
其中，
A21＝K；
B12＝K；
其中，SA为所述待测件第一侧的测试夹具的S参数，A11、A12、A21、A22为所述待测件第一侧的测试夹具的S参数所在矩阵中的元素，SB为所述待测件第二侧的测试夹具的S参数，B11、B12、B21、B22为所述待测件第二侧的测试夹具的S参数所在矩阵中的元素，Sthru为所述测试夹具的直通S参数，S11T、S12T、S21T、S22T所述测试夹具的直通S参数所在矩阵中的元素，GamIn1为所述待测件第一侧的测试夹具的反射系数，GamIn2为所述待测件第二侧的测试夹具的反射系数，GamL为所述负载的本征S参数，K为任意值。
7.根据权利要求6所述的射频芯片在片测试的去嵌方法，其特征在于：所述待测件两侧的测试夹具的反射系数与所述待测件第一侧及第二侧的测试夹具的S参数、所述负载的本征S参数的关系式满足；
8.根据权利要求4、6或7所述的射频芯片在片测试的去嵌方法，其特征在于：当所述待测件两侧的测试夹具对称时，所述待测件第一侧及第二侧的测试夹具的S参数相等。
9.根据权利要求4所述的射频芯片在片测试的去嵌方法，其特征在于：基于所述待测件的测试结构的T参数、所述待测件两侧的测试夹具的T参数求解所述待测件的本征T参数满足如下关系式：
TDUT＝TA -1*Tmeas*TB -1；
其中，TDUT为所述待测件的本征T参数，TA为所述待测件第一侧的测试夹具的T参数，TB为所述待测件第二侧的测试夹具的T参数，Tmeas为所述待测件的测试结构的T参数。
10.根据权利要求4所述的射频芯片在片测试的去嵌方法，其特征在于：分别通过测试得到所述第一微带线测试结构、所述第二微带线测试结构及所述待测件的测试结构的S参数，再通过矩阵转换得到所述第一微带线测试结构、所述第二微带线测试结构及所述待测件的测试结构的T参数。
11.一种存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求4-10任意一项所述的射频芯片在片测试的去嵌方法。
12.一种终端，其特征在于，包括：处理器及存储器；
所述存储器用于存储计算机程序；
所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行如权利要求4-10任意一项所述的射频芯片在片测试的去嵌方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310451463.9A CN116449183B (zh) | 2023-04-24 | 2023-04-24 | 射频芯片在片测试的去嵌结构、方法、存储介质及终端 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310451463.9A CN116449183B (zh) | 2023-04-24 | 2023-04-24 | 射频芯片在片测试的去嵌结构、方法、存储介质及终端 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116449183A CN116449183A (zh) | 2023-07-18 |
| CN116449183B true CN116449183B (zh) | 2024-04-05 |
Family
ID=87133499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310451463.9A Active CN116449183B (zh) | 2023-04-24 | 2023-04-24 | 射频芯片在片测试的去嵌结构、方法、存储介质及终端 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116449183B (zh) |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101943739A (zh) * | 2009-07-02 | 2011-01-12 | 台湾积体电路制造股份有限公司 | 去嵌入的方法和装置 |
| WO2011025096A1 (ko) * | 2009-08-31 | 2011-03-03 | 순천향대학교 산학협력단 | 디임베딩 장치 및 방법 |
| CN103050479A (zh) * | 2011-10-14 | 2013-04-17 | 台湾积体电路制造股份有限公司 | 用于去嵌入的方法和装置 |
| WO2016065531A1 (zh) * | 2014-10-28 | 2016-05-06 | 上海集成电路研发中心有限公司 | 利用引入器件判断射频器件去嵌入精度的测试结构及方法 |
| CN107167724A (zh) * | 2017-06-02 | 2017-09-15 | 厦门市三安集成电路有限公司 | 一种小信号量测的去嵌方法 |
| CN108646208A (zh) * | 2018-06-08 | 2018-10-12 | 中国电子科技集团公司第四十研究所 | 一种多端口夹具自动去嵌入方法 |
| CN108664717A (zh) * | 2018-04-27 | 2018-10-16 | 上海集成电路研发中心有限公司 | 一种毫米波器件在片测试结构的去嵌方法 |
| CN111929558A (zh) * | 2020-09-28 | 2020-11-13 | 浙江铖昌科技有限公司 | 一种基于自校准的去嵌方法、系统、存储介质及终端 |
| CN113590476A (zh) * | 2021-07-15 | 2021-11-02 | 清华大学 | 片上传输线特性的测试方法、装置、电子设备和存储介质 |
| CN113985244A (zh) * | 2021-09-30 | 2022-01-28 | 厦门市三安集成电路有限公司 | 一种基于传输线件和开路件的去嵌方法及系统 |
| CN114019197A (zh) * | 2021-11-04 | 2022-02-08 | 苏州英嘉通半导体有限公司 | 负载牵引测试夹具及去嵌方法 |
| CN114282480A (zh) * | 2022-03-03 | 2022-04-05 | 北京巨束科技有限公司 | 一种基于二端口网络的去嵌方法、装置、设备及介质 |
| CN114325201A (zh) * | 2022-01-10 | 2022-04-12 | 浙江铖昌科技股份有限公司 | 基于自校准的多端口s参数去嵌方法、装置及电子设备 |
| CN115372799A (zh) * | 2022-09-07 | 2022-11-22 | 南京理工大学 | 一种砷化镓基集成电路工艺下的去嵌入方法 |
| CN115458425A (zh) * | 2022-09-21 | 2022-12-09 | 电子科技大学 | 一种太赫兹器件在片测试去嵌方法 |
| CN115966604A (zh) * | 2022-12-26 | 2023-04-14 | 上海新微半导体有限公司 | 一种半导体器件结构及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7954080B2 (en) * | 2008-03-05 | 2011-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for de-embedding on-wafer devices |
| US9530705B2 (en) * | 2013-03-14 | 2016-12-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | 4 port L-2L de-embedding method |
-
2023
- 2023-04-24 CN CN202310451463.9A patent/CN116449183B/zh active Active
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101943739A (zh) * | 2009-07-02 | 2011-01-12 | 台湾积体电路制造股份有限公司 | 去嵌入的方法和装置 |
| WO2011025096A1 (ko) * | 2009-08-31 | 2011-03-03 | 순천향대학교 산학협력단 | 디임베딩 장치 및 방법 |
| CN103050479A (zh) * | 2011-10-14 | 2013-04-17 | 台湾积体电路制造股份有限公司 | 用于去嵌入的方法和装置 |
| WO2016065531A1 (zh) * | 2014-10-28 | 2016-05-06 | 上海集成电路研发中心有限公司 | 利用引入器件判断射频器件去嵌入精度的测试结构及方法 |
| CN107167724A (zh) * | 2017-06-02 | 2017-09-15 | 厦门市三安集成电路有限公司 | 一种小信号量测的去嵌方法 |
| CN108664717A (zh) * | 2018-04-27 | 2018-10-16 | 上海集成电路研发中心有限公司 | 一种毫米波器件在片测试结构的去嵌方法 |
| CN108646208A (zh) * | 2018-06-08 | 2018-10-12 | 中国电子科技集团公司第四十研究所 | 一种多端口夹具自动去嵌入方法 |
| CN111929558A (zh) * | 2020-09-28 | 2020-11-13 | 浙江铖昌科技有限公司 | 一种基于自校准的去嵌方法、系统、存储介质及终端 |
| CN113590476A (zh) * | 2021-07-15 | 2021-11-02 | 清华大学 | 片上传输线特性的测试方法、装置、电子设备和存储介质 |
| CN113985244A (zh) * | 2021-09-30 | 2022-01-28 | 厦门市三安集成电路有限公司 | 一种基于传输线件和开路件的去嵌方法及系统 |
| CN114019197A (zh) * | 2021-11-04 | 2022-02-08 | 苏州英嘉通半导体有限公司 | 负载牵引测试夹具及去嵌方法 |
| CN114325201A (zh) * | 2022-01-10 | 2022-04-12 | 浙江铖昌科技股份有限公司 | 基于自校准的多端口s参数去嵌方法、装置及电子设备 |
| CN114282480A (zh) * | 2022-03-03 | 2022-04-05 | 北京巨束科技有限公司 | 一种基于二端口网络的去嵌方法、装置、设备及介质 |
| CN115372799A (zh) * | 2022-09-07 | 2022-11-22 | 南京理工大学 | 一种砷化镓基集成电路工艺下的去嵌入方法 |
| CN115458425A (zh) * | 2022-09-21 | 2022-12-09 | 电子科技大学 | 一种太赫兹器件在片测试去嵌方法 |
| CN115966604A (zh) * | 2022-12-26 | 2023-04-14 | 上海新微半导体有限公司 | 一种半导体器件结构及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 射频器件在片测试结构与去嵌入方法;王全;《集成电路应用》;第36卷(第8期);46-48 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116449183A (zh) | 2023-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7157918B2 (en) | Method and system for calibrating a measurement device path and for measuring a device under test in the calibrated measurement device path | |
| CN111929558B (zh) | 一种基于自校准的去嵌方法、系统、存储介质及终端 | |
| CN109444721B (zh) | 检测s参数的方法及终端设备 | |
| CN111142057B (zh) | 太赫兹频段在片s参数的校准方法及终端设备 | |
| CN109444717B (zh) | 新型在片s参数误差校准方法和装置 | |
| CN113076713B (zh) | 射频微波探针的s参数提取方法及系统、存储介质及终端 | |
| WO2021031424A1 (zh) | 散射参数测量方法及器件校准方法 | |
| Chen et al. | A novel de-embedding method suitable for transmission-line measurement | |
| CN112098791B (zh) | 在片校准件模型及在片校准件模型中参数确定的方法 | |
| CN107076822B (zh) | 利用引入器件判断射频器件去嵌入精度的测试结构及方法 | |
| CN111983538A (zh) | 在片s参数测量系统校准方法及装置 | |
| US7643957B2 (en) | Bisect de-embedding for network analyzer measurement | |
| US11385175B2 (en) | Calibration method and terminal equipment of terahertz frequency band on-wafer S parameter | |
| CN111722088A (zh) | 用于pga封装微波测试夹具的校准件 | |
| CN111679171A (zh) | 基于互连线单元的电路拓扑结构及互连线单元级联的去嵌方法 | |
| CN116449183B (zh) | 射频芯片在片测试的去嵌结构、方法、存储介质及终端 | |
| CN115372799A (zh) | 一种砷化镓基集成电路工艺下的去嵌入方法 | |
| CN113655360A (zh) | Rf mos器件的在片测试结构的去嵌方法 | |
| CN114325201A (zh) | 基于自校准的多端口s参数去嵌方法、装置及电子设备 | |
| CN112098794B (zh) | 在片校准件模型中参数确定的方法及终端设备 | |
| Wu et al. | The match game: Numerical de-embedding of field simulation and parameter extraction of circuit models for electromagnetic structure using calibration techniques | |
| CN114282480A (zh) | 一种基于二端口网络的去嵌方法、装置、设备及介质 | |
| Cai et al. | Impedance measurement of RFID tag antenna based on different methods | |
| TWI585422B (zh) | 電路傳輸線的特性阻抗擷取方法 | |
| US20230051442A1 (en) | Method for Calibrating Crosstalk Errors in System for Measuring on-Wafer S Parameters and Electronic Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information |
Inventor after: Ma Lingmei Inventor after: Wu Liang Inventor after: Yuan Qixiang Inventor after: Xu Dong Inventor after: Chen Kun Inventor before: Chen Kun Inventor before: Ma Lingmei Inventor before: Wu Liang Inventor before: Yuan Qixiang Inventor before: Xu Dong |
|
| CB03 | Change of inventor or designer information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |