CN115966604A - 一种半导体器件结构及其制备方法 - Google Patents

Abstract

本发明提供一种半导体器件结构及其制备方法，器件结构包括：衬底层、器件外延层、场板介质层、负电容介质层、栅极层、场板电极；场板介质层设置于器件外延层上，负电容介质层设置于场板介质层上，栅极层设置于场板介质层和负电容介质层的第一侧，且栅极层自该第一侧朝第二侧延伸以至少覆盖部分负电容介质层，以形成场板电极。本发明通过在场板电极与场板介质层之间设置负电容介质层，引入了负电容结构，从而在产生等量电荷的情况下需要更少的输入能量，平衡了GaN基HEMT器件引入场板电极产生的附加电容，在保持场板电极带来的高击穿电压和高使用寿命的同时，缩短了充放电时间，提高了器件开关速度，优化了GaN基HEMT器件的开关特性和频率特性。

Description

一种半导体器件结构及其制备方法

技术领域

本发明属于半导体集成电路制造技术领域，特别是涉及一种半导体器件结构及其制备方法。

背景技术

GaN(氮化镓)基的HEMT(HighElectronMobilityTransistors，高电子迁移率晶体管)器件作为WBG(宽禁带)功率半导体器件的代表，相比于硅和碳化硅为衬底的器件具有更高的电子迁移率、饱和电子速度和击穿电场，在高频以及功率应用方面有巨大的潜力。

当GaN基HEMT器件在较大漏极偏压下工作时，沟道电场特别是栅极靠近漏极的一侧会产生峰值电场，极易引起器件漏电，甚至发生击穿，不能发挥出氮化镓器件本身优势。

如图1所示，现有技术中的GaN基HEMT器件通过引入场板电极可以有效降低栅极边缘电场峰值，使栅极和漏极之间电场分布更加均匀，从而提高器件击穿电压，增加器件寿命。然而，由于场板电极和沟道之间形成附加电容，因此器件在工作时需要更长的时间对附加电容进行充放电作业，使得开关特性和频率特性退化，同时开关损耗的能量也会越大，因此迫切地需要一种可以减少或消除引入场板电极时产生的附加电容的解决方法。

应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的，不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

鉴于以上现有技术的缺点，本发明的目的在于提供一种半导体器件结构及其制备方法，用于解决现有技术中GaN基HEMT器件引入场板电极产生的开关特性和频率特性退化的问题。

为实现上述目的，本发明提供一种半导体器件结构，所述器件结构包括：衬底层、器件外延层、场板介质层、负电容介质层、栅极层、场板电极；

所述器件外延层设置于所述衬底层上，所述场板介质层设置于所述器件外延层上，所述负电容介质层设置于所述场板介质层上，所述栅极层设置于所述场板介质层和所述负电容介质层的第一侧，且所述栅极层自所述第一侧朝所述场板介质层和所述负电容介质层的第二侧延伸，以至少覆盖部分所述负电容介质层，以形成场板电极。

可选地，所述器件结构还包括源极层和漏极层，所述场板介质层将所述栅极层、所述源极层和所述漏极层分隔开。

可选地，所述第二侧为所述场板介质层和所述负电容介质层靠近所述漏极层的一侧。

可选地，所述场板电极在第一平面上的投影完全覆盖所述负电容介质层在第一平面上的投影，所述第一平面平行于所述器件外延层。

可选地，所述场板电极与所述负电容介质层在第一平面上的投影完全重合。

可选地，所述场板介质层在第一平面上的投影完全覆盖所述负电容介质层在所述第一平面上的投影，所述第一平面平行于所述器件外延层。

可选地，所述负电容介质层的材料包括铪基氧化物、ε型氧化钾、钛酸钡、铌酸锂、钛酸锂或钛酸铅中的一种或一种以上的组合物。

可选地，所述负电容介质层的制备方法包括金属有机化合物化学气相沉积、分子束外延、脉冲激光沉积、原子层沉积或溅射中的一种或一种以上的任意组合。

可选地，所述器件外延层包括沟道层和势垒层，所述势垒层位于所述沟道层上，所述势垒层包括InAlN、InAlGaN和AlGaN中的一种或一种以上的任意组合，所述沟道层包括GaN。

本发明还提供一种半导体器件结构的制备方法，所述制备方法用于制备上述任意一种器件结构，所述制备方法包括：提供一衬底层；于所述衬底层上设置所述器件外延层；于所述器件外延层上设置场板介质层；于所述场板介质层上设置负电容介质层；于所述场板介质层和所述负电容介质层的第一侧设置栅极层；于所述栅极层设置场板电极，所述场板电极自该第一侧朝第二侧延伸以至少覆盖部分所述负电容介质层。

如上，本发明的半导体器件结构及其制备方法，具有以下有益效果：

本发明通过在场板电极与场板介质层之间设置负电容介质层，引入了负电容结构，从而在产生等量电荷的情况下需要更少的输入能量，平衡了GaN基HEMT器件引入场板电极产生的附加电容，在保持场板电极带来的高击穿电压和高使用寿命的同时，缩短了充放电时间，提高了器件开关速度，优化了GaN基HEMT器件的开关特性和频率特性。

附图说明

图1显示为现有技术中引入场板电极的半导体器件结构示意图。

图2显示为本发明实施例一中的半导体器件结构示意图。

图3显示为现有技术中不同电容的能量和电荷的函数关系示意图。

元件标号说明

10、衬底层；20、器件外延层；21、沟道层；22、势垒层；30、场板介质层；40负电容介质层；50、栅极层；51、场板电极；60、漏极层；70、源极层；81、正电容曲线；82、负电容曲线；83、正负串联电容曲线；84、负电容区。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

如在详述本发明实施例时，为便于说明，表示装置结构的示意图会不依一般比例作局部放大，而且示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的半导体器件结构空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一：

如图2所示，本发明提供一种半导体器件结构，所述器件结构包括：衬底层10、器件外延层20、场板介质层30、负电容介质层40、栅极层50、场板电极51；

所述器件外延层20设置于所述衬底层10上，所述场板介质层30设置于所述器件外延层20上，所述负电容介质层40设置于所述场板介质层30上，所述栅极层50设置于所述场板介质层30和所述负电容介质层40的第一侧，且所述栅极层50自所述第一侧朝所述场板介质层30和所述负电容介质层40的第二侧延伸，以至少覆盖部分所述负电容介质层40，以形成场板电极51。

在一个实施例中，所述衬底层10材料为碳化硅、蓝宝石、硅或金刚石中的一种或一种以上的组合。

在一个实施例中，所述负电容介质层40的材料为铁电材料。

具体地，铁电材料是在一定温度范围内具有自发极化，且极化方向能被外加电场改变的材料。

传统电子器件受载流子注入机制制约，亚阈值摆幅≥60mV/dec；一般电介质电容的能量U与电荷Q为抛物线关系，如图3中正电容曲线81所示，其电容为“正”电容(电容定义为能量U对电荷量Q的二次微分)；而铁电材料的电容能量U与电荷Q为“偶数多项式”关系，如图3中负电容曲线82所示，在双井之间的电容为“负”，即负电容区84；将铁电材料与普通介质电容器相加(串联)，则会在“双井区”形成稳定的负电容，如图3中正负串联电容曲线83所示。

具体地，所述器件结构还包括源极层70和漏极层60，所述场板介质层30将所述栅极层50、所述源极层70和所述漏极层60分隔开。

本发明通过所述场板电极51将所述负电容介质层40的上表面完全覆盖，使所述负电容介质层40可以与所述场板介质层30叠层串联，从而形成稳定的负电容结构；由于负电容的存在可使得产生等量的电荷Q下，需要更低的能量，实现等效的电压放大的效果，使加入所述负电容介质层40的所述器件结构能够实现更短的充放电时间和更快的开关速度，同时保留了所述场板电极51对所述器件结构的击穿电压提升的作用，解决了高场退化效应(半导体器件结构在较大漏极偏压下工作时，栅极层50靠近漏极层60一侧产生峰值电场，引起漏电或击穿的现象)与开关频率特性(充放电速度、开关损耗能量)无法同时优化的问题。

在一个实施例中，所述栅极层50的材料优选为镍金合金或铂金合金，具有高功函数，可以抑制栅极层50的泄漏电流。

在一个实施例中，所述源极层70和/或所述漏极层60的材料优选为钛铝合金或钛铝钛金合金，通过高温退火形成较小的欧姆接触电阻。

在一个实施例中，栅极层50-漏极层60间距往往比栅极层50-源极层70间距更大，以改善击穿特性。

作为示例，所述第二侧为所述场板介质层30和所述负电容介质层40靠近所述漏极层60的一侧。

本发明通过将所述场板电极51设置在靠近所述漏极层60的一侧，以使所述负电容介质层40能够更好地解决位于所述漏极层60一侧的峰值电场问题，由于在半导体器件结构中所述栅极层50靠近所述漏极层60的一侧产生的峰值电场问题更严重，将所述场板电极51设置在靠近所述漏极层60的一侧可以对高场退化效应有更好的减弱效果，提高所述负电容介质层40对器件性能的提升效率。

作为示例，所述场板电极51在第一平面上的投影完全覆盖所述负电容介质层40在第一平面上的投影，所述第一平面平行于所述器件外延层20。

作为示例，所述场板电极51与所述负电容介质层40在第一平面上的投影完全重合。

本发明通过所述场板电极51与所述负电容介质层40在第一平面上的投影完全重合的设置，使所述场板电极51与所述器件外延层20之间均有所述负电容介质层40存在以降低附加电容的影响，从而进一步地保证了对所述器件结构中高场退化效应的减弱效果。

作为示例，所述场板介质层30在第一平面上的投影完全覆盖所述负电容介质层40在所述第一平面上的投影，所述第一平面平行于所述器件外延层20。

本发明通过对所述场板介质层30对所述负电容介质层40的完全覆盖，进一步通过绝缘覆盖降低了产生寄生电容的影响。

在一个实施例中，所述场板介质层30的材料为氧化硅、氮化硅或氧化铝中的一种或一种以上的组合。

具体地，所述场板介质层30的材料也可以为其他适合的绝缘材料，在此不做过多限制。

作为示例，所述负电容介质层40的材料包括铪基氧化物、ε型氧化钾、钛酸钡、铌酸锂、钛酸锂或钛酸铅中的一种或一种以上的组合物。

作为示例，所述负电容介质层40的制备方法包括金属有机化合物化学气相沉积、分子束外延、脉冲激光沉积、原子层沉积或溅射中的一种或一种以上的任意组合。

作为示例，所述器件外延层20包括沟道层21和势垒层22，所述势垒层22位于所述沟道层21上，所述势垒层22包括InAlN、InAlGaN和AlGaN中的一种或一种以上的任意组合，所述沟道层21包括GaN。

具体地，GaN作为所述沟道层21的材料具有高阻性，用于和所述势垒层22一起形成二维电子气(2DEG)，并降低背景载流子浓度以减小缓冲层陷阱效应引起的漏极电流崩塌。

在一个实施例中，所述器件外延层20还包括间隔层(图中未展示)，所述势垒层22位于所述间隔层上，所述间隔层为未故意掺杂的AlN层。

本发明通过所述间隔层的设置，分隔所述势垒层22及所述沟道层21，减小掺杂导致的离子散射对沟道层21中2DEG迁移率和浓度的影响。

在一个实施例中，所述势垒层22上设置帽层(图中未展示)，所述帽层为GaN，以减小所述漏极层60的电流崩塌，维持极化特性产生的2DEG，同时减小所述栅极层50的泄漏电流，增强所述源极层70和所述漏极层60欧姆接触和击穿电压。

在一个实施例中，所述器件外延层20还可以包括缓冲层(图中未展示)，所述缓冲层位于所述沟道层21与所述衬底层10之间。本发明通过设置所述缓冲层，用于减少所述衬底层10与所述沟道层21之间存在的晶格失配，以减小界面缺陷或陷阱效应引起的电流崩塌，降低静态电流泄漏及射频传导和改善射频性能。

在一个实施例中，所述缓冲层可包含三五族化合物。三五族化合物可包含但不限于铝、镓、铟、氮或其中一种以上的任意组合。因此，所述缓冲层的示例性材料还可包含例如但不限于GaN、AlN、AlGaN、InAlGaN或其中一种以上的任意组合。

作为示例，所述半导体器件结构为HEMT器件结构。

具体地，所述HEMT器件结构可以为N型或P型，从业人员可以根据实际需要进行选择。

实施例二：

本发明提供一种半导体器件结构的制备方法，所述制备方法用于制备上述实施例一中的任意一种所述的器件结构，所述制备方法包括：

步骤1：提供一衬底层10；

步骤2：于所述衬底层10上设置器件外延层20；

步骤3：于所述器件外延层20上设置场板介质层30；

步骤4：于所述场板介质层30上设置负电容介质层40；

步骤5：于所述场板介质层30和所述负电容介质层40的第一侧设置栅极层50；

步骤6：于所述栅极层50设置场板电极51，所述场板电极51自所述第一侧朝所述场板介质层30和所述负电容介质层40的第二侧延伸，以至少覆盖部分所述负电容介质层40。

下面将结合附图详细说明本发明的半导体器件结构的制备方法，其中，需要说明的是，上述顺序并不严格代表本发明所保护的半导体器件结构的制备方法顺序，本领域技术人员可以依据实际制备步骤进行改变。

首先，进行步骤1，提供一衬底层10。

在一个实施例中，所述衬底层10材料为碳化硅、蓝宝石、硅或金刚石中的一种或一种以上的组合。

接着，进行步骤2，于所述衬底层10上设置器件外延层20。

作为示例，所述器件外延层20包括沟道层21和势垒层22，所述势垒层22位于所述沟道层21上，所述势垒层22包括InAlN、InAlGaN和AlGaN中的一种或一种以上的任意组合，所述沟道层21包括GaN。

具体地，GaN作为所述沟道层21的材料具有高阻性，用于和所述势垒层22一起形成二维电子气(2DEG)，并降低背景载流子浓度以减小缓冲层陷阱效应引起的漏极电流崩塌。

在一个实施例中，所述制备方法还包括，于所述势垒层22与所述沟道层21之间设置间隔层(图中未展示)，所述间隔层为未故意掺杂的AlN层。

本发明通过所述间隔层的设置，分隔所述势垒层22及所述沟道层21，减小掺杂导致的离子散射对沟道层21中2DEG迁移率和浓度的影响。

在一个实施例中，于所述势垒层22上设置帽层(图中未展示)，所述帽层为GaN，以减小所述漏极层60的电流崩塌，维持极化特性产生的2DEG，同时减小所述栅极层50的泄漏电流，增强所述源极层70和所述漏极层60欧姆接触和击穿电压。

在一个实施例中，所述制备方法还包括，于所述沟道层21与所述衬底层10之间设置缓冲层(图中未展示)。本发明通过设置所述缓冲层，用于减少所述衬底层10与所述沟道层21之间存在的晶格失配，以减小界面缺陷或陷阱效应引起的电流崩塌，降低静态电流泄漏及射频传导和改善射频性能。

在一个实施例中，所述缓冲层可包含三五族化合物。三五族化合物可包含但不限于铝、镓、铟、氮或其中一种以上的任意组合。因此，所述缓冲层的示例性材料还可包含例如但不限于GaN、AlN、AlGaN、InAlGaN或其中一种以上的任意组合。

然后，进行步骤3，于所述器件外延层20上设置场板介质层30。

接着，进行步骤4，于所述场板介质层30上设置负电容介质层40。

在一个实施例中，所述负电容介质层40的材料为铁电材料。具体地，铁电材料是在一定温度范围内具有自发极化，且极化方向能被外加电场改变的材料。

然后，进行步骤5，于所述场板介质层30和所述负电容介质层40的第一侧设置栅极层50。

接着，进行步骤6，于所述栅极层50设置场板电极51，所述场板电极51自所述第一侧朝所述场板介质层30和所述负电容介质层40的第二侧延伸，以至少覆盖部分所述负电容介质层40。

具体地，所述器件结构还设置源极层70和漏极层60，所述场板介质层30将所述栅极层50、所述源极层70和所述漏极层60分隔开。

本发明通过所述场板电极51将所述负电容介质层40的上表面完全覆盖，使所述负电容介质层40可以与所述场板介质层30叠层串联，从而形成稳定的负电容结构；由于负电容的存在可使得产生等量的电荷Q下，需要更低的能量，实现等效的电压放大的效果，使加入所述负电容介质层40的所述器件结构能够实现更短的充放电时间和更快的开关速度，同时保留了所述场板电极51对所述器件结构的击穿电压提升的作用，解决了高场退化效应(半导体器件结构在较大漏极偏压下工作时，栅极层50靠近漏极层60一侧产生峰值电场，引起漏电或击穿的现象)与开关频率特性(充放电速度、开关损耗能量)无法同时优化的问题。

作为示例，所述场板电极51延伸朝向的所述第二侧为所述场板介质层30和所述负电容介质层40靠近所述漏极层60的一侧。

本发明通过将所述场板电极51设置在靠近所述漏极层60的一侧，以使所述负电容介质层40能够更好地解决位于所述漏极层60一侧的峰值电场问题，由于在半导体器件结构中所述栅极层50靠近所述漏极层60的一侧产生的峰值电场问题更严重，将所述场板电极51设置在靠近所述漏极层60的一侧可以对高场退化效应有更好的减弱效果，提高所述负电容介质层40对器件性能的提升效率。

在一个实施例中，所述场板电极51可以直接对所述栅极层50进行刻蚀得到带有所述场板电极51的所述栅极层50，也可以通过在所述栅极层50上进行生长与刻蚀工艺得到位于所述栅极层50上的所述场板电极51。

在一个实施例中，所述场板电极51通过干法刻蚀得到。

综上，本发明的半导体器件结构及其制备方法，可以通过在场板电极与场板介质层之间设置负电容介质层，引入了负电容结构，从而在产生等量电荷的情况下需要更少的输入能量，平衡了GaN基HEMT器件引入场板电极产生的附加电容，在保持场板电极带来的高击穿电压和高使用寿命的同时，缩短了充放电时间，提高了器件开关速度，优化了GaN基HEMT器件的开关特性和频率特性。

所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种半导体器件结构，其特征在于，所述器件结构包括：衬底层、器件外延层、场板介质层、负电容介质层、栅极层、场板电极；

所述器件外延层设置于所述衬底层上，所述场板介质层设置于所述器件外延层上，所述负电容介质层设置于所述场板介质层上，所述栅极层设置于所述场板介质层和所述负电容介质层的第一侧，且所述栅极层自所述第一侧朝所述场板介质层和所述负电容介质层的第二侧延伸，以至少覆盖部分所述负电容介质层，以形成场板电极。

2.根据权利要求1所述的半导体器件结构，其特征在于，所述器件结构还包括源极层和漏极层，所述场板介质层将所述栅极层、所述源极层和所述漏极层分隔开。

3.根据权利要求2所述的半导体器件结构，其特征在于，所述第二侧为所述场板介质层和所述负电容介质层靠近所述漏极层的一侧。

4.根据权利要求1所述的半导体器件结构，其特征在于，所述场板电极在第一平面上的投影完全覆盖所述负电容介质层在第一平面上的投影，所述第一平面平行于所述器件外延层。

5.根据权利要求4所述的半导体器件结构，其特征在于，所述场板电极与所述负电容介质层在第一平面上的投影完全重合。

6.根据权利要求1所述的半导体器件结构，其特征在于，所述场板介质层在第一平面上的投影完全覆盖所述负电容介质层在所述第一平面上的投影，所述第一平面平行于所述器件外延层。

7.根据权利要求1所述的半导体器件结构，其特征在于，所述负电容介质层的材料包括铪基氧化物、ε型氧化钾、钛酸钡、铌酸锂、钛酸锂或钛酸铅中的一种或一种以上的组合物。

8.根据权利要求1所述的半导体器件结构，其特征在于，所述负电容介质层的制备方法包括金属有机化合物化学气相沉积、分子束外延、脉冲激光沉积、原子层沉积或溅射中的一种或一种以上的任意组合。

9.根据权利要求1所述的半导体器件结构，其特征在于，所述器件外延层包括沟道层和势垒层，所述势垒层位于所述沟道层上，所述势垒层包括InAlN、InAlGaN和AlGaN中的一种或一种以上的任意组合，所述沟道层包括GaN。

10.一种半导体器件结构的制备方法，其特征在于，所述制备方法用于制备权利要求1-9中任意一项所述的器件结构，所述制备方法包括：

提供一衬底层；

于所述衬底层上设置所述器件外延层；

于所述器件外延层上设置场板介质层；

于所述场板介质层上设置负电容介质层；

于所述场板介质层和所述负电容介质层的第一侧设置栅极层；

于所述栅极层设置场板电极，所述场板电极自所述第一侧朝所述场板介质层和所述负电容介质层的第二侧延伸，以至少覆盖部分所述负电容介质层。

Images