CN114282480A - 一种基于二端口网络的去嵌方法、装置、设备及介质 - Google Patents
一种基于二端口网络的去嵌方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN114282480A CN114282480A CN202210201627.8A CN202210201627A CN114282480A CN 114282480 A CN114282480 A CN 114282480A CN 202210201627 A CN202210201627 A CN 202210201627A CN 114282480 A CN114282480 A CN 114282480A
- Authority
- CN
- China
- Prior art keywords
- parameter matrix
- parameter
- embedding
- short
- long
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了基于二端口网络的去嵌方法、装置、介质及设备,该去嵌方法包括:本征器件左右两侧设置有去嵌结构形成待测器件,去嵌结构包括短直通结构、长直通结构以及开路结构;根据本征器件左右两侧的去嵌结构,确定误差模型的T参数矩阵并构建包括误差模型的T参数矩阵的第一方程组;获取短直通结构、长直通结构以及开路结构的T参数矩阵;根据短直通结构、长直通结构以及开路结构的T参数矩阵求解T参数矩阵的第一方程组,确定本征器件的T参数矩阵;将本征器件的T参数矩阵转化成S参数矩阵,确定本征器件的S参数矩阵。从而能够在毫米波频段实现去嵌入,且提高去嵌入算法的准确率。
Description
技术领域
本发明涉及去嵌技术领域,尤其涉及一种基于二端口网络的去嵌方法、装置、设备及介质。
背景技术
去嵌的基本原理是先采用特定的模型对寄生效应进行描述,再配套使用特定的算法对表达为模型形式的寄生效应进行消除。因此,各种去嵌方法的根本不同在于寄生效应描述方式的不同。
目前最常用的去嵌入算法是open-short以及pad-open-short去嵌入算法,这两种算法本质上都是基于集总等效电路模型的去嵌方法。这类方法将测试结构的寄生效应建模为集总等效电路,等效电路中的元件以串联或并联形式连接在本征器件周围。去嵌时,对应于等效电路中元件的串联或并联结构,通过Y参数矩阵或Z参数矩阵相减的方式,从外到内逐层消除寄生效应。
随着集成电路工艺的特征尺寸不断缩小,集成电路的工作频率不断升高。同时,在芯片测试中本征器件与探针尖之间焊盘与互连线等测试结构的寄生效应愈加复杂,测试结构寄生效应的去嵌与器件本征特性的获取愈加重要。
然而,集总模型的准确性受到频率限制,随着频率升高,寄生效应的分布效应逐渐显著,集总模型的准确性逐渐降低,open-short以及pad-open-short去嵌入算法的误差已经非常大。
发明内容
鉴于上述所有现有技术的缺点,本发明提供了一种基于二端口网络的去嵌方法、装置、设备及介质,从而能够在毫米波频段实现去嵌入,且去嵌入算法的准确率大大提高。
本发明提供一种基于二端口网络的去嵌方法,本征器件左右两侧设置有去嵌结构,该去嵌结构包括短直通结构、长直通结构以及开路结构,该方法包括:根据本征器件左右两侧的去嵌结构,确定误差模型的T参数矩阵并构建包括该误差模型的T参数矩阵的第一方程组;获取短直通结构、长直通结构以及开路结构的T参数;根据短直通结构、长直通结构以及开路结构的T参数求解T参数矩阵的第一方程组,确定本征器件的T参数矩阵;将本征器件的T参数矩阵转化成S参数矩阵,并确定本征器件的S参数。
在一种可能的实施方式中,本发明提供的上述基于二端口网络的去嵌方法中,根据本征器件左右两侧的去嵌结构,确定误差模型的T参数,包括:将本征器件左侧的GSG pad和传输线的传输特征参数转化为第一误差模型;将本征器件右侧的GSG pad和传输线的传输特征参数转化为第二误差模型
在一种可能的实施方式中,本发明提供的上述基于二端口网络的去嵌方法中,根据本征器件左右两侧的去嵌结构,构建包括误差模型的T参数矩阵的第一方程组,包括:构建短直通结构的T参数矩阵方程构建长直通结构的T参数矩阵方程根据第一误差模型、第二误差模型以及本征器件的T参数矩阵之间的级联关系,构建待测器件的T参数矩阵与第一误差模型、第二误差模型以及本征器件的T参数矩阵之间的方程,记为。
在一种可能的实施方式中,本发明提供的上述基于二端口网络的去嵌方法中,根据短直通结构、长直通结构以及开路结构的T参数矩阵求解T参数矩阵的第一方程组,确定本征器件的T参数矩阵,包括:根据短直通结构的T参数矩阵方程、长直通结构的T参数矩阵方程构建第二方程组:
在一种可能的实施方式中,本发明提供的上述基于二端口网络的去嵌方法中,获取短直通结构、长直通结构的T参数,包括:分别获取短直通结构、长直通结构的S参数;将各S参数转换成T参数。
在一种可能的实施方式中,本发明提供的上述基于二端口网络的去嵌方法应用在毫米波频段。
基于同一发明构思,本发明还提供了一种基于二端口网络的去嵌装置,其中,本征器件左右两侧设置有去嵌结构,该去嵌结构包括短直通结构、长直通结构以及开路结构;去嵌装置包括:第一单元,用于根据本征器件左右两侧的去嵌结构,确定误差模型的T参数矩阵并构建包括误差模型的T参数矩阵的第一方程组;第二单元,用于获取短直通结构、长直通结构以及开路结构的T参数;第三单元,用于根据短直通结构、长直通结构以及开路结构的T参数求解T参数矩阵的第一方程组,确定本征器件的T参数矩阵;第四单元,用于将本征器件的T参数矩阵转化成S参数矩阵,并确定待测器件的S参数。
基于同一发明构思,本发明还提供了一种计算机设备,包括处理器及存储器;存储器用于存储计算机程序;处理器用于执行存储器存储的计算机程序,以使该计算机设备执行本发明提供的任一种的基于二端口网络的去嵌方法。
基于同一发明构思,本发明还提供了一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现本发明提供的任一种的基于二端口网络的去嵌方法。
本发明有益效果如下:
本发明实施例中,提供了一种基于二端口网络的去嵌方法,首先根据本征器件左右两侧的去嵌结构,确定误差模型的T参数矩阵并构建包括误差模型的T参数矩阵的方程组;然后,获取短直通结构、长直通结构以及开路结构的T参数;其次,根据短直通结构、长直通结构以及开路结构的T参数求解T参数矩阵的第一方程组,确定本征器件的T参数矩阵;最后将本征器件的T参数矩阵转化成S参数矩阵,并确定待测器件的S参数。
显然,通过在本征器件左右两侧设置短直通结构、长直通结构以及开路结构,使得整体被测器件被描述为输入网络、本征器件以及输出网络的级联,去嵌时,利用对应于二端口网络的级联结构,通过T参数矩阵逆矩阵相乘的方式,从外到内逐层消除寄生效应。从而能够在毫米波频段实现去嵌入,且提高去嵌入算法的准确率。
附图说明
图1为本发明实施例提供的一种基于二端口网络的去嵌方法的流程示意图;
图2为本发明实施例提供的一种短直通结构的示意图;
图3为本发明实施例提供的一种长直通结构的示意图;
图4为本发明实施例提供的一种开路结构的示意图;
图5为本发明实施例提供的误差模型的示意图;
图6为本发明实施例提供的一种基于二端口网络的去嵌装置的结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进一步的详细描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
S参数(scatter参数,散射参数)描述了传统通道的频域特性,在进行串行链路信号完整性分析的时候,获得通道待测的S参数是一个很重要的环节,通过S参数,能确定传输通道几乎全部的特征。信号完整性关注的大部分问题,例如信号的反射,串扰,损耗,都可以从S参数中找到有用的信息。多种无源器件如电缆,连接器, PCB走线等传输介质都会表现出这种特性,因此都可以用S参数来表征。
随着集成电路工艺的特征尺寸不断缩小,集成电路的工作频率不断升高。同时,在芯片测试中本征器件与探针尖之间焊盘与互连线等测试结构的寄生效应愈加复杂,测试结构寄生效应的去嵌与器件本征特性的获取愈加重要。
为了在毫米波频段实现准确的去嵌入,本发明提出一种基于二端口网络的去嵌入方法,该方法能够利用简单的去嵌结构,实现毫米波频段的准确去嵌入,将去嵌入方法的工作频率提升至110GHz。
参见图1,本发明提供一种基于二端口网络的去嵌方法,其中,本征器件左右两侧设置有去嵌结构,去嵌结构包括短直通结构(thru1)、长直通结构(thru2)以及开路结构(open),该方法包括:
S101、根据本征器件左右两侧的去嵌结构,确定误差模型的T参数矩阵并构建包括误差模型的T参数矩阵的方程组;
S102、获取短直通结构、长直通结构以及开路结构的T参数;
S103、根据短直通结构、长直通结构以及开路结构的T参数求解T参数矩阵的第一方程组,确定本征器件的T参数矩阵;
S104、将本征器件的T参数矩阵转化成S参数矩阵,并确定待测器件的S参数。
本发明实施例提供的去嵌方法,通过在本征器件左右两侧设置短直通结构(thru1)、长直通结构(thru2)以及开路结构(open),使得整体被测器件被描述为输入网络、本征器件以及输出网络的级联,去嵌时,利用对应于二端口网络的级联结构,通过T参数矩阵逆矩阵相乘的方式,从外到内逐层消除寄生效应。从而能够在毫米波频段实现去嵌入,且提高去嵌入算法的准确率。
可见,本发明利用两个长度不同的直通结构(thru1,thru2)和一个开路结构(open)实现高频的准确去嵌入。
为去除GSG pad以及传输线带来的影响,需采用精确的误差模型对去嵌入结构及待测器件的频率特性进行描述,本发明提供的去嵌入结构包括:短直通结构(thru1)、长直通结构(thru2)和开路结构(open),且各个去嵌入结构可以用S参数分别表示。
例如,短直通去嵌结构如图2所示,短直通去嵌结构相当于长度为0的传输线,用于将待测器件进行短路;长直通去嵌结构如图3所示,本发明实施例中的长直通去嵌结构相当于长度为L的传输线,用于与待测器件进行并联;开路去嵌结构如图4所示:开路结构相当于阻抗很大的集总器件。
一般的,通过测量上述3个去嵌结构的S参数,反推出本征器件的S参数。为方便对S参数的推导,且由于GSG pad、传输线与本征器件的相互级关系,本发明中将位于本征器件左侧的GSG pad、传输线合并为一误差模型(即图5中的Error Box A),将Error Box A中的S参数转换成T参数,从而得到第一误差模型将位于本征器件右侧的GSG pad、传输线合并为另一误差模型(即图5中的Error Box B),将Error Box B中的S参数转换成T参数,从而得到第二误差模型然后基于误差模型之间的级联关系构建方程组并根据去嵌入结果测量的S参数求解方程组,从而完成去嵌入。参见图5,待测器件是通过级联的第一误差模型、本征器件以及第二误差模型得到。
在一种优选的实施方式中,本发明提供的上述基于二端口网络的去嵌方法中,根据本征器件左右两侧的去嵌结构,确定误差模型的T参数矩阵,包括:
在一种优选的实施方式中,本发明提供的上述基于二端口网络的去嵌方法中,根据本征器件左右两侧的去嵌结构,构建包括误差模型的T参数矩阵的第一方程组,包括:
可见,根据去嵌入结构以及误差模型组成第一方程组:
在一种优选的实施方式中,本发明提供的上述基于二端口网络的去嵌方法中,根据短直通结构、长直通结构以及开路结构的T参数求解T参数矩阵的第一方程组,确定本征器件的T参数矩阵,包括:根据短直通结构的T参数矩阵方程、长直通结构的T参数矩阵方程构建第二方程组:
在一种优选的实施方式中,本发明提供的上述基于二端口网络的去嵌方法中,获取短直通结构、长直通结构的T参数,包括:分别获取短直通结构、长直通结构的S参数;将各S参数转换成T参数。
需要说明的是,通过测量短直通结构和长直通结构得到S参数与现有技术相同,此处不再赘述。
例如,S参数转换成T参数后为:
在一种可能的实施方式中,本发明提供的基于二端口网络的去嵌方法可以应用在毫米波频段。
综上所述,本发明提供的去嵌入方法,可以采用TSMC28nm工艺,针对30-110 GHz的T-coil和电容进行了去嵌。与现有技术中的pad-open-short算法相比,本发明提供的去嵌入方法大大减少了误差,从而为毫米波频段的器件建模提供有力保障。另外,本发明提供的去嵌入方法中将测试结构的寄生效应分别描述为多个二端口网络,二端口网络以级联形式连接在本征器件两端,去嵌时,对应于二端口网络的级联结构,通过T参数逆矩阵相乘的方式,从外到内逐层消除寄生效应,并且达到以下特点:第一,精确考虑了输入端与输出端的寄生效应,未做集总近似;第二,利用T参数运算准确去除寄生参数。
基于同一发明构思,参见图6,本发明还提供了一种基于二端口网络的去嵌装置,本征器件左右两侧设置有去嵌结构,去嵌结构包括短直通结构、长直通结构以及开路结构,该装置包括:
第一单元61,用于根据本征器件左右两侧的去嵌结构,确定误差模型的T参数矩阵并构建包括误差模型的T参数矩阵的第一方程组;
第二单元62,用于获取短直通结构、长直通结构以及开路结构的T参数;
第三单元63,用于根据短直通结构、长直通结构以及开路结构的T参数求解T参数矩阵的第一方程组,确定本征器件的T参数矩阵;
第四单元64,用于将本征器件的T参数矩阵转化成S参数矩阵,确定本征器件的S参数。
在一种可能的实施方式中,本发明提供的上述基于二端口网络的去嵌装置中,第一单元61根据本征器件左右两侧的去嵌结构,确定误差模型的T参数矩阵,具体用于:将本征器件左侧的GSG pad和传输线的传输特征参数转化为第一误差模型;将本征器件右侧的GSG pad和传输线的传输特征参数转化为第二误差模型。
在一种可能的实施方式中,本发明提供的上述基于二端口网络的去嵌装置中,第一单元61根据本征器件左右两侧的去嵌结构,构建包括误差模型的T参数矩阵的第一方程组,包括:构建短直通结构的T参数矩阵方程;构建长直通结构的T参数矩阵方程根据第一误差模型、第二误差模型以及本征器件的T参数矩阵之间的级联关系,构建待测器件的T参数矩阵与第一误差模型、第二误差模型以及本征器件的T参数矩阵之间的方程,记为。
获取短直通结构、长直通结构的T参数;根据T参数的值以及第二方程组,确定本征器件的T参数矩阵。
在一种可能的实施方式中,本发明提供的上述基于二端口网络的去嵌装置中,第二单元62具体用于:分别获取短直通结构、长直通结构的S参数;将各S参数转换成T参数。
在一种可能的实施方式中,本发明提供的上述基于二端口网络的去嵌装置应用在毫米波频段。
基于同一发明构思,本发明还提供了一种计算机设备,包括处理器及存储器;存储器用于存储计算机程序;处理器用于执行存储器存储的计算机程序,以使计算机设备执行本发明提供的任一种的基于二端口网络的去嵌方法。
在本申请实施例中,存储器存储有可被至少一个处理器执行的指令,至少一个处理器通过执行存储器存储的指令,可以执行上述于二端口网络的去嵌方法中所包括的步骤。
其中,处理器是计算机设备的控制中心,可以利用各种接口和线路连接计算机设备的各个部分,通过运行或执行存储在存储器内的指令以及调用存储在存储器内的数据,从而进行数据比对。优选的,处理器可包括一个或多个处理单元,处理器可集成应用处理器和调制解调处理器,其中,应用处理器主要处理操作系统、用户界面和应用程序等,调制解调处理器主要处理无线通信。可以理解的是,上述调制解调处理器也可以不集成到处理器中。在一些实施例中,处理器和存储器可以在同一芯片上实现,在一些实施例中,它们也可以在独立的芯片上分别实现。
处理器可以是通用处理器,例如中央处理器(CPU)、数字信号处理器、专用集成电路(Application Specific Integrated Circuit,ASIC)、现场可编程门阵列或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件,可以实现或者执行本申请实施例中公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成,或者用处理器中的硬件及软件模块组合执行完成。
存储器作为一种非易失性计算机可读存储介质,可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块。存储器可以包括至少一种类型的存储介质,例如可以包括闪存、硬盘、多媒体卡、卡型存储器、随机访问存储器(Random AccessMemory,RAM)、静态随机访问存储器(Static Random Access Memory,SRAM)、可编程只读存储器(Programmable Read Only Memory,PROM)、只读存储器(Read Only Memory,ROM)、带电可擦除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory,EEPROM)、磁性存储器、磁盘、光盘等等。存储器是能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质,但不限于此。本申请实施例中的存储器还可以是电路或者其它任意能够实现存储功能的装置,用于存储程序指令和/或数据。
基于同一发明构思,本发明还提供了一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现本发明提供的任一种的基于二端口网络的去嵌方法。
所述可读存储介质可以是处理器能够存取的任何可用介质或数据存储设备,包括易失性存储器或非易失性存储器,或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的,非易失性存储器可以包括只读存储器(Read-Only Memory,ROM)、可编程ROM(Programmable read-only memory,PROM)、电可编程ROM(ErasableProgrammableRead-Only Memory,EPROM)、电可擦写可编程ROM(Electrically ErasableProgrammableread only memory,EEPROM)或快闪存储器、固态硬盘(Solid State Disk或Solid StateDrive ,SSD)、磁性存储器(例如软盘、硬盘、磁带、磁光盘(Magneto-Opticaldisc,MO)等)、光学存储器(例如CD、DVD、BD、HVD等)。易失性存储器可以包括随机存取存储器(RandomAccess Memory,RAM),该RAM可以充当外部高速缓存存储器。作为例子而非限制性的,RAM可以以多种形式获得,比如动态RAM(Dynamic Random Access Memory,DRAM)、同步DRAM(Synchronous Dynamic Random-Access Memory,SDRAM)、双数据速率SDRAM(DoubleDataRate SDRAM,DDR SDRAM)、增强SDRAM(Enhanced Synchronous DRAM, ESDRAM)、同步链路DRAM(Sync Link DRAM, SLDRAM)。所公开的各方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
本领域内的技术人员应明白,本发明一个或多个实施例可提供为方法、系统、或程序产品。因此,本发明一个或多个实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明一个或多个实施例可采用在一个或多个其中包含有计算机/处理器可用程序代码的可读存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的机程序产品的形式。
本发明一个或多个实施例是参照根据本发明一个或多个实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的可读存储器中,使得存储在该可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机/处理器实现的处理,从而在计算机/处理器或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种基于二端口网络的去嵌方法,其特征在于,本征器件左右两侧设置有去嵌结构形成待测器件,所述去嵌结构包括短直通结构、长直通结构以及开路结构,所述去嵌方法包括:
根据所述本征器件左右两侧的去嵌结构,确定误差模型的T参数矩阵并构建包括所述误差模型的T参数矩阵的第一方程组;
获取所述短直通结构、长直通结构以及开路结构的T参数;
根据所述短直通结构、长直通结构以及开路结构的T参数求解所述T参数矩阵的第一方程组,确定本征器件的T参数矩阵;
将所述本征器件的T参数矩阵转化成S参数矩阵,确定所述本征器件的S参数。
5.根据权利要求4所述的基于二端口网络的去嵌方法,其特征在于,获取所述短直通结构、长直通结构的T参数,包括:
分别获取所述短直通结构、长直通结构的S参数;
将各所述S参数转换成T参数。
6.根据权利要求3所述的基于二端口网络的去嵌方法,其特征在于,所述待测器件的T参数矩阵是由所述待测器件的S参数矩阵转换得到。
7.根据权利要求1所述的基于二端口网络的去嵌方法,其特征在于,所述去嵌方法应用在毫米波频段。
8.一种基于二端口网络的去嵌装置,其特征在于,本征器件左右两侧设置有去嵌结构,所述去嵌结构包括短直通结构、长直通结构以及开路结构,所述去嵌装置包括:
第一单元,用于根据所述本征器件左右两侧的去嵌结构,确定误差模型的T参数矩阵并构建包括所述误差模型的T参数矩阵的第一方程组;
第二单元,用于获取所述短直通结构、长直通结构以及开路结构的T参数;
第三单元,用于根据所述短直通结构、长直通结构以及开路结构的T参数求解所述T参数矩阵的第一方程组,确定本征器件的T参数矩阵;
第四单元,用于将所述本征器件的T参数矩阵转化成S参数矩阵,确定所述本征器件的S参数。
9.一种计算机设备,其特征在于,包括处理器及存储器;
所述存储器用于存储计算机程序;
所述处理器用于执行所述存储器存储的计算机程序,以使终端执行权利要求1-7中任一项所述的基于二端口网络的去嵌方法。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,该程序被处理器执行时实现权利要求1-7中任一项所述的基于二端口网络的去嵌方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210201627.8A CN114282480B (zh) | 2022-03-03 | 2022-03-03 | 一种基于二端口网络的去嵌方法、装置、设备及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210201627.8A CN114282480B (zh) | 2022-03-03 | 2022-03-03 | 一种基于二端口网络的去嵌方法、装置、设备及介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114282480A true CN114282480A (zh) | 2022-04-05 |
CN114282480B CN114282480B (zh) | 2022-06-10 |
Family
ID=80882101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210201627.8A Active CN114282480B (zh) | 2022-03-03 | 2022-03-03 | 一种基于二端口网络的去嵌方法、装置、设备及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114282480B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116449183A (zh) * | 2023-04-24 | 2023-07-18 | 上海新微半导体有限公司 | 射频芯片在片测试的去嵌结构、方法、存储介质及终端 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102103167A (zh) * | 2009-12-17 | 2011-06-22 | 台湾积体电路制造股份有限公司 | 基于级联的去嵌入方法 |
US20170287792A1 (en) * | 2016-03-30 | 2017-10-05 | Tsinghua University | General four-port on-wafer high frequency de-embedding method |
CN111929558A (zh) * | 2020-09-28 | 2020-11-13 | 浙江铖昌科技有限公司 | 一种基于自校准的去嵌方法、系统、存储介质及终端 |
CN113590476A (zh) * | 2021-07-15 | 2021-11-02 | 清华大学 | 片上传输线特性的测试方法、装置、电子设备和存储介质 |
CN113985244A (zh) * | 2021-09-30 | 2022-01-28 | 厦门市三安集成电路有限公司 | 一种基于传输线件和开路件的去嵌方法及系统 |
-
2022
- 2022-03-03 CN CN202210201627.8A patent/CN114282480B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102103167A (zh) * | 2009-12-17 | 2011-06-22 | 台湾积体电路制造股份有限公司 | 基于级联的去嵌入方法 |
US20170287792A1 (en) * | 2016-03-30 | 2017-10-05 | Tsinghua University | General four-port on-wafer high frequency de-embedding method |
CN111929558A (zh) * | 2020-09-28 | 2020-11-13 | 浙江铖昌科技有限公司 | 一种基于自校准的去嵌方法、系统、存储介质及终端 |
CN113590476A (zh) * | 2021-07-15 | 2021-11-02 | 清华大学 | 片上传输线特性的测试方法、装置、电子设备和存储介质 |
CN113985244A (zh) * | 2021-09-30 | 2022-01-28 | 厦门市三安集成电路有限公司 | 一种基于传输线件和开路件的去嵌方法及系统 |
Non-Patent Citations (4)
Title |
---|
BICHEN CHEN 等: "A Novel De-Embedding Method Suitable for Transmission-Line Measurement", 《2015 ASIA-PACIFIC SYMPOSIUM ON ELECTROMAGNETIC COMPATIBILITY (APEMC)》 * |
BICHEN CHEN 等: "A Novel De-Embedding Method Suitable for Transmission-Line Measurement", 《2015 ASIA-PACIFIC SYMPOSIUM ON ELECTROMAGNETIC COMPATIBILITY (APEMC)》, 6 August 2015 (2015-08-06), pages 1 - 4 * |
王全 等: "射频器件在片测试结构与去嵌入方法", 《集成电路应用》 * |
王全 等: "射频器件在片测试结构与去嵌入方法", 《集成电路应用》, vol. 36, no. 8, 31 August 2019 (2019-08-31), pages 46 - 48 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116449183A (zh) * | 2023-04-24 | 2023-07-18 | 上海新微半导体有限公司 | 射频芯片在片测试的去嵌结构、方法、存储介质及终端 |
CN116449183B (zh) * | 2023-04-24 | 2024-04-05 | 上海新微半导体有限公司 | 射频芯片在片测试的去嵌结构、方法、存储介质及终端 |
Also Published As
Publication number | Publication date |
---|---|
CN114282480B (zh) | 2022-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11340286B2 (en) | On-wafer S-parameter calibration method | |
CN109444721B (zh) | 检测s参数的方法及终端设备 | |
CN110286345B (zh) | 一种矢量网络分析仪在片s参数的校准方法、系统及设备 | |
CN111142057B (zh) | 太赫兹频段在片s参数的校准方法及终端设备 | |
CN112098791B (zh) | 在片校准件模型及在片校准件模型中参数确定的方法 | |
CN110174633B (zh) | 一种器件参数的测量方法、系统及终端设备 | |
US8860431B2 (en) | Application of open and/or short structures to bisect de-embedding | |
CN114282480B (zh) | 一种基于二端口网络的去嵌方法、装置、设备及介质 | |
CN115684780A (zh) | 电磁信号测量方法、装置、计算机设备和存储介质 | |
CN107076822B (zh) | 利用引入器件判断射频器件去嵌入精度的测试结构及方法 | |
CN113849958A (zh) | 在片s参数测量系统串扰误差修正方法及电子设备 | |
CN113590476B (zh) | 片上传输线特性的测试方法、装置、电子设备和存储介质 | |
CN111579869A (zh) | 互易二端口网络s参数测量方法、装置及终端设备 | |
US20210181102A1 (en) | Calibration method and terminal equipment of terahertz frequency band on-wafer s parameter | |
US7643957B2 (en) | Bisect de-embedding for network analyzer measurement | |
CN108107392A (zh) | 多线trl校准方法及终端设备 | |
CN112098794B (zh) | 在片校准件模型中参数确定的方法及终端设备 | |
CN114137389B (zh) | 微波探针s参数相位的确定方法、装置、终端及存储介质 | |
CN112098793B (zh) | 单端口在片校准件模型确定的方法及终端设备 | |
US10788529B1 (en) | Method for network extraction based on phase localization | |
CN116449183B (zh) | 射频芯片在片测试的去嵌结构、方法、存储介质及终端 | |
CN113821763B (zh) | 在片s参数测量系统校准方法及电子设备 | |
US20230266404A1 (en) | Method for Extracting Characteristics of Broadband Passive Element and Apparatus for Extracting Characteristics of Broadband Passive Element | |
CN115392184A (zh) | 适用于毫米波频段的高精度去嵌入方法及装置 | |
CN118053780A (zh) | 一种qfn射频封装器件的去嵌方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |