CN115392184A - 适用于毫米波频段的高精度去嵌入方法及装置 - Google Patents
适用于毫米波频段的高精度去嵌入方法及装置 Download PDFInfo
- Publication number
- CN115392184A CN115392184A CN202211193973.2A CN202211193973A CN115392184A CN 115392184 A CN115392184 A CN 115392184A CN 202211193973 A CN202211193973 A CN 202211193973A CN 115392184 A CN115392184 A CN 115392184A
- Authority
- CN
- China
- Prior art keywords
- abcd
- gsg
- transmission line
- embedding
- matrixes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/06—Structured ASICs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Data Mining & Analysis (AREA)
- Computational Mathematics (AREA)
- Geometry (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Algebra (AREA)
- Computer Networks & Wireless Communication (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请涉及一种适用于毫米波频段的高精度去嵌入方法及装置,方法利用辅助去嵌结构包括直通结构、短路结构和开路结构,其中,方法包括:基于直通结构的ABCD矩阵,求解左边GSG焊盘和右边的GSG焊盘的ABCD矩阵;基于短路结构和开路结构的ABCD矩阵,求解第一传输线和第二传输线的ABCD矩阵;根据左边GSG焊盘和右边的GSG焊盘的ABCD矩阵及第一传输线和第二传输线的ABCD矩阵求解待测器件的ABCD矩阵,并将待测器件的ABCD矩阵转换为S参数,以完成去嵌。由此,解决了嵌入算法应用频率低、操作复杂等问题。
Description
技术领域
本申请涉及毫米波频段的测试及建模技术领域,特别涉及一种适用于毫米波频段的高精度去嵌入方法及装置。
背景技术
随着CMOS工艺的发展,毫米波集成电路已成为当今研究的热点。测量是射频集成电路器件建模的基础。由于GSG焊盘和金属互连线组成的结构嵌入在待测结构中,所以无法直接获得晶圆上器件的固有特性。因此,通过去嵌入算法从测量中去除寄生参数至关重要。
目前,相关技术中,Open-Short去嵌入算法使用最为广泛,但是该算法的精度随着频率的升高而降低。工业界和学术界相继提出了许多替代Open-Short的算法,例如Open-Short-Load算法和Pad-Open-Short算法,然而这些算法都是基于集总串联/并联模型,并且在50GHz以上的频率失效。为了克服集总串联/并联算法的不足,TRL算法和通用的级联去嵌入算法被提出,该算法可以在高达110GHz的频率下实现去嵌入,然而,TRL算法和通用的级联去嵌入算法的辅助结构较为复杂,在先进CMOS工艺下,设计和测试成本较高。
综上所述,去嵌入算法应用频率低、操作复杂,难以为毫米波频段的器件建模提供有力保障,亟待解决。
发明内容
本申请提供一种适用于毫米波频段的高精度去嵌入方法及装置,以解决去嵌入算法应用频率低、操作复杂等问题。
本申请第一方面实施例提供一种适用于毫米波频段的高精度去嵌入方法,方法利用辅助去嵌结构包括直通结构、短路结构和开路结构,其中,所述方法包括以下步骤:基于所述直通结构的ABCD矩阵,求解左边GSG焊盘和右边的GSG焊盘的ABCD矩阵;基于所述短路结构和所述开路结构的ABCD矩阵,求解第一传输线和第二传输线的ABCD矩阵;以及根据所述左边GSG焊盘和所述右边的GSG焊盘的ABCD矩阵及所述第一传输线和所述第二传输线的ABCD矩阵求解待测器件的ABCD矩阵,并将所述待测器件的ABCD矩阵转换为S参数,以完成去嵌。
可选地,在本申请的一个实施例中,所述左边GSG焊盘和所述右边的GSG焊盘的ABCD矩阵的表达式为:
可选地,在本申请的一个实施例中,所述第一传输线和所述第二传输线的ABCD矩阵的表达式为:
可选地,在本申请的一个实施例中,所述待测器件的ABCD矩阵的求解公式为:
其中,AINT表示本征器件;ADUT表示DUT结构的ABCD矩阵。
可选地,在本申请的一个实施例中,所述辅助去嵌结构由所述待测器件的等效电路模型得到。
本申请第二方面实施例提供一种适用于毫米波频段的高精度去嵌入装置,包括:第一求解模块,用于基于所述直通结构的ABCD矩阵,求解左边GSG焊盘和右边的GSG焊盘的ABCD矩阵;第二求解模块,用于基于所述短路结构和所述开路结构的ABCD矩阵,求解第一传输线和第二传输线的ABCD矩阵;以及去嵌模块,用于根据所述左边GSG焊盘和所述右边的GSG焊盘的ABCD矩阵及所述第一传输线和所述第二传输线的ABCD矩阵求解待测器件的ABCD矩阵,并将所述待测器件的ABCD矩阵转换为S参数,以完成去嵌。
可选地,在本申请的一个实施例中,所述左边GSG焊盘和所述右边的GSG焊盘的ABCD矩阵的表达式为:
可选地,在本申请的一个实施例中,所述第一传输线和所述第二传输线的ABCD矩阵的表达式为:
可选地,在本申请的一个实施例中,所述待测器件的ABCD矩阵的求解公式为:
其中,AINT表示本征器件;ADUT表示DUT结构的ABCD矩阵。
可选地,在本申请的一个实施例中,所述辅助去嵌结构由所述待测器件的等效电路模型得到。
本申请第三方面实施例提供一种电子设备,包括:存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,所述处理器执行所述程序,以实现如上述实施例所述的适用于毫米波频段的高精度去嵌入方法。
本申请第四方面实施例提供一种计算机可读存储介质,所述计算机可读存储介质存储计算机程序,该程序被处理器执行时实现如上的适用于毫米波频段的高精度去嵌入方法。
由此,本申请的实施例具有以下有益效果:
本申请的实施例可以基于直通结构的ABCD矩阵,求解左边GSG焊盘和右边的GSG焊盘的ABCD矩阵;基于短路结构和开路结构的ABCD矩阵,求解第一传输线和第二传输线的ABCD矩阵;根据左边GSG焊盘和右边的GSG焊盘的ABCD矩阵及第一传输线和第二传输线的ABCD矩阵求解待测器件的ABCD矩阵,并将待测器件的ABCD矩阵转换为S参数,以完成去嵌,从而本申请仅需使用直通结构、开路结构和短路结构,通过考虑金属互连线的分布式效应,可对晶圆上的射频器件实现准确的去嵌入,极大提升了去嵌入精度,为毫米波频段的器件建模提供有力保障。由此,解决了去嵌入算法应用频率低、操作复杂等问题。
本申请附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1为根据本申请实施例提供的一种适用于毫米波频段的高精度去嵌入方法的流程图;
图2为根据本申请的一个实施例提供的一种待测器件的等效电路模型示意图;
图3为根据本申请的一个实施例提供的一种直通结构的等效电路模型示意图;
图4为根据本申请的一个实施例提供的一种短路结构的等效电路模型示意图;
图5为根据本申请的一个实施例提供的一种开路结构的等效电路模型示意图;
图6为根据本申请的一个实施例提供的一种适用于毫米波频段的高精度去嵌入方法的执行逻辑示意图;
图7为根据本申请实施例的适用于毫米波频段的高精度去嵌入装置的示例图;
图8为申请实施例提供的电子设备的结构示意图。
附图标记说明:
适用于毫米波频段的高精度去嵌入装置-10;第一求解模块-100、第二求解模块-200、去嵌模块-300;存储器-801、处理器-802、通信接口-803。
具体实施方式
下面详细描述本申请的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本申请,而不能理解为对本申请的限制。
下面参考附图描述本申请实施例的适用于毫米波频段的高精度去嵌入方法及装置。针对上述背景技术中提到的问题,本申请提供了一种适用于毫米波频段的高精度去嵌入方法,在该方法中,基于直通结构的ABCD矩阵,求解左边GSG焊盘和右边的GSG焊盘的ABCD矩阵;基于短路结构和开路结构的ABCD矩阵,求解第一传输线和第二传输线的ABCD矩阵;根据左边GSG焊盘和右边的GSG焊盘的ABCD矩阵及第一传输线和第二传输线的ABCD矩阵求解待测器件的ABCD矩阵,并将待测器件的ABCD矩阵转换为S参数,以完成去嵌,从而本申请仅需使用直通结构、开路结构和短路结构,通过考虑金属互连线的分布式效应,可对晶圆上的射频器件实现准确的去嵌入,极大提升了去嵌入精度,为毫米波频段的器件建模提供有力保障。由此,解决了去嵌入算法应用频率低、操作复杂等问题。
具体而言,图1为本申请实施例所提供的一种适用于毫米波频段的高精度去嵌入方法的流程示意图。
如图1所示,该适用于毫米波频段的高精度去嵌入方法包括以下步骤:
在步骤S101中,基于直通结构的ABCD矩阵,求解左边GSG焊盘和右边的GSG焊盘的ABCD矩阵。
需要说明的是,本申请的实施例首先可通过直通结构的ABCD矩阵,获取左右两侧的GSG焊盘的ABCD矩阵,从而为实现毫米波频段的高精度去嵌入提供可靠的数据支撑。
可选地,在本申请的一个实施例中,辅助去嵌结构由待测器件的等效电路模型得到。
在本申请的实施例中,上述辅助去嵌结构包括直通结构、短路结构和开路结构,且辅助去嵌结构由待测器件的等效电路模型得到。
图2为待测器件(DUT)的等效电路模型示意图,如图2所示,除了本征器件外,该等效电路模型还包含GSG焊盘和金属互连线。GSG焊盘可以通过集总串联阻抗Zs和集总并联导纳Yp来表征。为去除GSG焊盘以及金属互连线带来的影响,将GSG焊盘建模为集总元件,将金属连线建模为传输线。
需要说明的是,本征器件左侧的金属互连线可以表征为长度是L1、特征阻抗是Zc1、传播常数是γ1的传输线TL1,本征器件右侧的金属互连线可以表征为长度是L2、特征阻抗是Zc2、传播常数是γ2的传输线TL2。DUT结构的ABCD矩阵ADUT可以用级联ABCD矩阵形式表示如下:
其中,AINT、和分别表示本征器件、左边的GSG焊盘、右边的GSG焊盘、传输线TL1和传输线TL2的ABCD矩阵,为待求解量。而ADUT可以直接由测量的S参数矩阵转换得到,为已知量。去嵌入问题的本质就是计算出本征器件的ABCD矩阵AINT,由此,本申请的实施例须首先求解出和从而对AINT进行求解,为实现毫米波频段的高精度去嵌入提供依据。
可选地,在本申请的一个实施例中,左边GSG焊盘和右边的GSG焊盘的ABCD矩阵的表达式为:
直通结构的ABCD矩阵AThrough可以用级联ABCD矩阵形式表示如下:
由此,本申请的实施例根据直通结构得到左右两边的GSG焊盘的ABCD矩阵,有效保障了毫米波频段的高精度去嵌入方法的实现。
在步骤S102中,基于短路结构和开路结构的ABCD矩阵,求解第一传输线和第二传输线的ABCD矩阵。
需要说明的是,短路结构(Short)和开路结构(Open)分别如图4和图5所示。其中,短路结构的ABCD矩阵为AShort,开路结构的ABCD矩阵为AOpen,以上两个矩阵可以直接从短路结构和开路结构测量的S参数中获得。根据式(3)和式(4)中推导的公式,本申请的实施例可对短路结构和开路结构去除左右GSG焊盘的影响,从而得到短路结构和开路结构中传输线的ABCD矩阵,分别将其记为和其表达式如下式所示:
可选地,在本申请的一个实施例中,第一传输线和第二传输线的ABCD矩阵的表达式为:
在得到短路结构和开路结构中传输线的ABCD矩阵后,还需对传输线TL1和TL2对应的参数,例如,传输线TL1的长度L1、特征阻抗Zc1、传播常数γ1,以及传输线TL2的长度L2、特征阻抗Zc2和传播常数γ2等。由式(5)和式(6)可以得出和为了便于以上六个参数的求解,本申请的实施例将其转换为Z矩阵,分别记为和
进而根据传输线短路和开路时的特性,可计算出Zc1、γ1L1、Zc2以及γ2L2等参数,其表达式如下式所示:
从而,本申请的实施例通过直通结构、短路结构以及开路结构得出左右两边的GSG焊盘以及第一传输线和第二传输线的ABCD矩阵,并考虑金属互连线的分布式效应,有效提升了去嵌入的精度。
在步骤S103中,根据左边GSG焊盘和右边的GSG焊盘的ABCD矩阵及第一传输线和第二传输线的ABCD矩阵求解待测器件的ABCD矩阵,并将待测器件的ABCD矩阵转换为S参数,以完成去嵌。
在基于辅助去嵌结构,得到左右两边的GSG焊盘的ABCD矩阵、传输线TL1和传输线TL2的ABCD矩阵后,进一步地,本申请的实施例可根据上述已知参数求解待测器件的ABCD矩阵,并将待测器件的ABCD矩阵转换为S参数,从而完成毫米波频段的高精度去嵌入。
可选地,在本申请的一个实施例中,待测器件的ABCD矩阵的求解公式为:
其中,AINT表示本征器件;ADUT表示DUT结构的ABCD矩阵。
由此,本申请的实施例仅使用直通结构、开路结构和短路结构,即可在高达110GHz的频率下对晶圆上的射频器件实现准确的去嵌入。进一步简化了去嵌入操作步骤,有效提高了去嵌入的精度,从而为毫米波频段的器件建模提供有力保障。
下述将结合附图对本申请实施例的适用于毫米波频段的高精度去嵌入方法进行说明。
图6为适用于毫米波频段的高精度去嵌入方法的执行逻辑示意图。如图6所示,本申请的实施例进行适用于毫米波频段的高精度去嵌入的具体步骤如下所述:
S601:分别测量直通结构、短路结构、开路结构和待测器件的S参数;
S602:将S参数转换为ABCD参数;
S603:利用直通结构求解GSG焊盘的参数Zs和Yp,利用短路结构和开路结构求解传输线的参数Zc1、γ1L1、Zc2和γ2L2;
S605:将AINT转换为S参数,完成去嵌。
本申请的实施例通过采用TSMC65nm工艺,针对10-110GHz的电感进行了去嵌验证,并与Pad-Open-Short算法和TRL算法相比,本申请提出的适用于毫米波频段的高精度去嵌入方法大大减少了误差,为毫米波频段的器件建模提供有力保障。
根据本申请实施例提出的适用于毫米波频段的高精度去嵌入方法,通过基于直通结构的ABCD矩阵,求解左边GSG焊盘和右边的GSG焊盘的ABCD矩阵;基于短路结构和开路结构的ABCD矩阵,求解第一传输线和第二传输线的ABCD矩阵;根据左边GSG焊盘和右边的GSG焊盘的ABCD矩阵及第一传输线和第二传输线的ABCD矩阵求解待测器件的ABCD矩阵,并将待测器件的ABCD矩阵转换为S参数,以完成去嵌,从而本申请仅需使用直通结构、开路结构和短路结构,通过考虑金属互连线的分布式效应,可对晶圆上的射频器件实现准确的去嵌入,极大提升了去嵌入精度,为毫米波频段的器件建模提供有力保障。
其次参照附图描述根据本申请实施例提出的适用于毫米波频段的高精度去嵌入装置。
图7是本申请实施例的适用于毫米波频段的高精度去嵌入装置的方框示意图。
如图7所示,该适用于毫米波频段的高精度去嵌入装置10包括:第一求解模块100、第二求解模块200以及去嵌模块300。
其中,第一求解模块100,用于基于直通结构的ABCD矩阵,求解左边GSG焊盘和右边的GSG焊盘的ABCD矩阵;
第二求解模块200,用于基于短路结构和开路结构的ABCD矩阵,求解第一传输线和第二传输线的ABCD矩阵;以及
去嵌模块300,用于根据左边GSG焊盘和右边的GSG焊盘的ABCD矩阵及第一传输线和第二传输线的ABCD矩阵求解待测器件的ABCD矩阵,并将待测器件的ABCD矩阵转换为S参数,以完成去嵌。
可选地,在本申请的一个实施例中,左边GSG焊盘和右边的GSG焊盘的ABCD矩阵的表达式为:
可选地,在本申请的一个实施例中,第一传输线和第二传输线的ABCD矩阵的表达式为:
可选地,在本申请的一个实施例中,待测器件的ABCD矩阵的求解公式为:
其中,AINT表示本征器件;ADUT表示DUT结构的ABCD矩阵。
可选地,在本申请的一个实施例中,辅助去嵌结构由待测器件的等效电路模型得到。
需要说明的是,前述对适用于毫米波频段的高精度去嵌入方法实施例的解释说明也适用于该实施例的适用于毫米波频段的高精度去嵌入装置,此处不再赘述。
根据本申请实施例提出的适用于毫米波频段的高精度去嵌入装置,通过基于直通结构的ABCD矩阵,求解左边GSG焊盘和右边的GSG焊盘的ABCD矩阵;基于短路结构和开路结构的ABCD矩阵,求解第一传输线和第二传输线的ABCD矩阵;根据左边GSG焊盘和右边的GSG焊盘的ABCD矩阵及第一传输线和第二传输线的ABCD矩阵求解待测器件的ABCD矩阵,并将待测器件的ABCD矩阵转换为S参数,以完成去嵌,从而本申请仅需使用直通结构、开路结构和短路结构,通过考虑金属互连线的分布式效应,可对晶圆上的射频器件实现准确的去嵌入,极大提升了去嵌入精度,为毫米波频段的器件建模提供有力保障。
图8为本申请实施例提供的电子设备的结构示意图。该电子设备可以包括:
存储器801、处理器802及存储在存储器801上并可在处理器802上运行的计算机程序。
处理器802执行程序时实现上述实施例中提供的适用于毫米波频段的高精度去嵌入方法。
进一步地,电子设备还包括:
通信接口803,用于存储器801和处理器802之间的通信。
存储器801,用于存放可在处理器802上运行的计算机程序。
存储器801可能包含高速RAM存储器,也可能还包括非易失性存储器(non-volatile memory),例如至少一个磁盘存储器。
如果存储器801、处理器802和通信接口803独立实现,则通信接口803、存储器801和处理器802可以通过总线相互连接并完成相互间的通信。总线可以是工业标准体系结构(Industry Standard Architecture,简称为ISA)总线、外部设备互连(PeripheralComponent,简称为PCI)总线或扩展工业标准体系结构(Extended Industry StandardArchitecture,简称为EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示,图8中仅用一条粗线表示,但并不表示仅有一根总线或一种类型的总线。
可选地,在具体实现上,如果存储器801、处理器802及通信接口803,集成在一块芯片上实现,则存储器801、处理器802及通信接口803可以通过内部接口完成相互间的通信。
处理器802可能是一个中央处理器(Central Processing Unit,简称为CPU),或者是特定集成电路(Application Specific Integrated Circuit,简称为ASIC),或者是被配置成实施本申请实施例的一个或多个集成电路。
本实施例还提供一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现如上的适用于毫米波频段的高精度去嵌入方法。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或N个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中,“N个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为,表示包括一个或N个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分,并且本申请的优选实施方式的范围包括另外的实现,其中可以不按所示出或讨论的顺序,包括根据所涉及的功能按基本同时的方式或按相反的顺序,来执行功能,这应被本申请的实施例所属技术领域的技术人员所理解。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤,例如,可以被认为是用于实现逻辑功能的可执行指令的定序列表,可以具体实现在任何计算机可读介质中,以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用,或结合这些指令执行系统、装置或设备而使用。就本说明书而言,"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下:具有一个或N个布线的电连接部(电子装置),便携式计算机盘盒(磁装置),随机存取存储器(RAM),只读存储器(ROM),可擦除可编辑只读存储器(EPROM或闪速存储器),光纤装置,以及便携式光盘只读存储器(CDROM)。另外,计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质,因为可以通过对纸或其他介质进行光学扫描,接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序,然后将其存储在计算机存储器中。
应当理解,本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,N个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。如,如果用硬件来实现和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,该程序在执行时,包括方法实施例的步骤之一或其组合。
此外,在本申请各个实施例中的各功能单元可以集成在一个处理模块中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器,磁盘或光盘等。尽管上面已经示出和描述了本申请的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本申请的限制,本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种适用于毫米波频段的高精度去嵌入方法,其特征在于,方法利用辅助去嵌结构包括直通结构、短路结构和开路结构,其中,所述方法包括以下步骤:
基于所述直通结构的ABCD矩阵,求解左边GSG焊盘和右边的GSG焊盘的ABCD矩阵;
基于所述短路结构和所述开路结构的ABCD矩阵,求解第一传输线和第二传输线的ABCD矩阵;以及
根据所述左边GSG焊盘和所述右边的GSG焊盘的ABCD矩阵及所述第一传输线和所述第二传输线的ABCD矩阵求解待测器件的ABCD矩阵,并将所述待测器件的ABCD矩阵转换为S参数,以完成去嵌。
5.根据权利要求1-4任一项所述的方法,其特征在于,所述辅助去嵌结构由所述待测器件的等效电路模型得到。
6.一种适用于毫米波频段的高精度去嵌入装置,其特征在于,包括:
第一求解模块,用于基于所述直通结构的ABCD矩阵,求解左边GSG焊盘和右边的GSG焊盘的ABCD矩阵;
第二求解模块,用于基于所述短路结构和所述开路结构的ABCD矩阵,求解第一传输线和第二传输线的ABCD矩阵;以及
去嵌模块,用于根据所述左边GSG焊盘和所述右边的GSG焊盘的ABCD矩阵及所述第一传输线和所述第二传输线的ABCD矩阵求解待测器件的ABCD矩阵,并将所述待测器件的ABCD矩阵转换为S参数,以完成去嵌。
9.一种电子设备,其特征在于,包括:存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,所述处理器执行所述程序,以实现如权利要求1-5任一项所述的适用于毫米波频段的高精度去嵌入方法。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,该程序被处理器执行,以用于实现如权利要求1-5任一项所述的适用于毫米波频段的高精度去嵌入方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211193973.2A CN115392184A (zh) | 2022-09-28 | 2022-09-28 | 适用于毫米波频段的高精度去嵌入方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211193973.2A CN115392184A (zh) | 2022-09-28 | 2022-09-28 | 适用于毫米波频段的高精度去嵌入方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115392184A true CN115392184A (zh) | 2022-11-25 |
Family
ID=84127842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211193973.2A Pending CN115392184A (zh) | 2022-09-28 | 2022-09-28 | 适用于毫米波频段的高精度去嵌入方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115392184A (zh) |
-
2022
- 2022-09-28 CN CN202211193973.2A patent/CN115392184A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109444721B (zh) | 检测s参数的方法及终端设备 | |
US11340286B2 (en) | On-wafer S-parameter calibration method | |
US11275103B2 (en) | Calibration method, system and device of on-wafer s parameter of vector network analyzer | |
CN103777067B (zh) | 芯片功耗测量电路、芯片及芯片功耗测量方法 | |
CN111929558B (zh) | 一种基于自校准的去嵌方法、系统、存储介质及终端 | |
TW562933B (en) | Transistor device testing employing virtual device fixturing | |
US6998833B2 (en) | System and method for determining S-parameters using a load | |
WO2021120452A1 (zh) | 太赫兹频段在片s参数的校准方法及终端设备 | |
CN108664717B (zh) | 一种毫米波器件在片测试结构的去嵌方法 | |
CN112098791B (zh) | 在片校准件模型及在片校准件模型中参数确定的方法 | |
CN113076713B (zh) | 射频微波探针的s参数提取方法及系统、存储介质及终端 | |
CN111579869B (zh) | 互易二端口网络s参数测量方法、装置及终端设备 | |
JP2001153904A (ja) | ネットワークアナライザ、ネットワーク解析方法および記録媒体 | |
CN113849958A (zh) | 在片s参数测量系统串扰误差修正方法及电子设备 | |
US20020147575A1 (en) | Method and system for modeling dielectric losses in a transmission line | |
CN107076822B (zh) | 利用引入器件判断射频器件去嵌入精度的测试结构及方法 | |
CN113590476B (zh) | 片上传输线特性的测试方法、装置、电子设备和存储介质 | |
CN115392184A (zh) | 适用于毫米波频段的高精度去嵌入方法及装置 | |
CN114282480B (zh) | 一种基于二端口网络的去嵌方法、装置、设备及介质 | |
CN104777360A (zh) | 去嵌入的测试方法 | |
CN114137389B (zh) | 微波探针s参数相位的确定方法、装置、终端及存储介质 | |
CN112098794B (zh) | 在片校准件模型中参数确定的方法及终端设备 | |
CN114325201A (zh) | 基于自校准的多端口s参数去嵌方法、装置及电子设备 | |
US20210405123A1 (en) | Method, apparatus, storage medium and terminal equipment for estimating the impedance of battery | |
US10788529B1 (en) | Method for network extraction based on phase localization |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |