CN111929558A - 一种基于自校准的去嵌方法、系统、存储介质及终端 - Google Patents

一种基于自校准的去嵌方法、系统、存储介质及终端 Download PDF

Info

Publication number
CN111929558A
CN111929558A CN202011038481.7A CN202011038481A CN111929558A CN 111929558 A CN111929558 A CN 111929558A CN 202011038481 A CN202011038481 A CN 202011038481A CN 111929558 A CN111929558 A CN 111929558A
Authority
CN
China
Prior art keywords
embedding
calibration
parameter
self
parameters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011038481.7A
Other languages
English (en)
Other versions
CN111929558B (zh
Inventor
丁旭
王立平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Chengchang Technology Co ltd
Original Assignee
Zhejiang Chengchang Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Chengchang Technology Co ltd filed Critical Zhejiang Chengchang Technology Co ltd
Priority to CN202011038481.7A priority Critical patent/CN111929558B/zh
Publication of CN111929558A publication Critical patent/CN111929558A/zh
Application granted granted Critical
Publication of CN111929558B publication Critical patent/CN111929558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种基于自校准的去嵌方法、系统、存储介质及终端，晶圆上设置有去嵌结构，所述去嵌结构为左右对称结构，包括直通、反射开路、反射短路和负载匹配；所述基于自校准的去嵌方法包括以下步骤：获取所述负载匹配的直流电阻；对探针尖端面的S参数进行校准；获取所述直通、所述反射开路、所述反射短路和所述负载匹配的S参数；根据所获取的S参数和所述直流电阻分别计算左右去嵌结构的S参数；基于所述校准的S参数和所述左右去嵌结构的S参数计算待测器件的S参数。本发明的基于自校准的去嵌方法、系统、存储介质及终端减少了去嵌过程中探针移动对结果的影响，去嵌精度高；去嵌结构占用面积小，降低了测试成本，提高了测试效率。

Description

一种基于自校准的去嵌方法、系统、存储介质及终端
技术领域
本发明涉及去嵌（De-embedding）的技术领域，特别是涉及一种基于自校准的去嵌方法、系统、存储介质及终端。
背景技术
随着5G、卫星通信等新一代通信技术的需求牵引以及半导体制造工艺的快速发展，相关元器件工作频率越来越高，已由射频微波频段迈进毫米波甚至太赫兹频段。在元器件模型参数测试时，需要使用去嵌技术对元器件本身与射频探针间的过渡结构进行去嵌入，以便提取其真实参数。然而，现有的多种方法都存在着适用频率范围窄，精度低等问题。因此，兼顾高精度与宽频带来实现去嵌技术，具有十分迫切的需求和非常重要的现实意义。
如图1所示，去嵌过程是通过各种数学手段，基于测试或仿真结果，实现测试端面的延伸，最终提取出“真实”的被测器件结果。现有技术中，去嵌技术包括以下四种方式。
（1）基于等效电路模型的两步去嵌法。
该方法第一步校准至探针尖端面，第二步测量在片去嵌结构，利用矩阵变换技术通过阻抗矩阵Z、导纳矩阵Y、散射参数矩阵S间的运算最终得到去嵌后的结果，最常见的为开路（Open）-短路（Short）法。该方法使用等效电路模型对实际问题进行简化，随频率升高模型精度逐渐下降，在20GHz以上失准。在此基础上增加更多的去嵌结构可以提高适用范围到50GHz左右，但受半导体制造工艺结构限制，通用性不高。
（2）基于信号流模型的两步去嵌法。
该方法同样第一步校准至探针端面，第二步测量在片去嵌结构，利用矩阵变换技术通过散射参数矩阵S与散射级联矩阵T间的运算最终得到去嵌后的结果，最常见的为TRL（Thru-Reflect-Line）去嵌法。该方法高频精度高，但测量起止频率范围要求在1：8范围内，宽频段需要多段传输线结构，非常占用晶圆面积，且低频5<GHz时，传输线过长精度不佳，适用范围受限。
（3）基于自校准算法的一步校准法。
该方法使用自校准算法直接测量晶圆上的校准结构进行校准，将校准端面一步推进至待测件端面，但要使用专门的校准软件的特定算法，如Formfactor公司的Wincal软件的LRRM(Line-Refelect Open-Refelect Short-Match)。但是，该方法费用高昂，且只能在校准时应用，不能保存去嵌结构参数，不能在测试后进行离线去嵌操作，使用不便。
（4）基于电磁场仿真软件的EM仿真法。
该方法使用电磁仿真软件利用有限元FEM算法进行三维电磁场仿真得到待去嵌结构的结果，精度完全依赖于仿真软件设置及准确的待去嵌结构三维尺寸及各层材料物理信息，使用受限且精度波动很大。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于自校准的去嵌方法、系统、存储介质及终端，减少了去嵌过程中探针移动对结果的影响，去嵌精度高；去嵌结构占用面积小，降低了测试成本，提高了测试效率。
为实现上述目的及其他相关目的，本发明提供一种基于自校准的去嵌方法，晶圆上设置有去嵌结构，所述去嵌结构为左右对称结构，包括直通、反射开路、反射短路和负载匹配；所述基于自校准的去嵌方法包括以下步骤：获取所述负载匹配的直流电阻；对探针尖端面的S参数进行校准；获取所述直通、所述反射开路、所述反射短路和所述负载匹配的S参数；根据所获取的S参数和所述直流电阻分别计算左右去嵌结构的S参数；基于所述校准的S参数和所述左右去嵌结构的S参数计算待测器件的S参数。
于本发明一实施例中，所述去嵌结构为微带线、共面波导或对应的衍生结构。
于本发明一实施例中，获取所述负载匹配的直流电阻时，若Δ≤1%，所述直流电阻 取值50Ω；若Δ>1%，所述直流电阻取实测值；其中，
Figure 100002_DEST_PATH_IMAGE001
，R M 表示直流电阻的实 测值。
于本发明一实施例中，基于开尔文法获取所述负载匹配的直流电阻的实测值。
于本发明一实施例中，使用基于8项误差模型的校准算法、12项误差模型的校准算法或16项误差模型的校准算法对探针尖端面的S参数进行校准。
于本发明一实施例中，根据所获取的S参数计算所述左右去嵌结构的S参数时，设定满足以下条件：
Figure 100002_DEST_PATH_IMAGE002
；
Figure 100002_DEST_PATH_IMAGE003
；
Figure 100002_DEST_PATH_IMAGE004
；
Figure 100002_DEST_PATH_IMAGE005
；
其中，
Figure 100002_DEST_PATH_IMAGE006
，
Figure 100002_DEST_PATH_IMAGE007
，分别表示所述去嵌结构的左边和右边的 S参数，E00表示前向方向性项，E11表示前向源匹配，E10和E01表示前向反射跟踪项， E33表示 反向方向性项，E22表示反向源匹配，E32和E23表示传输跟踪项。
于本发明一实施例中，基于所述校准的S参数和所述左右去嵌结构的S参数计算待测器件的S参数包括以下步骤：
将所述左右去嵌结构的S参数转换为左右T参数
Figure 100002_DEST_PATH_IMAGE008
和
Figure 100002_DEST_PATH_IMAGE009
，其中，
Figure 100002_DEST_PATH_IMAGE010
，
Figure 100002_DEST_PATH_IMAGE011
；
计算所述待测器件的T参数
Figure 100002_DEST_PATH_IMAGE012
，其中
Figure 100002_DEST_PATH_IMAGE013
由校准 后的S参数转换而来；
计算所述待测器件的S参数
Figure 100002_DEST_PATH_IMAGE014
。
对应地，本发明提供一种基于自校准的去嵌系统，晶圆上设置有去嵌结构，所述去嵌结构为左右对称结构，包括直通、反射开路、反射短路和负载匹配；所述基于自校准的去嵌系统包括第一获取模块、校准模块、第二获取模块、第一计算模块和第二计算模块：
所述第一获取模块用于获取所述负载匹配的直流电阻；
所述校准模块用于对探针尖端面的S参数进行校准；
所述第二获取模块用于获取所述直通、所述反射开路、所述反射短路和所述负载匹配的S参数；
所述第一计算模块用于根据所获取的S参数和所述直流电阻分别计算左右去嵌结构的S参数；
所述第二计算模块用于基于所述校准的S参数和所述左右去嵌结构的S参数计算待测器件的S参数。
本发明提供一种存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述的基于自校准的去嵌方法。
本发明提供一种终端，包括：处理器及存储器；
所述存储器用于存储计算机程序；
所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行上述的基于自校准的去嵌方法。
如上所述，本发明的基于自校准的去嵌方法、系统、存储介质及终端，具有以下有益效果：
（1）采用基于8项误差模型信号流图的自校准算法，在LRRM校准算法的基础上，增加对称互易条件和统计优化算法，对去嵌结构本身参数几乎没有要求，只需知道负载匹配的直流电阻值；
（2）去嵌结构占用面积小，有效降低了成本；
（3）去嵌结构数据可以单独保存，便于后期离线处理，极大地提高了测试过程的灵活性；
（4）能够显著提高直流至毫米波频段器件模型测试时去嵌的精度和频率适用范围；
（3）解决了高频率宽频段元器件模型参数提取时高精度去嵌的问题。
附图说明
图1显示为现有技术中去嵌过程于实施例中的示意图。
图2显示为本发明的基于自校准的去嵌方法中直通结构于一实施例中的结构示意图。
图3显示为本发明的基于自校准的去嵌方法中反射开路于一实施例中的结构示意图。
图4显示为本发明的基于自校准的去嵌方法中反射短路于一实施例中的结构示意图。
图5显示为本发明的基于自校准的去嵌方法中负载匹配于一实施例中的结构示意图。
图6显示为本发明的基于自校准的去嵌方法于一实施例中的流程图。
图7显示为8项误差模型于一实施例中的信号流图。
图8显示为本发明的基于自校准的去嵌方法中去嵌运算中的信号流图。
图9显示为本发明的基于自校准的去嵌系统于一实施例中的结构示意图。
图10显示为本发明的终端于一实施例中的结构示意图。
元件标号说明
91-第一获取模块
92-校准模块
93-第二获取模块
94-第一计算模块
95-第二计算模块
101-处理器
102-存储器。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
S参数的全称为Scatter参数，即散射参数。S参数描述了传输通道的频域特性，在进行串行链路信号完整性（Signal Integrity，SI）分析的时候，获得通道的准确S参数是一个很重要的环节，通过S参数，我们能看到传输通道的几乎全部特性。信号完整性关注的大部分问题，例如信号的反射、串扰、损耗都可以从S参数中找到有用的信息。
具体地，S参数由两个复数之比定义，它包含有关信号的幅度和相位的信息。S 参数通常表示为：S输出输入。例如，S21是待测设备（Device Under Test，DUT）上端口2的输出信号与端口1的输入信号之比，输出信号和输入信号都用复数表示。
本发明的基于自校准的去嵌方法、系统、存储介质及终端通过去嵌结构左右两侧的S参数的计算，来实现待测设备S参数的计算，无需知道去嵌结构的模型参数，有效减少了去嵌过程中探针移动对结果的影响，去嵌精度高；同时，去嵌结构占用面积小，有效降低了测试成本，极具实用性。
本发明的基于自校准的去嵌方法中，晶圆上设置有去嵌结构，所述去嵌结构为左右对称结构，即分为左去嵌结构和右去嵌结构。所述左去嵌结构和所述右去嵌结构均包括直通(Thru)、反射开路(Open)、反射短路(Short)和负载匹配(Match)，分别如图2-图5所示。具体地，图2-图5均为左右对称结构，左边为左去嵌结构，右边为右去嵌结构。需要说明的是，所述去嵌结构需与实际待测件器件端面与探针间的过渡结构相同。同时设计时直通延时为τD = 0ps，特征阻抗为50Ω，负载匹配直流电阻为50Ω。于本发明一实施例中，所述去嵌结构为微带线、共面波导等以及对应的衍生结构。
如图6所示，于一实施例中，所述基于自校准的去嵌方法包括以下步骤。
步骤S1、获取所述负载匹配的直流电阻。
具体地，所述去嵌结构在晶圆上构建完成后，基于开尔文法获取所述负载匹配的直流电阻的实测值，以作为前置参数。
于本发明一实施例中，获取所述负载匹配的直流电阻时，设定
Figure DEST_PATH_IMAGE015
，若 Δ≤1%，所述直流电阻取值50Ω；若Δ>1%，所述直流电阻取实测值；其中， R M 表示直流电阻 的实测值。
基于所述直流电阻计算负载匹配L-R串联模型的电感值
Figure DEST_PATH_IMAGE016
，其 中，G O 、B O 为以导纳形式表征的开路结构复导纳的实部与虚部，f表示测试频率，
Figure DEST_PATH_IMAGE017
表示所 获取的负载匹配的直流电阻。
步骤S2、对探针尖端面的S参数进行校准。
具体地，将校准端面推进至探针尖端面，根据实际情况选择最合适具体应用的在片校准方式完成S参数校准。优选地，所述校准方法选用NIST（National Institute ofStandards and Technology）TRL或LRRM方法。上述两种方法基于如图7所示的8项误差模型，以自校准算法为核心，即对在片校准件模型参数基本无要求，在校准过程中自动提取出模型参数，校准精度由于常见的基于12项模型的SOLT方法。优选地，使用基于8项误差模型的校准算法或16项误差模型的校准算法对探针尖端面的S参数进行校准。具体地，8项误差模型是现有技术中成熟的矢量网络校准误差模型。具体地，图7为基于四接收机架构的双端口S参数测试8项误差模型信号流图，a1M、b1M代表矢量网络分析仪校1端口准到射频探针端面的入射波与反射波，a1A、b1A代表被测件实际输入端面的入射波与反射波，E00、E01、E10、E11代表射频探针端面与被测件需要被表征端面间引线结构带来的测试误差，需要通过去嵌算法修正S参数S11A、S12A、S21A和S22A，二端口同理。
步骤S3、获取所述直通、所述反射开路、所述反射短路和所述负载匹配的S参数。
具体地，在S参数的校准完成之后，测试所述去嵌结构中所述直通、所述反射开路、所述反射短路和所述负载匹配的S参数，并以.s2p格式存储下来方便后续调用。其中，所述直通、所述反射开路、所述反射短路和所述负载匹配的S参数的测试顺序任意，无先后之分。
步骤S4、根据所获取的S参数和所述直流电阻分别计算左右去嵌结构的S参数。
具体地，将所获取的S参数和所述直流电阻代入LRRM算法，计算出消除去嵌结构影响的反射开路、所述反射短路和所述负载匹配的反射系数，进而计算出左右去嵌结构的S参数。
本发明的基于自校准的去嵌方法中去嵌运算中的信号流图如图8所示。其中，图8是对图7的特异化表征，上图代表连接Thru结构时的左右去嵌结构的S信号流图，下图代表连接Open、short、Load时的左右去嵌结构的S信号流图。由于所述去嵌结构的本身物理特性，设定左右去嵌结构满足对称与互易条件；同时为了增加测试结果稳定性，增加统计学处理算法。因此，本发明所涉及的自校准方法指的是，校准前不需已知校准件的模型参数，而是在校准过程中自动将其计算出来。
于本发明一实施例中，根据所获取的S参数计算所述左右去嵌结构的S参数时，设定满足以下条件：
Figure DEST_PATH_IMAGE018
；
Figure DEST_PATH_IMAGE019
；
Figure DEST_PATH_IMAGE020
；
Figure DEST_PATH_IMAGE021
；
其中，
Figure DEST_PATH_IMAGE022
，
Figure 47253DEST_PATH_IMAGE007
，分别表示所述去嵌结构的左边和右边的 S参数，E00表示前向方向性项，E11表示前向源匹配，E10和E01表示前向反射跟踪项， E33表示 反向方向性项，E22表示反向源匹配，E32和E23表示传输跟踪项。
同时，将所得到的左右去嵌结构的S参数以.s2p格式存储下来方便后续调用。
步骤S5、基于所述校准的S参数和所述左右去嵌结构的S参数计算待测器件的S参数。
T参数即为传输参数，能够进行级联计算。
于本发明一实施例中，基于所述校准的S参数和所述左右去嵌结构的S参数计算待测器件的S参数包括以下步骤。
51）将所述左右去嵌结构的S参数转换为左右T参数
Figure DEST_PATH_IMAGE023
和
Figure DEST_PATH_IMAGE024
，其中，
Figure DEST_PATH_IMAGE025
，
Figure DEST_PATH_IMAGE026
。
52）计算所述待测器件的T参数
Figure DEST_PATH_IMAGE027
,其中
Figure DEST_PATH_IMAGE028
由校准后的S参数转换而来。其中，
Figure DEST_PATH_IMAGE029
，校准后的S参数
Figure DEST_PATH_IMAGE030
。
53）计算所述待测器件的S参数
Figure DEST_PATH_IMAGE031
。
本发明的基于自校准的去嵌系统中，晶圆上设置有去嵌结构，所述去嵌结构为左右对称结构，包括直通、反射开路、反射短路和负载匹配。
如图9所示，于一实施例中，所述基于自校准的去嵌系统包括第一获取模块91、校准模块92、第二获取模块93、第一计算模块94和第二计算模块95。
所述第一获取模块91用于获取所述负载匹配的直流电阻。
所述校准模块92与所述第一获取模块91相连，用于对探针尖端面的S参数进行校准。
所述第二获取模块93与所述校准模块92相连，用于获取所述直通、所述反射开路、所述反射短路和所述负载匹配的S参数。
所述第一计算模块94与所述第二获取模块93相连，用于根据所获取的S参数和所述直流电阻分别计算左右去嵌结构的S参数。
所述第二计算模块95与所述校准模块92和所述第一计算模块94相连，用于基于所述校准的S参数和所述左右去嵌结构的S参数计算待测器件的S参数。
需要说明的是，第一获取模块91、校准模块92、第二获取模块93、第一计算模块94和第二计算模块95的结构和原理与上述基于自校准的去嵌方法中的步骤一一对应，故在此不再赘述。
需要说明的是，应理解以上装置的各个模块的划分仅仅是一种逻辑功能的划分，实际实现时可以全部或部分集成到一个物理实体上，也可以物理上分开。且这些模块可以全部以软件通过处理元件调用的形式实现，也可以全部以硬件的形式实现，还可以部分模块通过处理元件调用软件的形式实现，部分模块通过硬件的形式实现。例如：x模块可以为单独设立的处理元件，也可以集成在上述装置的某一个芯片中实现。此外，x模块也可以以程序代码的形式存储于上述装置的存储器中，由上述装置的某一个处理元件调用并执行以上x模块的功能。其它模块的实现与之类似。这些模块全部或部分可以集成在一起，也可以独立实现。这里所述的处理元件可以是一种集成电路，具有信号的处理能力。在实现过程中，上述方法的各步骤或以上各个模块可以通过处理器元件中的硬件的集成逻辑电路或者软件形式的指令完成。以上这些模块可以是被配置成实施以上方法的一个或多个集成电路，例如：一个或多个特定集成电路（Application Specific Integrated Circuit，简称ASIC），一个或多个微处理器（Digital Singnal Processor，简称DSP），一个或者多个现场可编程门阵列（Field Programmable Gate Array，简称FPGA）等。当以上某个模块通过处理元件调度程序代码的形式实现时，该处理元件可以是通用处理器，如中央处理器（CentralProcessing Unit，简称CPU）或其它可以调用程序代码的处理器。这些模块可以集成在一起，以片上系统（System-on-a-chip，简称SOC）的形式实现。
本发明的存储介质上存储有计算机程序，该程序被处理器执行时实现上述的基于自校准的去嵌方法。优选地，所述存储介质包括：ROM、RAM、磁碟、U盘、存储卡或者光盘等各种可以存储程序代码的介质。
如图10所示，于一实施例中，本发明的终端包括处理器101和存储器102。
所述存储器102用于存储计算机程序。
所述存储器102包括ROM、RAM、磁碟、U盘、存储卡或者光盘等各种可以存储程序代码的介质。
所述处理器101与所述存储器102相连，用于执行所述存储器102存储的计算机程序，以使所述终端执行上述的基于自校准的去嵌方法。
优选地，所述处理器101可以是通用处理器，包括中央处理器(CentralProcessing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital Signal Processor，简称DSP)、专用集成电路(ApplicationSpecific Integrated Circuit，简称ASIC)、现场可编程门阵列(Field ProgrammableGate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
综上所述，本发明的基于自校准的去嵌方法、系统、存储介质及终端。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种基于自校准的去嵌方法，晶圆上设置有去嵌结构，其特征在于：所述去嵌结构为左右对称结构，包括直通、反射开路、反射短路和负载匹配；所述基于自校准的去嵌方法包括以下步骤：
获取所述负载匹配的直流电阻；
对探针尖端面的S参数进行校准；
获取所述直通、所述反射开路、所述反射短路和所述负载匹配的S参数；
根据所获取的S参数和所述直流电阻分别计算左右去嵌结构的S参数；
基于所述校准的S参数和所述左右去嵌结构的S参数计算待测器件的S参数。
2.根据权利要求1所述的基于自校准的去嵌方法，其特征在于：所述去嵌结构为微带线、共面波导或对应的衍生结构。
3.根据权利要求1所述的基于自校准的去嵌方法，其特征在于：获取所述负载匹配的直 流电阻时，若Δ≤1%，所述直流电阻取值50Ω；若Δ>1%，所述直流电阻取实测值；其中，
Figure DEST_PATH_IMAGE001
，R M 表示直流电阻的实测值。
4.根据权利要求3所述的基于自校准的去嵌方法，其特征在于：基于开尔文法获取所述负载匹配的直流电阻的实测值。
5.根据权利要求1所述的基于自校准的去嵌方法，其特征在于：使用基于8项误差模型的校准算法、12项误差模型的校准算法或16项误差模型的校准算法对探针尖端面的S参数进行校准。
6.根据权利要求1所述的基于自校准的去嵌方法，其特征在于：根据所获取的S参数计算所述左右去嵌结构的S参数时，设定满足以下条件：
Figure DEST_PATH_IMAGE002
；
Figure DEST_PATH_IMAGE003
；
Figure DEST_PATH_IMAGE004
；
Figure DEST_PATH_IMAGE005
；
其中，
Figure DEST_PATH_IMAGE006
，
Figure DEST_PATH_IMAGE007
，分别表示所述去嵌结构的左边和右边的S参 数，E00表示前向方向性项，E11表示前向源匹配，E10和E01表示前向反射跟踪项， E33表示反向 方向性项，E22表示反向源匹配，E32和E23表示传输跟踪项。
7.根据权利要求5所述的基于自校准的去嵌方法，其特征在于：基于所述校准的S参数和所述左右去嵌结构的S参数计算待测器件的S参数包括以下步骤：
将所述左右去嵌结构的S参数转换为左右T参数
Figure DEST_PATH_IMAGE008
和
Figure DEST_PATH_IMAGE009
，其中，
Figure DEST_PATH_IMAGE010
，
Figure DEST_PATH_IMAGE011
；
计算所述待测器件的T参数
Figure DEST_PATH_IMAGE012
，其中
Figure DEST_PATH_IMAGE013
由校准 后的S参数转换而来；
计算所述待测器件的S参数
Figure DEST_PATH_IMAGE014
。
8.一种基于自校准的去嵌系统，晶圆上设置有去嵌结构，其特征在于：所述去嵌结构为左右对称结构，包括直通、反射开路、反射短路和负载匹配；所述基于自校准的去嵌系统包括第一获取模块、校准模块、第二获取模块、第一计算模块和第二计算模块：
所述第一获取模块用于获取所述负载匹配的直流电阻；
所述校准模块用于对探针尖端面的S参数进行校准；
所述第二获取模块用于获取所述直通、所述反射开路、所述反射短路和所述负载匹配的S参数；
所述第一计算模块用于根据所获取的S参数和所述直流电阻分别计算左右去嵌结构的S参数；
所述第二计算模块用于基于所述校准的S参数和所述左右去嵌结构的S参数计算待测器件的S参数。
9.一种存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现权利要求1至7中任一项所述的基于自校准的去嵌方法。
10.一种终端，其特征在于，包括：处理器及存储器；
所述存储器用于存储计算机程序；
所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行权利要求1至7中任一项所述的基于自校准的去嵌方法。
CN202011038481.7A 2020-09-28 2020-09-28 一种基于自校准的去嵌方法、系统、存储介质及终端 Active CN111929558B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011038481.7A CN111929558B (zh) 2020-09-28 2020-09-28 一种基于自校准的去嵌方法、系统、存储介质及终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011038481.7A CN111929558B (zh) 2020-09-28 2020-09-28 一种基于自校准的去嵌方法、系统、存储介质及终端

Publications (2)

Publication Number Publication Date
CN111929558A true CN111929558A (zh) 2020-11-13
CN111929558B CN111929558B (zh) 2021-01-15

Family

ID=73334821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011038481.7A Active CN111929558B (zh) 2020-09-28 2020-09-28 一种基于自校准的去嵌方法、系统、存储介质及终端

Country Status (1)

Country Link
CN (1) CN111929558B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113076713A (zh) * 2021-06-07 2021-07-06 浙江铖昌科技股份有限公司 射频微波探针的s参数提取方法及系统、存储介质及终端
CN113777547A (zh) * 2021-07-29 2021-12-10 中国电子科技集团公司第十三研究所 在片s参数测量系统校准判断方法、装置及终端
CN114124251A (zh) * 2021-12-01 2022-03-01 哲库科技(北京)有限公司 校准方法、电子设备、芯片及存储介质
CN114282480A (zh) * 2022-03-03 2022-04-05 北京巨束科技有限公司 一种基于二端口网络的去嵌方法、装置、设备及介质
CN114325201A (zh) * 2022-01-10 2022-04-12 浙江铖昌科技股份有限公司 基于自校准的多端口s参数去嵌方法、装置及电子设备
TWI805069B (zh) * 2021-04-26 2023-06-11 財團法人工業技術研究院 高頻元件測試裝置及其測試方法
CN116341470A (zh) * 2023-03-29 2023-06-27 南京米乐为微电子科技有限公司 一种连接结构的散射参数测量方法、设计方法及仿真方法
CN116449183A (zh) * 2023-04-24 2023-07-18 上海新微半导体有限公司 射频芯片在片测试的去嵌结构、方法、存储介质及终端

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020167304A1 (en) * 2000-12-29 2002-11-14 Stmicroelectronics S.R.L. Test board de-embedding method to improve RF measurements accuracy on an automatic testing equipment for IC wafers
US20050027469A1 (en) * 2003-07-31 2005-02-03 Brunsman Michael D. De-embedding devices under test
US20060282723A1 (en) * 2005-05-12 2006-12-14 Pleasant Daniel L Topology-independent calibration system
US20070073499A1 (en) * 2005-09-27 2007-03-29 Sawyer T S Method and apparatus for determining one or more s-parameters associated with a device under test (DUT)
US20090051380A1 (en) * 2006-08-08 2009-02-26 Steffen Chladek Lrl vector calibration to the end of the probe needles for non-standard probe cards for ate rf testers
EP2081031A1 (en) * 2008-01-17 2009-07-22 Com Dev International Limited Method and system for tracking scattering parameter test system calibration
US7627028B1 (en) * 2008-10-18 2009-12-01 Sun Microsystems, Inc. Multi-port S-parameter and T-parameter conversion
US20100256955A1 (en) * 2009-04-06 2010-10-07 Lecroy Corporation Method for De-embedding Device Measurements
CN102103167A (zh) * 2009-12-17 2011-06-22 台湾积体电路制造股份有限公司 基于级联的去嵌入方法
CN102254065A (zh) * 2011-06-29 2011-11-23 西安电子科技大学 双极型晶体管参数提取方法及其等效电路
CN102375101A (zh) * 2010-08-19 2012-03-14 上海华虹Nec电子有限公司 采用不同层金属引线连出的无源器件测试去嵌方法
CN103050479A (zh) * 2011-10-14 2013-04-17 台湾积体电路制造股份有限公司 用于去嵌入的方法和装置
CN105445575A (zh) * 2015-11-04 2016-03-30 中国电子科技集团公司第四十一研究所 一种光器件s参数测量中的光路去嵌入方法
CN106383327A (zh) * 2016-08-26 2017-02-08 工业和信息化部电子工业标准化研究院 一种微波器件标准样片的校准方法
CN106771709A (zh) * 2016-11-15 2017-05-31 中国电子科技集团公司第四十研究所 一种多端口网络的s参数去嵌入方法
CN108664717A (zh) * 2018-04-27 2018-10-16 上海集成电路研发中心有限公司 一种毫米波器件在片测试结构的去嵌方法
CN109001612A (zh) * 2018-05-31 2018-12-14 郑州云海信息技术有限公司 一种测试pcb板内信号线s参数的方法和装置
US20190086503A1 (en) * 2017-09-15 2019-03-21 Maury Microwave, Inc. Measurement system configured for measurements at non-calibrated frequencies
CN111611765A (zh) * 2020-04-01 2020-09-01 西安电子科技大学 夹具去嵌入方法、系统、存储介质、计算机程序及应用
US10761175B2 (en) * 2015-09-10 2020-09-01 Ataitec Corporation Fixture de-embedding using calibration structures with open and short terminations
CN111679171A (zh) * 2020-05-19 2020-09-18 东南大学 基于互连线单元的电路拓扑结构及互连线单元级联的去嵌方法

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020167304A1 (en) * 2000-12-29 2002-11-14 Stmicroelectronics S.R.L. Test board de-embedding method to improve RF measurements accuracy on an automatic testing equipment for IC wafers
US20050027469A1 (en) * 2003-07-31 2005-02-03 Brunsman Michael D. De-embedding devices under test
US20060282723A1 (en) * 2005-05-12 2006-12-14 Pleasant Daniel L Topology-independent calibration system
US20070073499A1 (en) * 2005-09-27 2007-03-29 Sawyer T S Method and apparatus for determining one or more s-parameters associated with a device under test (DUT)
US20090051380A1 (en) * 2006-08-08 2009-02-26 Steffen Chladek Lrl vector calibration to the end of the probe needles for non-standard probe cards for ate rf testers
EP2081031A1 (en) * 2008-01-17 2009-07-22 Com Dev International Limited Method and system for tracking scattering parameter test system calibration
US7627028B1 (en) * 2008-10-18 2009-12-01 Sun Microsystems, Inc. Multi-port S-parameter and T-parameter conversion
US20100256955A1 (en) * 2009-04-06 2010-10-07 Lecroy Corporation Method for De-embedding Device Measurements
CN102103167A (zh) * 2009-12-17 2011-06-22 台湾积体电路制造股份有限公司 基于级联的去嵌入方法
CN102375101A (zh) * 2010-08-19 2012-03-14 上海华虹Nec电子有限公司 采用不同层金属引线连出的无源器件测试去嵌方法
CN102254065A (zh) * 2011-06-29 2011-11-23 西安电子科技大学 双极型晶体管参数提取方法及其等效电路
CN103050479A (zh) * 2011-10-14 2013-04-17 台湾积体电路制造股份有限公司 用于去嵌入的方法和装置
US10761175B2 (en) * 2015-09-10 2020-09-01 Ataitec Corporation Fixture de-embedding using calibration structures with open and short terminations
CN105445575A (zh) * 2015-11-04 2016-03-30 中国电子科技集团公司第四十一研究所 一种光器件s参数测量中的光路去嵌入方法
CN106383327A (zh) * 2016-08-26 2017-02-08 工业和信息化部电子工业标准化研究院 一种微波器件标准样片的校准方法
CN106771709A (zh) * 2016-11-15 2017-05-31 中国电子科技集团公司第四十研究所 一种多端口网络的s参数去嵌入方法
US20190086503A1 (en) * 2017-09-15 2019-03-21 Maury Microwave, Inc. Measurement system configured for measurements at non-calibrated frequencies
CN108664717A (zh) * 2018-04-27 2018-10-16 上海集成电路研发中心有限公司 一种毫米波器件在片测试结构的去嵌方法
CN109001612A (zh) * 2018-05-31 2018-12-14 郑州云海信息技术有限公司 一种测试pcb板内信号线s参数的方法和装置
CN111611765A (zh) * 2020-04-01 2020-09-01 西安电子科技大学 夹具去嵌入方法、系统、存储介质、计算机程序及应用
CN111679171A (zh) * 2020-05-19 2020-09-18 东南大学 基于互连线单元的电路拓扑结构及互连线单元级联的去嵌方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HEIDI BARNES等: "Development of a PCB Kit for S-Parameter De-Embedding Algorithms Verification", 《2017 IEEE INTERNATIONAL SYMPOSIUM ON ELECTROMAGNETIC COMPATIBILITY & SIGNAL/POWER INTEGRITY (EMCSI)》 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI805069B (zh) * 2021-04-26 2023-06-11 財團法人工業技術研究院 高頻元件測試裝置及其測試方法
CN113076713A (zh) * 2021-06-07 2021-07-06 浙江铖昌科技股份有限公司 射频微波探针的s参数提取方法及系统、存储介质及终端
CN113777547A (zh) * 2021-07-29 2021-12-10 中国电子科技集团公司第十三研究所 在片s参数测量系统校准判断方法、装置及终端
CN113777547B (zh) * 2021-07-29 2024-02-23 中国电子科技集团公司第十三研究所 在片s参数测量系统校准判断方法、装置及终端
CN114124251A (zh) * 2021-12-01 2022-03-01 哲库科技(北京)有限公司 校准方法、电子设备、芯片及存储介质
CN114325201A (zh) * 2022-01-10 2022-04-12 浙江铖昌科技股份有限公司 基于自校准的多端口s参数去嵌方法、装置及电子设备
CN114282480A (zh) * 2022-03-03 2022-04-05 北京巨束科技有限公司 一种基于二端口网络的去嵌方法、装置、设备及介质
CN114282480B (zh) * 2022-03-03 2022-06-10 北京巨束科技有限公司 一种基于二端口网络的去嵌方法、装置、设备及介质
CN116341470A (zh) * 2023-03-29 2023-06-27 南京米乐为微电子科技有限公司 一种连接结构的散射参数测量方法、设计方法及仿真方法
CN116341470B (zh) * 2023-03-29 2023-11-03 南京米乐为微电子科技有限公司 一种连接结构的散射参数测量方法、设计方法及仿真方法
CN116449183A (zh) * 2023-04-24 2023-07-18 上海新微半导体有限公司 射频芯片在片测试的去嵌结构、方法、存储介质及终端
CN116449183B (zh) * 2023-04-24 2024-04-05 上海新微半导体有限公司 射频芯片在片测试的去嵌结构、方法、存储介质及终端

Also Published As

Publication number Publication date
CN111929558B (zh) 2021-01-15

Similar Documents

Publication Publication Date Title
CN111929558B (zh) 一种基于自校准的去嵌方法、系统、存储介质及终端
CN113076713B (zh) 射频微波探针的s参数提取方法及系统、存储介质及终端
US7157918B2 (en) Method and system for calibrating a measurement device path and for measuring a device under test in the calibrated measurement device path
CN109444717B (zh) 新型在片s参数误差校准方法和装置
CN109444721B (zh) 检测s参数的方法及终端设备
Rumiantsev et al. VNA calibration
CN106383327B (zh) 一种微波器件标准样片的校准方法
CN112564823B (zh) 一种基于自校准算法的多端口射频微波校准方法
CN111142057A (zh) 太赫兹频段在片s参数的校准方法及终端设备
Hasar Self-calibrating transmission-reflection technique for constitutive parameters retrieval of materials
US11385175B2 (en) Calibration method and terminal equipment of terahertz frequency band on-wafer S parameter
CN111983538B (zh) 在片s参数测量系统校准方法及装置
CN111579869A (zh) 互易二端口网络s参数测量方法、装置及终端设备
CN114325201A (zh) 基于自校准的多端口s参数去嵌方法、装置及电子设备
CN115372799A (zh) 一种砷化镓基集成电路工艺下的去嵌入方法
Teppati et al. On-wafer calibration algorithm for partially leaky multiport vector network analyzers
Wu et al. The match game: Numerical de-embedding of field simulation and parameter extraction of circuit models for electromagnetic structure using calibration techniques
CN116449183B (zh) 射频芯片在片测试的去嵌结构、方法、存储介质及终端
Chen et al. Two-port calibration of test fixtures with OSL method
Stenarson et al. A Reformulation and Stability Study of TRL and LRM Using $ S $-Parameters
CN113821763B (zh) 在片s参数测量系统校准方法及电子设备
Arakawa et al. Calibrated 2-port microwave measurement up to 26.5 GHz for wide temperature range from 4 K to 300 K
CN116125353A (zh) 在片s参数测量系统误差修正方法、电子设备及存储介质
CN115542013A (zh) 在片s参数提取负载电感的方法、电子设备及存储介质
CN116165589A (zh) 在片s参数测量系统校准方法、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 601, building 5, No. 3, Xiyuan 3rd road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province

Applicant after: Zhejiang Chengchang Technology Co., Ltd

Address before: Room 601, building 5, No. 3, Xiyuan 3rd road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province

Applicant before: ZHEJIANG CHENGCHANG TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant