CN102375101A - 采用不同层金属引线连出的无源器件测试去嵌方法 - Google Patents

采用不同层金属引线连出的无源器件测试去嵌方法 Download PDF

Info

Publication number
CN102375101A
CN102375101A CN201010257290XA CN201010257290A CN102375101A CN 102375101 A CN102375101 A CN 102375101A CN 201010257290X A CN201010257290X A CN 201010257290XA CN 201010257290 A CN201010257290 A CN 201010257290A CN 102375101 A CN102375101 A CN 102375101A
Authority
CN
China
Prior art keywords
open
circuit structure
metal
access
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010257290XA
Other languages
English (en)
Other versions
CN102375101B (zh
Inventor
王生荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201010257290 priority Critical patent/CN102375101B/zh
Publication of CN102375101A publication Critical patent/CN102375101A/zh
Application granted granted Critical
Publication of CN102375101B publication Critical patent/CN102375101B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)

Abstract

本发明公开了一种采用不同层金属引线连出的无源器件测试去嵌方法；包括以下步骤：步骤一、测量开路结构一、开路结构二、通路结构一、通路结构二以及待测器件的S参数；其中：开路结构一只有顶层金属形成的扎针PAD；开路结构二包括顶层金属形成的扎针pad和引线以及顶层到第一层金属之间的连接部分；通路结构一是用顶层金属连通；通路结构二是用第一层金属连通；步骤二、采用开路结构一和通路结构一结合去除顶层金属寄生参数，采用开路结构二通路结构二结合去除第一层金属寄生参数。本发明可以简单、有效的去除射频无源器件测试结构的寄生参数。

Description

采用不同层金属引线连出的无源器件测试去嵌方法
技术领域
本发明涉及一种半导体器件测试方法，具体涉及一种无源器件测试去嵌方法。
背景技术
目前，在集成电路中包含了大量的无源器件，片上电感就是其中十分重要的一种，片上电感是射频CMOS/BiCMOS集成电路的重要元件之一。在通常的无线产品中，电感元件对总的射频性能有很重要的影响。因此对这些电感元件的设计和分析也得到了广泛的研究。电感作为射频电路的核心部件，它通常可以影响到整个电路的整体性能。目前，经常使用的是差分电感，其广泛应用在压控振荡器，低噪声放大器等射频电路模块中。差分电感具有高品质因数Q值，高谐振频率以及最小的芯片面积的优点。
上面所述的电感器件的电感品质因数Q值是衡量电感器件的主要参数。其是指电感器在某一频率的交流电压下工作时，所呈现的感抗与其等效损耗电阻之比。电感器的Q值越高，其损耗越小，效率越高。
其计算公式为：
Figure BSA00000235494500011
Q表示品质因数，w表示频率，L表示某一频率下的电感值，Rs表示某一频率下的电阻值。
目前，射频无源器件的测试数据去嵌方法一般采用开路(OPEN)或者开路通路相结合的方法(OPEN+THROUGH)，这两者去嵌方法都不能完全去除测试结构的寄生参数，引入较大误差，影响器件的建模及射频电路的设计。
无源器件测试图形如附图1所示，其等效电路的拓扑结构如图3所示。在射频探针到被测器件间存在不同层金属组成的引线引入的寄生参数如图2所示。传统的开路通路相结合，去嵌后等效电路图如图4所示。可以看到传统的去嵌方法去嵌后依然存在引线的寄生参数。
发明内容
本发明所要解决的技术问题是提供一种，它可以简单、有效的去除射频无源器件测试结构的寄生参数。
为了解决以上技术问题，本发明提供了一种采用不同层金属引线连出的无源器件测试去嵌方法；包括以下步骤：步骤一、测量开路结构一、开路结构二、通路结构一、通路结构二以及待测器件的S参数；其中：开路结构一只有顶层金属形成的扎针PAD；开路结构二包括顶层金属形成的扎针pad和引线以及顶层到第一层金属之间的连接部分；通路结构一是用顶层金属连通；通路结构二是用第一层金属连通；步骤二、采用开路结构一和通路结构一结合去除顶层金属寄生参数，采用开路结构二通路结构二结合去除第一层金属寄生参数。
本发明的有益效果在于：可以简单、有效的去除射频无源器件测试结构的寄生参数。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1是射频无源器件测试图形的示意图；
图2是射频无源器件测试图形的示意图；
图3是射频无源器件测试图形对应的子电路模型示意图；
图4是传统去嵌方法(open+through)去嵌后对应的子电路模型示意图；
图5是本发明实施例所述开路结构一(open1)的示意图；
图6是本发明实施例所述开路结构二(open2)的示意图；
图7是本发明实施例所述通路结构一(through1)的示意图；
图8是本发明实施例所述通路结构二(through2)的示意图；
图9是本发明实施例所述去嵌结构去嵌后子电路模型示意图。
图10是本发明实施例所述方法的流程图。
具体实施方式
如图5-图8所示，本专利提出的针对由不同层金属连出的射频无源器件去嵌结构包括：开路结构一、开路结构二、通路结构一、通路结构二；采用开路结构一和通路结构一结合去除顶层金属寄生参数，采用开路结构二通路结构二结合去除第一层金属寄生参数。
以用顶层金属和第一层金属连接而成的引线结构为例：开路结构一只有顶层金属形成的扎针PAD，开路结构二包括顶层金属形成的扎针pad和引线以及顶层到第一层金属之间的连接部分，通路结构一是用顶层金属连通，通路结构二是用第一层金属连通。采用开路结构一和通路结构一结合去除顶层金属寄生参数，采用开路结构二通路结构二结合去除第一层金属寄生参数。
如图10所示，基于本发明的去除不同层金属引线寄生参数的算法为：测试开路结构一、开路结构二、通路结构一、通路结构二四种结构以及待测器件的S参数，分别转化成Yopen1、Yopen2、Ythrough1、Ythrough2、YDUT，用Ythrough1-Yopen1并将结果转化成ABCD矩阵，得到去除了待测器件顶层金属寄生参数的中间变量Y1，开路结构二和开路结构一通路结构一相结合得到底层金属和顶层金属连接处的寄生参数并将结果带到通路结构二中得到底层金属器件引线的金属的寄生参数，从而去除上下两层金属的寄生参数。具体算法为：
1)利用Ythrough1-Yopen1算出顶层金属特征阻抗
2)根据待测器件左右端顶层信号线长度分别算出左右端信号线的ABCD矩阵：Al1和Ar1，利用下面公式去除顶层信号线寄生：Y11＝Al1×Ydut×Ar1利用算出的顶层金属的特征阻抗。
3)利用第一二步所列方法，去除开路open2和通路through2结构的扎针Pad和顶层金属寄生参数，得到Y22、Y33。
4)Y33-Y22得到金属一通路寄生参数，算出金属一的特征阻抗，并根据左右两侧金属一的长度风别算出相应的ABCD矩阵：Al2Ar2。
5)则去除寄生参数的待测器件的Y参数为：Ydeemb＝Al2×(Y11-Y22)×Ar2，将Y参数转化成S参数，就得到相应器件的S参数Sdeemb
采用本发明所述的去嵌结构和方法，具有以下的技术效果：去嵌结构和方法简单；有效去除测试结构的寄生参数。采用本发明所述的去嵌方法去嵌后的等效电路图如附图9所示。
本发明并不限于上文讨论的实施方式。以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围。以上的具体实施方式用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。

Claims (2)

1.一种采用不同层金属引线连出的无源器件测试去嵌方法；其特征在于，包括以下步骤：
步骤一、测量开路结构一、开路结构二、通路结构一、通路结构二以及待测器件的S参数；其中：开路结构一只有顶层金属形成的扎针PAD；开路结构二包括顶层金属形成的扎针pad和引线以及顶层到第一层金属之间的连接部分；通路结构一是用顶层金属连通；通路结构二是用第一层金属连通；
步骤二、采用开路结构一和通路结构一结合去除顶层金属寄生参数，采用开路结构二通路结构二结合去除第一层金属寄生参数。
2.如权利要求1所述的采用不同层金属引线连出的无源器件测试去嵌方法，其特征在于，
所述步骤二中：将开路结构一、开路结构二、通路结构一、通路结构二的S参数分别转化成参数Yopen1、Yopen2、Ythrough1、Ythrough2；
用Ythrough1-Yopen1并将结果转化成ABCD矩阵，得到去除了待测器件顶层金属寄生参数的中间变量Y1；
开路结构二和开路结构一、通路结构一相结合得到底层金属和顶层金属连接处的寄生参数并将结果带到通路结构二中得到底层金属器件引线的金属的寄生参数，从而去除上下两层金属的寄生参数。
CN 201010257290 2010-08-19 2010-08-19 采用不同层金属引线连出的无源器件测试去嵌方法 Active CN102375101B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010257290 CN102375101B (zh) 2010-08-19 2010-08-19 采用不同层金属引线连出的无源器件测试去嵌方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010257290 CN102375101B (zh) 2010-08-19 2010-08-19 采用不同层金属引线连出的无源器件测试去嵌方法

Publications (2)

Publication Number Publication Date
CN102375101A true CN102375101A (zh) 2012-03-14
CN102375101B CN102375101B (zh) 2013-12-18

Family

ID=45793992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010257290 Active CN102375101B (zh) 2010-08-19 2010-08-19 采用不同层金属引线连出的无源器件测试去嵌方法

Country Status (1)

Country Link
CN (1) CN102375101B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839921A (zh) * 2012-11-26 2014-06-04 上海华虹宏力半导体制造有限公司 硅通孔的射频测试结构及寄生提取方法
CN105203852A (zh) * 2014-06-10 2015-12-30 中国科学院微电子研究所 用于集成无源器件的测试板以及测试方案
CN111929558A (zh) * 2020-09-28 2020-11-13 浙江铖昌科技有限公司 一种基于自校准的去嵌方法、系统、存储介质及终端
CN113436974A (zh) * 2021-06-28 2021-09-24 深圳市时代速信科技有限公司 一种半导体器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050027469A1 (en) * 2003-07-31 2005-02-03 Brunsman Michael D. De-embedding devices under test
CN1735815A (zh) * 2002-05-16 2006-02-15 皇家飞利浦电子股份有限公司 用于校准和去嵌入的方法、用于去嵌入的装置组和矢量网络分析仪
CN101140305A (zh) * 2006-09-08 2008-03-12 上海华虹Nec电子有限公司 可去除测试结构上寄生效应的射频片上电感测量方法
US20090216480A1 (en) * 2008-02-26 2009-08-27 Freescale Semiconductor, Inc. Device under test de-embedding

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1735815A (zh) * 2002-05-16 2006-02-15 皇家飞利浦电子股份有限公司 用于校准和去嵌入的方法、用于去嵌入的装置组和矢量网络分析仪
US20050027469A1 (en) * 2003-07-31 2005-02-03 Brunsman Michael D. De-embedding devices under test
CN101140305A (zh) * 2006-09-08 2008-03-12 上海华虹Nec电子有限公司 可去除测试结构上寄生效应的射频片上电感测量方法
US20090216480A1 (en) * 2008-02-26 2009-08-27 Freescale Semiconductor, Inc. Device under test de-embedding

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘军等: "RF-CMOS建模:MOST在片测试结构寄生分析", 《半导体学报》, vol. 2, no. 2, 28 February 2007 (2007-02-28) *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839921A (zh) * 2012-11-26 2014-06-04 上海华虹宏力半导体制造有限公司 硅通孔的射频测试结构及寄生提取方法
CN103839921B (zh) * 2012-11-26 2016-06-08 上海华虹宏力半导体制造有限公司 硅通孔的射频测试结构及寄生提取方法
CN105203852A (zh) * 2014-06-10 2015-12-30 中国科学院微电子研究所 用于集成无源器件的测试板以及测试方案
CN105203852B (zh) * 2014-06-10 2019-07-02 中国科学院微电子研究所 用于集成无源器件的测试板以及测试方案
CN111929558A (zh) * 2020-09-28 2020-11-13 浙江铖昌科技有限公司 一种基于自校准的去嵌方法、系统、存储介质及终端
CN111929558B (zh) * 2020-09-28 2021-01-15 浙江铖昌科技股份有限公司 一种基于自校准的去嵌方法、系统、存储介质及终端
CN113436974A (zh) * 2021-06-28 2021-09-24 深圳市时代速信科技有限公司 一种半导体器件及其制备方法
CN113436974B (zh) * 2021-06-28 2022-06-24 深圳市时代速信科技有限公司 一种半导体器件及其制备方法

Also Published As

Publication number Publication date
CN102375101B (zh) 2013-12-18

Similar Documents

Publication Publication Date Title
CN108664717B (zh) 一种毫米波器件在片测试结构的去嵌方法
CN102375101B (zh) 采用不同层金属引线连出的无源器件测试去嵌方法
CN102087908A (zh) 堆叠式差分电感
CN107167724B (zh) 一种小信号量测的去嵌方法
Zhang et al. High-bandwidth combinational Rogowski Coil for SiC MOSFET power module
CN102411659B (zh) 硅片通孔等效电路模型及模型参数提取方法
CN101140305A (zh) 可去除测试结构上寄生效应的射频片上电感测量方法
Ahn et al. Efficient Scalable Modeling of Double-$\pi $ Equivalent Circuit for On-Chip Spiral Inductors
CN102156792A (zh) 片上电感集总模型
CN102313862B (zh) 片上型四端口射频器件射频测试的去嵌方法
CN102147434B (zh) 一种测试电感的方法
CN102419783B (zh) 射频压焊块等效电路模型及其参数提取方法
CN110008489B (zh) 一种THz频段InP DHBT器件在片测试结构建模方法
CN109241578A (zh) 低通滤波器设计方法及装置
WO2010120427A3 (en) On chip slow-wave structure, method of manufacture and design structure
Goto et al. New on-chip de-embedding for accurate evaluation of symmetric devices
Leite et al. Design and characterization of CMOS millimeter-wave transformers
Siew et al. Electrical simulation and measurement of IPD with multilayer thin film technology for WLP
Dinh et al. Modeling and characterization of bond-wire arrays for distributed Chip-Package-PCB Co-design
CN104578755B (zh) 电源式电磁干扰抑制滤波器
CN206894991U (zh) 一种提高sma头带宽的pcb封装结构
Chen et al. A semi-analytical extraction method for transformer model
CN101788573A (zh) 探针卡
Cho et al. Design and implementation of on-chip embedded current probe using magnetic field coupling in chip to chip wireless power transfer system
CN107895089A (zh) 一种改进的集成电路mosfet晶体管测试结构参数提取技术

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.