CN102147434B - 一种测试电感的方法 - Google Patents

一种测试电感的方法 Download PDF

Info

Publication number
CN102147434B
CN102147434B CN 201010110515 CN201010110515A CN102147434B CN 102147434 B CN102147434 B CN 102147434B CN 201010110515 CN201010110515 CN 201010110515 CN 201010110515 A CN201010110515 A CN 201010110515A CN 102147434 B CN102147434 B CN 102147434B
Authority
CN
China
Prior art keywords
parameter
inductance
lead
wire
circuit structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010110515
Other languages
English (en)
Other versions
CN102147434A (zh
Inventor
何丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 201010110515 priority Critical patent/CN102147434B/zh
Publication of CN102147434A publication Critical patent/CN102147434A/zh
Application granted granted Critical
Publication of CN102147434B publication Critical patent/CN102147434B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种测试电感的方法,所述晶片包括设置于该晶片上的电感和连接该电感的外围引线,该外围引线包括使所述电感接地的第一引线,和使该电感的两端分别连接相对应焊盘的第二引线和第三引线,所述方法包括下列步骤:测量包含所述电感和外围引线的第一参数;移除所述电感,得到包含外围引线的开路结构,测量该开路结构的第二参数;将所述开路结构的外围引线互相连接,形成短路结构,测量该短路结构的第三参数;通过从所述第一参数中减去第二参数和第三参数获取表示所述电感值的第四参数。通过该方法测试的电感器的电感值比较准确,其误差范围为2%。

Description

一种测试电感的方法
技术领域
本发明涉及微电子技术领域,特别是涉及一种测试三端差分电感的方法。
背景技术
在集成电路中,有源器件固然非常重要,但是更包含了大面积的无源器件,包括片上传输线和片上电感等。在通常的无线产品中,电感元件只占元件总数的不到百分之十,但它们对总的射频性能有很重要的影响。因此对这些无源元件上的电感的设计和分析也得到了广泛的研究。由于大规模集成电路的形成,螺旋形电感被广泛应用到压控振荡器,低噪声放大器,功率放大器,混频器以及阻抗匹配电路中。由于电感器是一种储能元件,因而螺旋形电感的电感值的变化通常可以影响到整个电路的整体性能,准确测量螺旋形电感的电感值显得非常重要。
在实际的工艺中的片上电感是采用多层金属互连线缠绕而成的。以往的片上电感设计成单端的形式,使电感的一个端口对于交流信号而言是接地的,另一端接交流信号。在实际应用中,该单端电感结构常导致直流失调和信号隔离的问题出现。由此本领域技术人员设计出多层金属互连线的差分电感拓扑结构,就是将电感的两个端口输入的信号的大小相等幅度相反,而电感是中心对称的,在电感线圈的几何中心就是虚拟的地,这样的电感节省了芯片的面积也提高了电感值并解决了上述单端电感结构的问题。现有中的差分电感结构分为半数圈电感结构和整数圈电感结构。
然而,由于集成电路中的元件的尺寸在按比例缩小,金属互连线的线宽不断地变窄,导致在设计电感模型时金属互连线和引线上的寄生电感越来越大,这样就需要在设计电感模型时准确掌握晶片上的电感器的电感值(该处的电感值是指不包括该电感器连接的引线和焊盘上的寄生电感和电阻),进而设计出符合需求的片上电感器。现有技术中测量电感器的电感值是通过去除晶片上的电感器形成开路结构,进一步用一导线连接所述开路结构的接地引线和其它连接焊盘的引线形成短路结构,测量不同结构的晶片的相关参数来获取所需电感器的电感值。由于现有技术中的开路结构和短路结构的晶片设计导致测量不准确,并且会在短路结构中产生较多的寄生电感和寄生电阻,从而不能准确得到电感器本身的特性。
参照图1a、图1b和图1c所示,图1a示出了现有技术中制备的65nm工艺下整数圈电感器和其引线连接结构的示意图,图1b和图1c示出了现有技术中制备的65nm工艺下测量整数圈电感器的电感值的示意图,所述晶片100包含电感器104、电感器104的第一引线101、第二引线102和第三引线103,其中第一引线101接地,第二引线102和第三引线103分别连接第一焊盘105和第二焊盘106。现有技术中,首先测量包含电感器104的晶片100上的第一散射参数S1;其次将晶片100上的电感器104移除,获得无电感器104的晶片的第二散射参数S2,然后将所述第一散射参数S1、第二散射参数S2转换为第一和第二导纳参数Y1、Y2,并获取Y1减去Y2的值,从而获取电感器104的相关参数特性,进而与仿真电感的相关特性进行比较。由于第一散射参数S1包括电感器的电感值的散射参数,焊盘和引线上的寄生电感、寄生电阻和寄生电容对应的散射参数,第二散射参数S2只包括焊盘和引线上的寄生电容对应的散射参数,而对于焊盘和引线上的寄生电感和寄生电阻却无法消除。另外,若使用导线材料将第一引线101和第二引线102连接形成短路结构的晶片,测量该短路结构的晶片的相关参数,并与上述参数Y1、Y2进行计算获取电感器104的相关特性时,又会导致多计算了增加的导电材料上的寄生电感和寄生电阻,也会使得测量的电感器104的电感值与仿真电感值的误差较大,其误差范围大概为10%,由此使得无法建立较好的电感器模型供电路设计者使用,进而无法依据该电感器模型获取准确的电感值的晶片,常导致后续制备出的包含电感器的晶片不符合实际需求。
因此,如何在测试阶段能够准确的测量出电感器的电感值成为当前需要解决的技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为解决上述问题,本发明提供一种测试晶片上的电感的方法,所述晶片包括设置于该晶片上的电感和连接该电感的外围引线,该外围引线包括使所述电感接地的第一引线,和使该电感的两端分别连接相对应焊盘的第二引线和第三引线,所述方法包括下列步骤:
测量包含所述电感和外围引线的第一参数;
移除所述电感,得到包含外围引线的开路结构,测量该开路结构的第二参数;
将所述开路结构的外围引线互相连接,形成短路结构,测量该短路结构的第三参数;
通过从所述第一参数中减去第二参数和第三参数获取表示所述电感值的第四参数。
进一步地,所述第一参数为第一导纳参数,所述第二参数为第二导纳参数,第三参数为第三阻抗参数。
进一步地,所述方法还包括:将所述第四参数转换为晶片上电感的电阻值、电感值和品质因数值。
进一步地,所述测量包含所述电感和外围引线的第一参数的步骤进一步包括:
测量所述电感和外围引线分别对应的第一散射参数,将该第一散射参数转换为第一导纳参数;
其中该第一散射参数包括所述电感对应的散射参数,以及外围引线上的寄生电阻、寄生电感和寄生电容分别对应的散射参数。
进一步地,所述测量该开路结构的第二参数的步骤进一步包括:
测量所述开路结构的第二散射参数,将该第二散射参数转换为第二导纳参数;
其中,所述第二散射参数包括所述外围引线上的寄生电容对应的散射参数。
进一步地,所述测量该短路结构的第三参数的步骤进一步包括:
测量所述短路结构的第三散射参数,将该第三散射参数转换为第三阻抗参数;
其中,所述第三散射参数包括所述外围引线上的寄生电阻和寄生电感分别对应的阻抗参数。
进一步地,所述将所述短路结构为所述各自连接焊盘的第二引线、第三引线与所述接地的第一引线相互移动连接。
进一步地,当所述电感为半数圈电感时,所述将所述开路结构的外围引线互相连接包括:将所述第二引线、第三引线和各自的焊盘分别向所述电感的中心移动,以及将所述第一引线及其连接接地的部分向电感的中心移动,使其与所述第二引线和第三引线互相连接形成短路。
进一步地,当所述电感为整数圈电感时,所述将所述开路结构的外围引线互相连接包括:将所述第一引线及其连接接地的部分整体移动,使其与所述第二引线和第三引线互相连接形成短路。
本发明提供一种改进的测试三端差分电感的设计方法,该方法测试的电感器的电感值与仿真的电感值比较,其误差范围为2%,品质因数Q值的误差为7.5%,依据该测试结果建立的电感器模型而制备的包含电感器的晶片能够较好地符合实际的设计需求。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中,
图1a为现有技术中制备的整数圈电感器和其引线连接结构的示意图;
图1b和图1c为现有技术中制备的65nm工艺下测量整数圈电感器的电感值的示意图;
图2a、图2b和图2c为使用本发明中的方法获取65nm工艺下测试半数圈电感特性的示意图;
图3a、图3b和图3c为使用本发明的方法获取65nm工艺下测试整数圈电感特性的示意图;
图4a、图4b和图4c为使用本发明的方法测试的65nm工艺下电感特性的L、R和Q与纯电感比较的效果图;
图5为使用本发明的方法测试三段差分电感的电感值的方法流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员来说显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
本发明提供一种改进的测试三端差分电感的设计方法,使用本发明的方法是如何准确测量电感器的电感值,即通过设计开路结构和短路结构,有效地去除焊盘和引线上的寄生电容,并能够进一步去除焊盘和引线的寄生电感和寄生电阻,获得电感器的电感值的测试结果。依据该测试结果能够建立较好的电感器模型。该测试方法不仅能够消除焊盘和引线之间的寄生电容,还能够有效地消除焊盘和引线上的寄生电感和寄生电阻的影响,进而获得较准确的电感器的电感值。
参照图2a、图2b和图2c所示,图2a、图2b和图2c示出了使用本发明中的方法获取图1a中65nm工艺下测试半数圈电感特性的示意图;其中,本实施例中以65nm工艺下的半数圈电感为例进行说明,本实施例中的半数圈电感的线宽w=8μm,相邻线圈之间的间距为1.5μm,线圈的内半径30μm,线圈数为1.5圈。图2a所示的晶片200包括电感器204和外围引线,所述外围引线包括连接该电感器204接地端的第一引线201和使该电感的两端分别连接相对应的焊盘的第二引线202、第三引线203。具体地,第一引线201用于接地GND(如图2a所示,横向实线即为接地部分);第二引线202为左引线用于连接第一焊盘205或其他导电器件;第三引线203为右引线用于连接第二焊盘206或其他导电器件,所述左引线和右引线用于接收或发送信号/电流。在图2a中,虚线所示的八边形为防护圈,用于防止外接电路对器件的影响,起到隔离的作用。另外,晶片200的四个角上分别设有接地的焊盘207,便于连接检测散射参数的探针。在本实施例中,该处接地的焊盘207与第一焊盘205、第二焊盘206之间的距离(纵向距离)可忽略不计,且该距离不会因为晶片中的相关引线的变化而变化。
在实际应用晶片200之前需要准确掌握该晶片200上电感器204的电感值,由此,本实施例中提供一种测量半数圈电感器204的电感值的方法,通过测量包含电感器204的晶片200的结构的参数、开路结构(OPEN结构)的参数和短路结构(SHORT结构)的参数来获取所述晶片200上的电感器204的电感值。该处测量的参数可以为散射参数S、导纳参数Y或阻抗参数Z(导纳参数Y反应了一个器件或电路允许流经它的给定频率下的交流电流通过的能力;阻抗参数Z反应了一个器件对流经它的给定频率下的交流电流的抵抗力),具体选用参数S、Y或Z分析可以依据实际的测量仪器/或工艺选择。在本实施例中优选使用网络分析仪测量散射参数S,并将测量的散射参数S转换为导纳参数Y或阻抗参数Z进行后续的计算。
具体地,本实施例首先测量包含电感器204的晶片200上的散射参数S,该处参数S是通过例如Agilent PNA微波网络分析仪对包含电感器204的晶片200的输入信号和输出信号分析得到,所述散射参数S包括电感器204的电感值对应的散射参数,以及第一引线201、第二引线202、第三引线203和第一焊盘205、第二焊盘206上的寄生电容、寄生电感和寄生电阻各自对应的散射参数。然后,将散射参数S转换为导纳参数Y。然后将晶片200上的电感器204移除,得到如图2b所示的结构,获取开路结构的导纳参数YOPEN,即直接测量开路结构的散射参数SOPEN,该散射参数SOPEN包括第一引线201、第二引线202和第三引线203和第一焊盘205、第二焊盘2060上的寄生电容对应的散射参数,并将该散射参数SOPEN转换为导纳参数YOPEN。由于开路结构的晶片上移除了电感器204,进而能够准确获得所述焊盘和引线上的寄生电容的值(如图2b所示)。接着,将所述导纳参数Y与YOPEN相减,得到Y1,将Y1转换为阻抗参数Z1
接着,如图2c所示,获取短路结构的散射参数ZSHORT。将该开路结构分别移动第一引线201、第二引线202和第三引线203向中心O汇集连接。需要注意的是,移动上述三个引线并不增加所述引线的长度,而是将所述第一引线和连接的接地线一起向下移动,如图2c所示的晶片上部分的接地线GND的间距变宽,而对于第二引线202和第三引线203则是和相对应连接的第一焊盘、第二焊盘一起向中心O移动。如图2c所示,短路结构的晶片的横向尺寸缩小,而纵向尺寸未发生变化,对于该晶片的上部的接地部分相应地加宽。使第二引线202和第三引线203与第一引线201相互连接形成短路结构,测量其散射参数SSHORT,并转换为阻抗参数ZSHORT,该参数SSHORT包括第一引线201、第二引线202、第三引线203和第一焊盘205、第二焊盘206上的寄生电感和寄生电阻分别对应的散射参数。所述短路结构由于将引线和焊盘短路,进而没有寄生电容的干扰,有效地获取引线和焊盘上的寄生电感和寄生电阻的值。再接着,将阻抗参数Z1减去ZSHORT即为最后计算的到所述电感器204的电感值对应的阻抗参数,进一步地将该阻抗参数转换为相应的散射参数,可以有效地分析所述电感器204的电感、电阻和品质因数。可以采用软件将所述散射参数S转换为导纳参数Y、阻抗参数Z进而与实际的仿真电感的相关参数进行比较。通过上述方法测得的电感器的电感值与仿真电感值的误差仅为2%,且品质因数的误差仅为7.5%,即本实施例中所述测量电感的方法能够准确获取晶片上电感器的电感值,由此本领域技术人员可以依据上述测量的电感值建立较准确的电感模型。
本实施例中65nm工艺下的半数圈电感的线宽w=8μm,线圈之间的间距为1.5μm,线圈的内半径30μm,线圈数为1.5圈,第一引线201的长度为62nm,第二引线202和第三引线203的长度均为45.5μm。由于上述半数圈线圈占据的横向距离为114μm,且第一引线连接于所述半数圈线圈的几何中心,进而将所述第一引线、第二引线、第三引线以及第一焊盘、第二焊盘组成的开路结构中将第一引线、第二引线和第三引线分别向电感器204的中心移动57μm,实现第二引线和第三引线与第一引线的互相连接,形成短路。需要说明的是,该处第一引线、第二引线和第三引线以及焊盘的移动并没有增加相应引线的长度,只是将第一引线与接地部分、第二引线与第一焊盘、第三引线与第二焊盘整体向中心移动构成短路结构。
在本实施例中,测量参数S的包含电感器的晶片、测量参数SOPEN的开路结构的晶片和测量参数SSHORT的短路结构的晶片分别是预先设计的其他相关参数(如衬底材料及厚度)都一致的三种结构的晶片。上述的测试方法有效地将焊盘和引线产生的寄生电容和寄生电感、以及寄生电阻的干扰作用消除,进而得到非常准确的电感值。另一实施例中测量电感器的电感值、品质因数Q值与仿真电感值、品质因数Q值比较如下。
表一  测量半径30μm(R30)、圈数2.5(N2d5)的差分电感与仿真电感的比较
Figure GSA00000015598300071
Figure GSA00000015598300081
上述实施例适用于晶片的测试和设计阶段,并且本实施例中测量散射参数S是采用现有技术中的探针测量,进而借助软件(如ICCAP软件)将测量的散射参数S转换为导纳参数Y或阻抗参数Z进行分析。当然,本实施例中也可以直接获取上述三种结构的导纳参数Y或阻抗参数Z进行分析。上述的使用仪器的测量方式和转换方式为本领域技术人员公知的,在此不详细说明。
另外的一种常用的螺旋形电感为整数圈的电感(如图1a所示的6圈的螺旋形电感),该整数圈的电感和半数圈的电感在实际工艺中没有特别区分,依据实际的工艺选择合适的螺旋形电感。如图3a、图3b和图3c所示,图3a、图3b和图3c分别示出了使用本发明中的方法获取65nm工艺下整数圈电感特性的示意图。所述晶片300包括电感器304、第一引线301、第二引线302、第三引线303,其中第一引线301的长度为65μm,用于接地GND,第二引线302和第三引线303用于分别连接第一焊盘305、第二焊盘306或其他导电器件。相应地,晶片300的四个角上分别设有接地的焊盘,便于连接检测散射参数的探针。在本实施例中,该处接地的焊盘与第一焊盘305、第二焊盘306之间的距离(纵向距离)可忽略不计,且该距离不会因为晶片中的相关引线的变化而变化。
整数圈的电感器304的第一引线301的连接电感的接地端,且与连接第二引线302和第三引线303的两端有一定的距离D1,如图3b所示。在本实施例中,该距离D1为17.5μm。上述的数值是在65nm工艺制备下的整数圈(N=2)的距离D1,该距离D1是依据实际的工艺需求发生变化,并非固定值。
测量电感器304的电感值时,连接电感器304的第一引线301、第二引线302和第三引线303会产生寄生电容、寄生电感和寄生电阻,为了测试中得到准确的电感器304的电感值,即需要减小电感器连接的引线和焊盘上的寄生电容、寄生电感和寄生电阻的干扰。具体地,本实施例中首先测量包含整数圈的电感器304的晶片300的散射参数S,同时将散射参数S转换为导纳参数Y。其次测量移除电感304的开路结构的晶片的散射参数SOPEN,获取开路结构的导纳参数YOPEN,如图3b所示,直接测量开路结构的散射参数SOPEN,并将该散射参数SOPEN转换为导纳参数YOPEN。再者,将所述导纳参数Y与YOPEN相减,得到Y1,以及将Y1转换为阻抗参数Z1
接着获取短路结构的散射参数ZSHORT,即将所述第一引线301、第二引线302、第三引线303和第一焊盘、第二焊盘分别构成短路结构,直接测量该短路结构的散射参数SSHORT并转换为阻抗参数ZSHORT,对于整数圈的电感的短路结构是将接地的第一引线301整体移动17.5μm即D1的距离,使其与第二引线、第三引线互相连接形成短路(该处的移动并没有增加第一引线的长度,是将第一引线和其连接的接地整体向下移动17.5μm,如图3c所示,短路结构的晶片的横向不变,而纵向尺寸在接近中心O处相应的加长,即移动17.5μm)。将阻抗参数Z1减去ZSHORT得到电感器304的电感值的阻抗参数,相应地将该阻抗参数转换成散射参数,依据该散射参数获取电感器304的电阻值、电感值和品质因数值。进一步地,电感器304的电感值的相关特性与与仿真的电感的特性进行比较,得到电感器304的品质因数Q、电感L和电阻R与实际的仿真产生的电感的品质因数Q、电感L和电阻R的比较结果,其比较结果参照图4a、图4b和图4c所示。
图4a、图4b和图4c示出了使用本发明的方法测试的65nm工艺下制备的射频电路中的电感器的电感值L、电阻值R和品质因数Q与在软件(例如,momentum仿真软件)中仿真的电感的L、R和Q进行比较的示意图。具体地,所述65nm工艺下的射频电路包含螺旋形电感器,其螺旋形线圈的宽度(线宽)w=8μm,相邻线圈之间的间距为1.5μm,线圈的内半径60μm,线圈数为6.5圈,而仿真电感的结构类同于实际的电感器的结构。图4a示出的是电感值的比较结果示意图,图4a中的横坐标是频率Freq(Hz),图4a中的纵坐标是电感值L(nH)。图4b示出的是电阻值的比较结果示意图,图4b中的横坐标是频率Freq(Hz),图4b中的纵坐标是电阻值R(欧姆)。图4c示出的是品质因数的比较结果示意图,图4c中的横坐标是频率Freq(Hz),图4c中的纵坐标是品质因数Q(所述品质因数是反映电感储能的参数)。其中,图4a、图4b和图4c中是菱形加上直线即直线连接的各个点,用simu表示,其为在软件中仿真的电感的特性L、R和Q;而图中的另一方形块点组成的直线,用meas表示,其为应用本发明的测试方法测试射频电路中的电感器的电感值L、电阻R和品质因数Q。
从图4a-4c中可以看出,采用本实施例中的测试方法的测试的电阻值和实际的纯电感的电感值、电阻值和Q值几乎无差别。采用本实施例中的方法测量的电感值较现有技术的测量方法准确,依据该结构可以建立比较准确的用于晶片的电感模型,以制备出更好的符合实际需求的包含电感的晶片。
以上是对本实施例中的详细描述,下面对本发明的方法流程图进行具体说明。参照图5所示,图5示出了本发明的三段差分电感的移除寄生电容的方法流程图。
步骤501:测量包含电感器的晶片上的散射参数S,并转换为导纳参数Y。该散射参数S包括电感的电感值、引线和焊盘上的寄生电容、寄生电感和寄生电阻分别对应的散射参数。
步骤502:测量移除了电感器的开路结构的散射参数SOPEN同时转换为YOPEN。该散射参数SOPEN包括引线和焊盘上寄生电容对应的散射参数。
步骤503:将所述导纳参数Y与YOPEN相减,得到Y1,以及将Y1转换为阻抗参数Z1
步骤504:将上述的开路结构形成短路结构,测量该短路结构的散射参数SSHORT并转换为阻抗参数ZSHORT。该散射参数SSHORT包括引线和焊盘上的寄生电感和寄生电阻分别对应的散射参数。由于差分电感的设有接地引线,故在本实施例中只是将差分电感的各个引线相互连接,进而构成短路结构。
步骤505:最后获取电感器的电感值,将阻抗参数Z1减去ZSHORT得到所需电感器的电感值的阻抗参数,以及将该阻抗参数转换为相对应的散射参数,依据该散射参数获取所述电感器的电阻值、电感值和品质因数值。
本实施例中所述的测量电感器的电感值的方法能够应用于射频电路,如放大器、振荡器等电路的设计。现有技术中常由于引线上的寄生电感、寄生电阻和寄生电容的存在导致测量电感器的电感值不准确,无法建立较好的电感模型使后续制备的晶片可能不符合实际的需求,使用本发明的测量电感器的电感值的方法可以有效地移除上述引线和焊盘中的寄生电感、寄生电阻和寄生电容的影响,从而在版图设计建立较好的电感模型。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (7)

1.一种测试晶片上的电感的方法,所述晶片包括设置于该晶片上的电感和连接该电感的外围引线,该外围引线包括使所述电感接地的第一引线,和使该电感的两端分别连接相对应焊盘的第二引线和第三引线,所述方法包括下列步骤:
测量包含所述电感和外围引线的第一参数;
移除所述电感,得到包含外围引线的开路结构,测量该开路结构的第二参数;
将所述开路结构的外围引线互相连接,形成短路结构,测量该短路结构的第三参数,其中,所述将所述开路结构的外围引线互相连接包括:将所述各自连接焊盘的第二引线、第三引线与所述接地的第一引线相互移动连接,移动上述三个引线并不增加所述引线的长度;以及
获取表示所述电感值的第四参数,其中,所述第四参数的获取包括:先将所述第一参数与所述第二参数相减得到的差值转换为与所述第三参数相一致的参数形式,再将经过所述转换的所述差值与所述第三参数相减,所述第一参数为第一导纳参数,所述第二参数为第二导纳参数,所述第三参数为第三阻抗参数。
2.如权利要求1所述的方法,其特征在于,所述方法还包括:
将所述第四参数转换为晶片上电感的电阻值、电感值和品质因数值。
3.如权利要求1所述的方法,其特征在于,所述测量包含所述电感和外围引线的第一参数的步骤进一步包括:
测量所述电感和外围引线分别对应的第一散射参数,将该第一散射参数转换为第一导纳参数;
其中该第一散射参数包括所述电感对应的散射参数,以及外围引线上的寄生电阻、寄生电感和寄生电容分别对应的散射参数。
4.如权利要求1所述的方法,其特征在于,所述测量该开路结构的第二参数的步骤进一步包括:
测量所述开路结构的第二散射参数,将该第二散射参数转换为第二导纳参数;
其中,所述第二散射参数包括所述外围引线上的寄生电容对应的散射参数。
5.如权利要求1所述的方法,其特征在于,所述测量该短路结构的第三参数的步骤进一步包括:
测量所述短路结构的第三散射参数,将该第三散射参数转换为第三阻抗参数;
其中,所述第三散射参数包括所述外围引线上的寄生电阻和寄生电感分别对应的阻抗参数。
6.如权利要求1所述的方法,其特征在于,当所述电感为半数圈电感时,所述将所述开路结构的外围引线互相连接包括:将所述第二引线、第三引线和各自的焊盘分别向所述电感的中心移动,以及将所述第一引线及其连接接地的部分向电感的中心移动,使其与所述第二引线和第三引线互相连接形成短路。
7.如权利要求1所述的方法,其特征在于,当所述电感为整数圈电感时,所述将所述开路结构的外围引线互相连接包括:将所述第一引线及其连接接地的部分整体移动,使其与所述第二引线和第三引线互相连接形成短路。
CN 201010110515 2010-02-09 2010-02-09 一种测试电感的方法 Active CN102147434B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010110515 CN102147434B (zh) 2010-02-09 2010-02-09 一种测试电感的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010110515 CN102147434B (zh) 2010-02-09 2010-02-09 一种测试电感的方法

Publications (2)

Publication Number Publication Date
CN102147434A CN102147434A (zh) 2011-08-10
CN102147434B true CN102147434B (zh) 2013-10-30

Family

ID=44421804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010110515 Active CN102147434B (zh) 2010-02-09 2010-02-09 一种测试电感的方法

Country Status (1)

Country Link
CN (1) CN102147434B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103063999B (zh) * 2012-12-21 2016-03-16 上海华虹宏力半导体制造有限公司 去嵌入的方法
CN104777360B (zh) * 2014-01-13 2018-02-09 中芯国际集成电路制造(上海)有限公司 去嵌入的测试方法
CN109524214B (zh) * 2018-11-22 2020-06-12 上海华力集成电路制造有限公司 螺旋电感去嵌入的开路结构及其去嵌入方法
CN112858950A (zh) * 2021-01-21 2021-05-28 深圳市创新云网络科技有限公司 触摸屏防拆解绕线短路、开路检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815964B2 (en) * 2000-12-29 2004-11-09 Stmicroelectronics S.R.L. Test board de-embedding method to improve RF measurements accuracy on an automatic testing equipment for IC wafers
CN1735815A (zh) * 2002-05-16 2006-02-15 皇家飞利浦电子股份有限公司 用于校准和去嵌入的方法、用于去嵌入的装置组和矢量网络分析仪
CN101140305A (zh) * 2006-09-08 2008-03-12 上海华虹Nec电子有限公司 可去除测试结构上寄生效应的射频片上电感测量方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004144704A (ja) * 2002-10-28 2004-05-20 Renesas Technology Corp インダクタンス測定方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815964B2 (en) * 2000-12-29 2004-11-09 Stmicroelectronics S.R.L. Test board de-embedding method to improve RF measurements accuracy on an automatic testing equipment for IC wafers
CN1735815A (zh) * 2002-05-16 2006-02-15 皇家飞利浦电子股份有限公司 用于校准和去嵌入的方法、用于去嵌入的装置组和矢量网络分析仪
CN101140305A (zh) * 2006-09-08 2008-03-12 上海华虹Nec电子有限公司 可去除测试结构上寄生效应的射频片上电感测量方法

Also Published As

Publication number Publication date
CN102147434A (zh) 2011-08-10

Similar Documents

Publication Publication Date Title
CN103063999B (zh) 去嵌入的方法
CN106021811B (zh) 一种磁性材料宽频复数磁导率测定方法
Sakai et al. Balun's effect on the measurement of transmission characteristics for intrabody communication channel
CN102147434B (zh) 一种测试电感的方法
CN107167724B (zh) 一种小信号量测的去嵌方法
Zhang et al. On the de-embedding issue of millimeter-wave and sub-millimeter-wave measurement and circuit design
US6458611B1 (en) Integrated circuit device characterization
CN101140305A (zh) 可去除测试结构上寄生效应的射频片上电感测量方法
CN109521374A (zh) 嵌入集成巴伦和加载改进型偶极子的谐振切向电场探头
Zeidi et al. Partial discharge detection with on-chip spiral inductor as a loop antenna
Ahn et al. Efficient Scalable Modeling of Double-$\pi $ Equivalent Circuit for On-Chip Spiral Inductors
CN104777413B (zh) 去嵌入的测试结构及其测试方法和芯片
CN104777360B (zh) 去嵌入的测试方法
CN104750922B (zh) Soi四端口网络及其系统
CN101226207B (zh) 有源可变阻抗合成器
CN110008489A (zh) 一种THz频段InP DHBT器件在片测试结构建模方法
CN102156235B (zh) 射频电路中电感的短路测试装置及短路测试方法
CN201141879Y (zh) 有源可变阻抗合成器
CN105203852B (zh) 用于集成无源器件的测试板以及测试方案
CN113655360A (zh) Rf mos器件的在片测试结构的去嵌方法
Damnjanovic et al. Parameter extraction of ferrite transformers using S-parameters
CN103185818B (zh) 一种具有超低输入电容的有源差分探头
Uddin et al. Switchable double-sensor integrated active probe for near-field scanner
CN104952850A (zh) 一种射频测试结构及射频测试方法
Catrysse et al. Expanding the frequeny range for DPI testing of IC's above 1 GHz: An alternative proposal

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20130109

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130109

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant