CN104777413B - 去嵌入的测试结构及其测试方法和芯片 - Google Patents

去嵌入的测试结构及其测试方法和芯片 Download PDF

Info

Publication number
CN104777413B
CN104777413B CN201410014553.2A CN201410014553A CN104777413B CN 104777413 B CN104777413 B CN 104777413B CN 201410014553 A CN201410014553 A CN 201410014553A CN 104777413 B CN104777413 B CN 104777413B
Authority
CN
China
Prior art keywords
circuit structure
short
open
embedding
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410014553.2A
Other languages
English (en)
Other versions
CN104777413A (zh
Inventor
盛亚
王西宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410014553.2A priority Critical patent/CN104777413B/zh
Publication of CN104777413A publication Critical patent/CN104777413A/zh
Application granted granted Critical
Publication of CN104777413B publication Critical patent/CN104777413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

本发明提供了一种去嵌入的测试结构及其测试方法和芯片,所述去嵌入的测试结构包括:相互独立的整体结构、开路结构、短路结构和穿透结构,所述整体结构具有一待测器件,所述开路结构、短路结构和穿透结构均在所述整体结构的基础上去除了所述待测器件。本发明去嵌入的测试结构及其测试方法和芯片中,通过分别测量完整结构、短路结构和穿透结构中的导线长度,根据导线长度的测量结果去除所述短路结构中较所述完整结构多出的导线长度,因此去嵌计算能够得到更加精确地测试结果。

Description

去嵌入的测试结构及其测试方法和芯片
技术领域
本发明涉及集成电路测试技术领域,特别涉及一种去嵌入的测试结构及其测试方法和采用所述去嵌入的测试结构的芯片。
背景技术
集成电路一般包括多个有源和无源的器件,例如电阻器、电感器、电容器、晶体管、放大器等。各个器件在整合进入集成电路之后,通常无法轻易地对其进行测试。为了确认某一器件是否符合设计要求,一般在制作该器件的同时在晶片上单独制作该器件的复制件,所述复制件与所述器件由相同工艺制造并具有相同的特征,通过测量所述复制件从而得到所述器件的各个特征。
所述复制件通常称为待测器件(device-under-test,简称DUT),所述待测器件(DUT)能够正确地反映其对应的器件的特征。进行测量时,所述待测器件(DUT)通过导线(leads)和测试焊垫(test pads)与外围的测试设备进行电性连接,所述测试设备向所述待测器件(DUT)输出激励信号并采集从所述待测器件(DUT)返回的响应信号来进行处理分析。
对于射频电路和微波电路而言,通常利用散射参数(S)、导纳参数(Y)或阻抗参数(Z)表征测试结果,散射参数(S)、导纳参数(Y)或阻抗参数(Z)通常都有4个分量,散射参数(S)、导纳参数(Y)或阻抗参数(Z)之间可以互相转换。其中,S参数是建立在入射波、反射波关系基础上的,用以评估待测器件(DUT)反射信号和传送信号的性能,通过测试设备可以直接得到S参数表征的测试结果,因此通常以S参数为基础对电路进行分析和处理。
通过测试设备测对所述待测器件(DUT)进行测试分析时,由于与所述待测器件(DUT)连接的导线(leads)和测试焊垫(test pads)本身也具有电阻值、电容值和电感值等特征,会产生寄生效应(parasitics)影响待测器件(DUT)的测试结果。为了去除导线(leads)和测试焊垫(test pads)所产生的寄生效应(parasitics),通常借由称为去嵌入(de-embedding)方法以去除所述寄生效应,从而得到待测器件(DUT)本身的特征。在所述去嵌入(de-embedding)方法中,采用一去嵌入的测试结构,根据所述去嵌入的测试结构的测试数据得到待测器件(DUT)本身的测试结果。
请参考图1,其为现有技术的去嵌入的测试结构的结构示意图。如图1所示,现有的去嵌入的测试结构10包括三个相互独立的测试子结构,分别是未去嵌的整体结构Total、用以消除测试焊垫所引起的寄生效应的开路结构Open和用以消除导线所引起的寄生效应的短路结构Short,其中,所述整体结构Total包括一待测器件DUT,所述开路结构Open和短路结构Short均在所述整体结构Total的基础上去除了所述待测器件DUT,三个测试子结构均包含依次排列的第一对接地焊垫、第一对信号焊垫和第二对接地焊垫,所述待测器件DUT的包括一个接地端和两个信号端,接地端通过第一导线(10a或10a’)分别与第一对接地焊垫连接,两个信号端分别通过第二导线(10c或10c’)与第一对信号焊垫连接,所述开路结构Open中的信号焊垫与接地焊垫之间都是断开的,而短路结构Short中的第一对接地焊垫分别与第三导线(10b或10b’)连接,短路结构Short中的第一对信号焊垫分别与第四导线(10d或10d’)连接,短路结构Short中的第一对信号焊垫与第一对接地焊垫通过导线直接相连。
利用所述去嵌入的测试结构10进行去嵌,得到待测器件DUT本身的测试结果。去嵌的主要过程如下:首先,通过外围的测试设备分别对所述整体结构Total、开路结构Open和短路结构Short进行测试得到以散射参数(S)表征的测试数据,所述整体结构Total、开路结构Open和短路结构Short的测得的散射参数值分别是Stotal、Sopen和Sshort;接着,进行去嵌计算得到去嵌后的测试数据,即待测器件DUT本身的测试结果。
去嵌计算包括以下步骤:
Stotal→Ytotal,Sopen→Yopen,Ydemopen=Ytotal-Yopen,Ydemopen→Zdemopen
Sshort→Yshort,Ysht=Yshort-Yopen,Ysht→Zsht
Zdut=Zdemopen-Zsht
其中,“→”表示参数转换,Ytotal为Stotal的导纳参数值,Yopen为Sopen的导纳参数值,Yshort为Sshort的导纳参数值,Zdemopen为Ydemopen的阻抗参数值,Zdemshort为Ydemshort的阻抗参数值。
去嵌后,所述待测器件DUT的测试结果显示为阻抗参数值Zdut,根据实际需要可以将所述阻抗参数值Zdut继续转换为散射参数值Sdut
然而,现有的去嵌入的测试结构10存在高估寄生效应的问题。如图1所示,短路结构Short中的第三导线(10b或10b’)明显要比整体结构Total中的第一导线(10a或10a’)长,而导线引起的寄生效应通常与所述导线的长度成正比,因此利用现有的去嵌入方法对整体结构Total进行去嵌时,所述整体结构Total中的导线引起的寄生效应被高估了,造成过度去嵌。因此,如何解决现有的去嵌入方法存在高估寄生效应的问题,已经成为本领域技术人员亟待解决的一个技术问题。
发明内容
本发明的目的在于提供一种去嵌入的测试结构及其测试方法和芯片,以解决现有的去嵌入的测试结构存在高估寄生效应的问题。
为解决上述技术问题,本发明提供一种去嵌入的测试结构。所述去嵌入的测试结构包括:
相互独立的整体结构、开路结构、短路结构和穿透结构,所述整体结构具有一待测器件,所述开路结构、短路结构和穿透结构均在所述整体结构的基础上去除了所述待测器件。
优选的,在所述的去嵌入的测试结构中,所述整体结构、开路结构、短路结构和穿透结构均包含依次排列的第一对接地焊垫、第一对信号焊垫和第二对接地焊垫。
优选的,在所述的去嵌入的测试结构中,所述整体结构的待测器件具有一接地端和两个信号端,所述接地端分别通过两条第一导线与所述整体结构的第一对接地焊垫连接,所述两个信号端分别通过两条第二导线与所述整体结构的第一对信号焊垫连接;
所述开路结构的第一对接地焊垫分别与两条第三导线连接,所述开路结构的第一对信号焊垫分别与两条第四导线连接;
所述短路结构的第一对接地焊垫分别与两条第五导线连接,所述短路结构的第一对信号焊垫分别与两条第六导线连接,两条第五导线分别与两条第六导线连接;
所述穿透结构的第一对信号焊垫分别与两条第七导线连接,所述两条第七导线之间相互连接。
优选的,在所述的去嵌入的测试结构中,所述第三导线的长度和宽度与所述第一导线的长度和宽度相等,所述第四导线和第六导线的长度和宽度与所述第二导线的长度和宽度相等。
本发明还提供了一种芯片,所述芯片包括如上所述的去嵌入的测试结构。
本发明还提供了一种去嵌入的测试方法,所述去嵌入的测试方法包括:
提供一去嵌入的测试结构,所述去嵌入的测试结构包括相互独立的整体结构、开路结构、短路结构和穿透结构,所述整体结构具有一待测器件,所述开路结构、短路结构和穿透结构均在所述整体结构的基础上去除了所述待测器件;
分别测试所述整体结构、开路结构、短路结构和穿透结构,得到所述整体结构、开路结构、短路结构和穿透结构的散射参数值;
分别测量所述整体结构、短路结构和穿透结构中的导线长度;
根据测得的导线长度和所述整体结构、开路结构、短路结构和穿透结构的散射参数值进行去嵌计算,得到所述待测器件本身的测试结果。
优选的,在所述的去嵌入的测试方法中,所述整体结构、开路结构、短路结构和穿透结构均包含依次排列的第一对接地焊垫、第一对信号焊垫和第二对接地焊垫;
所述整体结构的待测器件具有一接地端和两个信号端,所述接地端分别通过两条第一导线与所述整体结构的第一对接地焊垫连接,所述两个信号端分别通过两条第二导线与所述整体结构的第一对信号焊垫连接;
所述开路结构的第一对接地焊垫分别与两条第三导线连接,所述开路结构的第一对信号焊垫分别与两条第四导线连接;
所述短路结构的第一对接地焊垫分别与两条第五导线连接,所述短路结构的第一对信号焊垫分别与两条第六导线连接,两条第五导线分别与两条第六导线连接;
所述穿透结构的第一对信号焊垫分别与两条第七导线连接,所述两条第七导线之间相互连接。
优选的,在所述的去嵌入的测试方法中,所述去嵌计算包括以下步骤:
步骤一:分别将所述整体结构、开路结构、短路结构和穿透结构的散射参数值转化为所述整体结构、开路结构、短路结构和穿透结构的导纳参数值;
步骤二:将所述整体结构的导纳参数值减去所述开路结构的导纳参数值,得到所述整体结构利用所述开路结构去嵌后的导纳参数值,将所述整体结构利用所述开路结构去嵌后的导纳参数值转化为所述整体结构利用所述开路结构去嵌后的阻抗参数值;将所述穿透结构的导纳参数值减去所述开路结构的导纳参数值,得到所述穿透结构利用所述开路结构去嵌后的导纳参数值,将所述穿透结构利用所述开路结构去嵌后的导纳参数值转化为所述穿透结构利用所述开路结构去嵌后的阻抗参数值;
步骤三:根据测得的导线长度和所述穿透结构利用所述短路结构去嵌后的阻抗参数值计算短路仿真结构的阻抗参数值;
步骤四:将所述整体结构利用所述开路结构去嵌后的阻抗参数值减去所述短路仿真结构的阻抗参数值,得到所述待测器件的阻抗参数值。
优选的,在所述的去嵌入的测试方法中,步骤二中所述穿透结构利用所述短路结构去嵌后的阻抗参数值的4个分量分别是第一分量Ztushort.11、第二分量Ztushort.12、第三分量Ztushort.21和第四分量Ztushort.22,所述第一分量Ztushort.11、第二分量Ztushort.12、第三分量Ztushort.21和第四分量Ztushort.22的计算公式分别为:
Ztushort.11=0.5×(-1/Ytuopen.12);
Ztushort.12=0
Ztushort.21=0
Ztushort.22=0.5×(-1/Ytuopen.21);
其中,Ytuopen.12和Ytuopen.21分别为所述穿透结构利用所述开路结构去嵌后的导纳参数值的第二分量和第三分量。
优选的,在所述的去嵌入的测试方法中,步骤三中所述短路仿真结构的阻抗参数值的4个分量分别是第一分量Zsht.11、第二分量Zsht.12、第三分量Zsht.21和第四分量Zsht.22,所述第一分量Zsht.11、第二分量Zsht.12、第三分量Zsht.21和第四分量Zsht.22的计算公式分别为:
Zsht.11=Ztushort.11×(C÷D)+Ztushort.12×(A÷B);
Zsht.12=Ztushort.12×(A÷B);
Zsht.21=Ztushort.21×(A÷B);
Zsht.22=Ztushort.22×(C÷D)+Ztushort.12×(A÷B);
其中,A为所述整体结构中的第一对接地焊垫所连接的第一导线的长度;C为所述整体结构中的第一对信号焊垫所连接的第二导线的长度;B为所述短路结构中的第一对接地焊垫所连接的第五导线的长度;D为所述短路结构中的第一对信号焊垫所连接的第七导线的长度。
综上所述,本发明去嵌入的测试结构及其测试方法和芯片中,所述去嵌入的测试结构增加一穿透结构,通过分别测量完整结构、短路结构和穿透结构中的导线长度,根据导线长度的测量结果去除所述短路结构中较所述完整结构多出的导线长度,因此去嵌计算能够得到更加精确地测试结果。
附图说明
图1是现有技术的去嵌入的测试结构的结构示意图;
图2是本发明实施例的去嵌入的测试结构的结构示意图;
图3是本发明实施例的去嵌入的测试方法的流程图;
图4是本发明实施例的短路仿真结构的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的去嵌入的测试结构及其测试方法和芯片作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2,其为本发明实施例的去嵌入的测试结构的结构示意图。如图2所示,所述去嵌入的测试结构包括:包括相互独立的整体结构Total、开路结构Open、短路结构Short和穿透结构Thru,所述整体结构具有一待测器件DUT,所述开路结构Open、短路结构Short和穿透结构Thru均在所述整体结构Total的基础上去除了所述待测器件DUT。
所述整体结构Total、开路结构Open、短路结构Short和穿透结构Thru均设置有依次排列的三对测试焊垫,分别是与地(Ground)连接的第一对接地焊垫、与信号(Signal)连接的第一对信号焊垫和与地(Ground)连接的第二对接地焊垫。
在所述整体结构Total中,所述待测器件DUT具有一个接地端和两个信号端,所述接地端通过两条长度和宽度均相等的第一导线(20a和20a’)分别与第一对接地焊垫(G1和G2)连接,所述两个信号端分别通过两条长度和宽度均相等的第二导线(20c和20c’)与第一对信号焊垫(G3和G4)连接。
在所述开路结构Open中,第一对接地焊垫(G7和G8)分别与两条第三导线连接,第一对信号焊垫(G9和G10)分别与两条第四导线连接,第一对接地焊垫(G7和G8)和第一对信号焊垫(G9和G10)之间的导线均是断开的,形成断路。
在所述短路结构Short中,第一对接地焊垫(G13和G14)分别与两条长度和宽度均相等的第五导线(20b和20b’)连接,第一对信号焊垫(G15和G16)分别与两条长度和宽度均相等的第六导线连接,两条第五导线(20b和20b’)分别与两条第六导线连接。由此,所述第一对信号焊垫(G15和G16)通过导线接地。
在所述穿透结构Thru中,第一对信号焊垫(G21和G22)分别与两条长度和宽度均相等的第七导线(20d和20d’)连接,两条第七导线(20b和20b’)之间相互连接。由此,所述第一对信号焊垫(G21和G22)之间通过第七导线(20d和20d’)直接相连。
相应的,本发明还提供了一种去嵌入的测试方法。请参考图3,并结图2如图2所示,所述去嵌入的测试方法包括:
S10:提供一去嵌入的测试结构,所述去嵌入的测试结构包括相互独立的整体结构Total、开路结构Open、短路结构Short和穿透结构Thru,所述整体结构Total具有一待测器件DUT,所述开路结构Open和短路结构Short均在所述整体结构Total的基础上去除了所述待测器件DUT;
S11:分别测试所述整体结构Total、开路结构Open、短路结构Short和穿透结构Thru,得到所述整体结构Total、开路结构Open、短路结构Short和穿透结构Thru的散射参数值Stotal、Sopen和Sshort
S12:分别测量所述整体结构Total、短路结构Short和穿透结构Thru中各条导线的长度;
S13:根据测得的导线长度和散射参数值(Stotal、Sopen和Sshort)进行去嵌计算,得到所述待测器件DUT本身的测试结果。
具体的,首先,提供一去嵌入的测试结构20,所述去嵌入的测试结构20包括四个相互独立的测试子结构,分别是整体结构Total、开路结构Open、短路结构Short和穿透结构Thru。所述整体结构Total、开路结构Open、短路结构Short和穿透结构Thru均设置有依次排列的三对测试焊垫,分别是与地(Ground)连接的第一对接地焊垫、与信号(Signal)连接的第一对信号焊垫和与地(Ground)连接的第二对接地焊垫,所述第一对接地焊垫、第一对信号焊垫和第二对接地焊垫均与导线连接。
在所述整体结构Total中,两条第一导线(20a和20a’)和两条第二导线(20c和20c’)分别连接第一对接地焊垫和第一对信号焊垫。在所述短路结构Short中,两条第五导线(20b和20b’)分别连接第一对接地焊垫(G13和G14)。在所述穿透结构Thru中,两条第七导线(20d和20d’)分别连接第一对信号焊垫(G21和G22)。
接着,通过外部的测试设备分别对所述整体结构Total、开路结构Open、短路结构Short和穿透结构Thru进行测试,得到所述整体结构Total、开路结构Open、短路结构Short和穿透结构Thru的散射参数值Stotal、Sopen、Sshort和Sthru
之后,分别测量所述整体结构Total、短路结构Short和穿透结构Thru中各条导线的长度,包括:测量所述整体结构Total中的第一对接地焊垫所连接的第一导线(20a或20a’)的长度A;测量所述整体结构Total中的第一对信号焊垫所连接的第二导线(20c或20c’)的长度C;测量所述短路结构Short中的第一对接地焊垫所连接的第五导线(20b或20b’)的长度B;测量所述穿透结构Thru中的第一对信号焊垫所连接的第七导线(20d或20d’)的长度D。
然后,根据测得的导线长度和散射参数值(Stotal、Sopen、Sshort和Sthru)进行去嵌计算,得到所述待测器件DUT本身的测试结果。
去嵌计算的具体过程包括以下步骤:
步骤一:分别将所述所述整体结构Total、开路结构Open、短路结构Short和穿透结构Thru的散射参数值(Stotal、Sopen、Sshort和Sthru)转化为所述整体结构Total、开路结构Open、短路结构Short和穿透结构Thru的导纳参数值(Ytotal、Yopen、Yshort和Ythru),即Stotal→Ytotal,Sopen→Yopen,Sshort→Yshort,Sthru→Ythru,其中“→”表示参数转换;
步骤二:将所述整体结构Total的导纳参数值(Ytotal)减去所述开路结构Open的导纳参数值(Yopen),得到所述整体结构Total利用所述开路结构Open去嵌后的导纳参数值(Ytopen),即Ytopen=Ytotal-Yopen,之后将所述整体结构Total利用所述开路结构Open去嵌后的导纳参数值(Ytopen)转化为所述整体结构Total利用所述开路结构Open去嵌后的阻抗参数值(Ztopen),即Ytopen→Ztopen
将所述穿透结构Thru的导纳参数值(Ytthru)减去所述开路结构Open的导纳参数值(Yopen),得到所述穿透结构Thru利用所述开路结构Open去嵌后的导纳参数值(Ytuopen),即Ytuopen=Ythru-Yopen,之后根据所述穿透结构Thru利用所述开路结构Open去嵌后的导纳参数值(Ytuopen)计算将所述穿透结构Thru利用所述短路结构Short去嵌后的阻抗参数值(Ztushort);
步骤三:根据测得的导线长度和所述穿透结构Thru利用所述短路结构Short去嵌后的阻抗参数值(Ztushort)计算短路仿真结构Dummy Short的阻抗参数值(Zsht);
步骤四:将所述整体结构Total利用所述开路结构Open去嵌后的阻抗参数值(Ztopen)减去所述短路仿真结构Dummy Short的阻抗参数值(Zsht),得到所述待测器件DUT的阻抗参数值(Zdut),即Zdut=Ztopen-Zsht
其中,步骤二中得到的所述穿透结构Thru利用所述开路结构Open去嵌后的导纳参数值(Ytuopen)同样包含第一分量Ytuopen.11、第二分量Ytuopen.12、第三分量Ytuopen.21和第四分量Ytuopen.22。
根据所述穿透结构Thru利用所述开路结构Open去嵌后的导纳参数值(Ytuopen)计算得到的所述穿透结构Thru利用所述短路结构Short去嵌后的阻抗参数值(Ztushort)的4个分量分别是第一分量Ztushort.11、第二分量Ztushort.12、第三分量Ztushort.21和第四分量Ztushort.22,所述第一分量Ztushort.11、第二分量Ztushort.12、第三分量Ztushort.21和第四分量Ztushort.22的计算公式分别为:
Ztushort.11=0.5×(-1/Ytuopen.12);
Ztushort.12=0
Ztushort.21=0
Ztushort.22=0.5×(-1/Ytuopen.21);
其中,Ytuopen.12和Ytuopen.21为所述穿透结构Thru利用所述开路结构Open去嵌后的导纳参数值(Ytuopen)的第二分量和第三分量。
步骤三所述的短路仿真结构Dummy Short的阻抗参数值(Zsht)的4个分量分别是第一分量Zsht.11、第二分量Zsht.12、第三分量Zsht.21和第四分量Zsht.22,所述第一分量Zsht.11、第二分量Zsht.12、第三分量Zsht.21和第四分量Zsht.22的计算公式分别为:
Zsht.11=Ztushort.11×(C÷D)+Ztushort.12×(A÷B);
Zsht.12=Ztushort.12×(A÷B);
Zsht.21=Ztushort.21×(A÷B);
Zsht.22=Ztushort.22×(C÷D)+Ztushort.12×(A÷B);
其中,A为所述整体结构Total中与第一对接地焊垫(G1或G2)连接的第一导线(20a或20a’)的长度,C为所述整体结构Total中与第一对信号焊垫(G3或G4)连接的第二导线(20b或20b’)的长度,B为所述短路结构Short中与第一对接地焊垫(G13或G14)连接的第五导线(20c或20c’)的长度,D为所述穿透结构Thru短中与第一对信号焊垫(G15或G16)所连接的第七导线(20d或20d’)的长度。
所述短路仿真结构Dummy Short与短路结构Short的唯一区别在于:与第一对接地焊垫连接的导线长度缩短了,缩短的长度L等于C与A的差值。请参考图4,其为本发明实施例的短路仿真结构的结构示意图。如图4所示,在所述短路仿真结构Dummy Short中,与第一对接地焊垫连接的导线长度E与整体结构Total中与第一对接地焊垫连接的导线长度A相等。
一般而言,长度C等于长度D。当长度C等于长度D时,Zsht.11、Zsht.12、Zsht.21和Zsht.22的计算公式可以分别表示为:
Zsht.11=Ztushort.11+Ztushort.12×(A÷B);
Zsht.12=Ztushort.12×(A÷B);
Zsht.21=Ztushort.21×(A÷B);
Zsht.22=Ztushort.22+Ztushort.12×(A÷B)。
最后,利用公式Zdut=Ztuopen-Zsht得到所述待测器件DUT本身的测试结果,完成去嵌。
完成去嵌后,所述待测器件DUT的测试结果显示为阻抗参数值Zdut,根据实际需要可以将所述阻抗参数值Zdut继续转换为散射参数值Sdut,即Zdu→Sdut
采用本发明实施例的去嵌入的测试方法结构和测试方法进行去嵌,将去嵌之后的测试结果与和软件仿真数据进行对照,结果是一致的。可见,采用所述去嵌入的测试结构和测试方法能够精确地去除与所述待测器件DUT连接的导线(leads)和测试焊垫(test pads)所引起的寄生效应(parasitics)。
相应的,本发明还提供了一种芯片,所述芯片包括如上所述的去嵌入的测试结构20。
综上,在本发明实施例提供的去嵌入的测试结构及其测试方法和芯片中,通过分别测量完整结构、短路结构和穿透结构中与接地焊垫和信号焊垫所连接的导线长度,根据所述导线长度的测量结果引入一与短路结构相似的短路仿真结构,所述短路仿真结构中的导线长度与所述完整结构中的导线长度一致,因此在去嵌计算之后能够得到更加精确地测试结果。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (10)

1.一种去嵌入的测试结构,其特征在于,包括:相互独立的整体结构、开路结构、短路结构和穿透结构,所述整体结构具有一待测器件,所述开路结构、短路结构和穿透结构均在所述整体结构的基础上去除了所述待测器件;
所述整体结构和所述穿透结构均具有第一对信号焊垫,所述整体结构的第一对信号焊垫分别与两条第二导线连接,所述穿透结构的第一对信号焊垫分别与两条第七导线连接,所述两条第七导线之间相互连接;其中,所述第二导线和所述第七导线的长度相等。
2.如权利要求1所述的去嵌入的测试结构,其特征在于,所述开路结构和所述短路结构均具有第一对信号焊垫,且所述整体结构、开路结构、短路结构和穿透结构还均包含第一对接地焊垫和第二对接地焊垫,其中,所述第一对接地焊垫、第一对信号焊垫和第二对接地焊垫依次排列。
3.如权利要求2所述的去嵌入的测试结构,其特征在于,所述整体结构的待测器件具有一接地端和两个信号端,所述接地端分别通过两条第一导线与所述整体结构的第一对接地焊垫连接,所述两个信号端分别通过所述两条第二导线与所述整体结构的第一对信号焊垫连接;
所述开路结构的第一对接地焊垫分别与两条第三导线连接,所述开路结构的第一对信号焊垫分别与两条第四导线连接;
所述短路结构的第一对接地焊垫分别与两条第五导线连接,所述短路结构的第一对信号焊垫分别与两条第六导线连接,两条第五导线分别与两条第六导线连接。
4.如权利要求3所述的去嵌入的测试结构,其特征在于,所述第三导线的长度和宽度与所述第一导线的长度和宽度相等,所述第四导线和第六导线的长度和宽度与所述第二导线的长度和宽度相等。
5.一种芯片,其特征在于,包括如权利要求1至4中任一项所述的去嵌入的测试结构。
6.一种去嵌入的测试方法,其特征在于,包括:
提供一去嵌入的测试结构,所述去嵌入的测试结构包括相互独立的整体结构、开路结构、短路结构和穿透结构,所述整体结构具有一待测器件,所述开路结构、短路结构和穿透结构均在所述整体结构的基础上去除了所述待测器件;其中,所述整体结构和所述穿透结构均具有第一对信号焊垫,所述整体结构的第一对信号焊垫分别与两条第二导线连接,所述穿透结构的第一对信号焊垫分别与两条第七导线连接,所述两条第七导线之间相互连接;其中,所述第二导线和所述第七导线的长度相等;
分别测试所述整体结构、开路结构、短路结构和穿透结构,得到所述整体结构、开路结构、短路结构和穿透结构的散射参数值;
分别测量所述整体结构、短路结构和穿透结构中的导线长度;
根据测得的导线长度和所述整体结构、开路结构、短路结构和穿透结构的散射参数值进行去嵌计算,得到所述待测器件本身的测试结果。
7.如权利要求6所述的去嵌入的测试方法,其特征在于,所述开路结构和所述短路结构均具有第一对信号焊垫,且所述整体结构、开路结构、短路结构和穿透结构还均包含第一对接地焊垫和第二对接地焊垫,所述第一对接地焊垫、第一对信号焊垫和第二对接地焊垫依次排列;
所述整体结构的待测器件具有一接地端和两个信号端,所述接地端分别通过两条第一导线与所述整体结构的第一对接地焊垫连接,所述两个信号端分别通过所述两条第二导线与所述整体结构的第一对信号焊垫连接;
所述开路结构的第一对接地焊垫分别与两条第三导线连接,所述开路结构的第一对信号焊垫分别与两条第四导线连接;
所述短路结构的第一对接地焊垫分别与两条第五导线连接,所述短路结构的第一对信号焊垫分别与两条第六导线连接,两条第五导线分别与两条第六导线连接。
8.如权利要求7所述的去嵌入的测试方法,其特征在于,所述去嵌计算包括以下步骤:
步骤一:分别将所述整体结构、开路结构、短路结构和穿透结构的散射参数值转化为所述整体结构、开路结构、短路结构和穿透结构的导纳参数值;
步骤二:将所述整体结构的导纳参数值减去所述开路结构的导纳参数值,得到所述整体结构利用所述开路结构去嵌后的导纳参数值,将所述整体结构利用所述开路结构去嵌后的导纳参数值转化为所述整体结构利用所述开路结构去嵌后的阻抗参数值;将所述穿透结构的导纳参数值减去所述开路结构的导纳参数值,得到所述穿透结构利用所述开路结构去嵌后的导纳参数值,将所述穿透结构利用所述开路结构去嵌后的导纳参数值转化为所述穿透结构利用所述开路结构去嵌后的阻抗参数值;
步骤三:根据测得的导线长度和所述穿透结构利用所述短路结构去嵌后的阻抗参数值计算短路仿真结构的阻抗参数值;
步骤四:将所述整体结构利用所述开路结构去嵌后的阻抗参数值减去所述短路仿真结构的阻抗参数值,得到所述待测器件的阻抗参数值。
9.如权利要求8所述的去嵌入的测试方法,其特征在于,步骤二中所述穿透结构利用所述短路结构去嵌后的阻抗参数值的4个分量分别是第一分量Ztushort.11、第二分量Ztushort.12、第三分量Ztushort.21和第四分量Ztushort.22,所述第一分量Ztushort.11、第二分量Ztushort.12、第三分量Ztushort.21和第四分量Ztushort.22的计算公式分别为:
Ztushort.11=0.5×(-1/Ytuopen.12);
Ztushort.12=0
Ztushort.21=0
Ztushort.22=0.5×(-1/Ytuopen.21);
其中,Ytuopen.12和Ytuopen.21分别为所述穿透结构利用所述开路结构去嵌后的导纳参数值的第二分量和第三分量。
10.如权利要求9所述的去嵌入的测试方法,其特征在于,步骤三中所述短路仿真结构的阻抗参数值的4个分量分别是第一分量Zsht.11、第二分量Zsht.12、第三分量Zsht.21和第四分量Zsht.22,所述第一分量Zsht.11、第二分量Zsht.12、第三分量Zsht.21和第四分量Zsht.22的计算公式分别为:
Zsht.11=Ztushort.11×(C÷D)+Ztushort.12×(A÷B);
Zsht.12=Ztushort.12×(A÷B);
Zsht.21=Ztushort.21×(A÷B);
Zsht.22=Ztushort.22×(C÷D)+Ztushort.12×(A÷B);
其中,A为所述整体结构中的第一对接地焊垫所连接的第一导线的长度;C为所述整体结构中的第一对信号焊垫所连接的第二导线的长度;B为所述短路结构中的第一对接地焊垫所连接的第五导线的长度;D为所述短路结构中的第一对信号焊垫所连接的第七导线的长度。
CN201410014553.2A 2014-01-13 2014-01-13 去嵌入的测试结构及其测试方法和芯片 Active CN104777413B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410014553.2A CN104777413B (zh) 2014-01-13 2014-01-13 去嵌入的测试结构及其测试方法和芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410014553.2A CN104777413B (zh) 2014-01-13 2014-01-13 去嵌入的测试结构及其测试方法和芯片

Publications (2)

Publication Number Publication Date
CN104777413A CN104777413A (zh) 2015-07-15
CN104777413B true CN104777413B (zh) 2018-02-09

Family

ID=53618998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410014553.2A Active CN104777413B (zh) 2014-01-13 2014-01-13 去嵌入的测试结构及其测试方法和芯片

Country Status (1)

Country Link
CN (1) CN104777413B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110907785A (zh) * 2018-09-14 2020-03-24 天津大学青岛海洋技术研究院 一种基于人工神经网络的s参数去嵌入法
CN109683078B (zh) * 2018-12-18 2021-05-04 中国电子科技集团公司第十三研究所 肖特基二极管测试方法及装置
CN112345910A (zh) * 2019-08-09 2021-02-09 中车株洲电力机车研究所有限公司 一种基于焊球阵列封装的芯片信号测试装置及测试方法
CN111679171B (zh) * 2020-05-19 2022-09-06 东南大学 基于互连线单元的电路拓扑结构及互连线单元级联的去嵌方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8350586B2 (en) * 2009-07-02 2013-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of deembedding
US8436626B2 (en) * 2009-12-17 2013-05-07 Taiwan Semiconductor Manfacturing Company, Ltd. Cascaded-based de-embedding methodology
CN102466773B (zh) * 2010-11-05 2013-12-18 上海华虹Nec电子有限公司 射频噪声去嵌入方法
US20130093451A1 (en) * 2011-10-14 2013-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for de-embedding
CN103063999B (zh) * 2012-12-21 2016-03-16 上海华虹宏力半导体制造有限公司 去嵌入的方法

Also Published As

Publication number Publication date
CN104777413A (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
CN104777413B (zh) 去嵌入的测试结构及其测试方法和芯片
CN104422798B (zh) 具有数字万用表或数字伏特计的隔离探头
TWI429932B (zh) 用於嵌入被動裝置之印刷電路板的測試方法
CN103063999B (zh) 去嵌入的方法
CN104777360B (zh) 去嵌入的测试方法
CN107167724B (zh) 一种小信号量测的去嵌方法
CN100552460C (zh) 可去除测试结构上寄生效应的射频片上电感测量方法
CN106680592A (zh) 一种检测任意长度Cable损耗的方法及系统
CN107076822B (zh) 利用引入器件判断射频器件去嵌入精度的测试结构及方法
CN107656226A (zh) 基于传输系数的hfct电气参数测试装置及测试方法
CN106998232A (zh) 一种获取射频功放load pull参数的方法
CN113985244A (zh) 一种基于传输线件和开路件的去嵌方法及系统
CN205720446U (zh) 接触电阻的测试结构及器件电阻的测试结构
US20210341547A1 (en) Systems and methods for ground fault detection
CN107561368A (zh) 一种大型电力设备宽频阻抗特性的测量系统及测量方法
CN102147434B (zh) 一种测试电感的方法
CN207148223U (zh) 一种大型电力设备宽频阻抗特性的测量系统
CN104569632B (zh) 最佳噪声系数的测试方法
CA2453066C (en) Electric circuit providing selectable short circuit for instrumentation applications
CN104952850B (zh) 一种射频测试结构及射频测试方法
Park et al. IC failure analysis due to charged board events by measurements and modeling of discharging currents through IC pins
US20140300346A1 (en) Electrical Current Shunt
zur Nieden et al. Predict the product specific CDM stress using measurement-based models of CDM discharge heads
Smutzer et al. Enhancements to the non-invasive current estimation technique through ground isolation
CN207367924U (zh) 晶圆及其晶圆允收测试结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant