CN102419783B - 射频压焊块等效电路模型及其参数提取方法 - Google Patents

射频压焊块等效电路模型及其参数提取方法 Download PDF

Info

Publication number
CN102419783B
CN102419783B CN 201110213180 CN201110213180A CN102419783B CN 102419783 B CN102419783 B CN 102419783B CN 201110213180 CN201110213180 CN 201110213180 CN 201110213180 A CN201110213180 A CN 201110213180A CN 102419783 B CN102419783 B CN 102419783B
Authority
CN
China
Prior art keywords
resistance
radio frequency
silicon substrate
parameter
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201110213180
Other languages
English (en)
Other versions
CN102419783A (zh
Inventor
周天舒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201110213180 priority Critical patent/CN102419783B/zh
Publication of CN102419783A publication Critical patent/CN102419783A/zh
Application granted granted Critical
Publication of CN102419783B publication Critical patent/CN102419783B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明公开了一种射频压焊块等效电路模型，该模型呈∏型网络结构，左、右支路均由射频压焊块的串联电阻与两组子网络串联而成，其中，一组子网络由介质层带来的寄生电阻和寄生电容并联而成，另一组子网络由硅衬底带来的寄生电阻和寄生电容并联而成；左、右支路与中间支路连的一端为射频端口，另一端接地；中间支路由硅衬底带来的耦合电阻与一组子网络串联而成，该子网络由硅衬底带来的一个耦合电阻与两个耦合电容串并联而成。本发明还公开了上述模型的参数提取方法。该模型完整地包括了涉及射频压焊块物理结构的各个部分及相邻射频压焊块间的半导体衬底对其高频电学特性的影响，从而能提高模型对器件电学特性的拟合效果和模型参数提取的效率。

Description

射频压焊块等效电路模型及其参数提取方法
技术领域
本发明涉及半导体器件的等效电路电学模型，特别是涉及一种射频压焊块等效电路模型。本发明还涉及一种基于上述模型的参数提取方法。
背景技术
射频压焊块（RF PAD）是现代半导体集成电路中所涉及的器件之一，在射频集成电路的设计中有着广泛的应用，特别是随着射频集成电路及静电保护电路（ESD）集成度的日益提高，一些输入、输出器件被放置在压焊块的下面，构成CUP（circuit under pad）或POC（padon circuit），射频压焊块对电路性能的影响变得越来越显著。
在现代集成电路的应用中，电路设计的精度往往取决于各器件电学模型的精度，加之射频集成电路常工作在较高的频率上，其设计的精度对射频器件电学模型的精度的依赖性更大，而此前开发的射频压焊块等效电路电学模型往往过于简单，例如图1所示，由硅衬底带来的寄生电容CSUB和寄生电阻RSUB并联后再与射频压焊块的串联电阻RBP串联构成，这类模型在射频领域的仿真精度还达不到射频集成电路设计精度的要求；同时，和等效电路模型相关的参数提取方法还远未完善，其效率性和实用性也还有待提高。
发明内容
本发明要解决的技术问题是提供一种射频压焊块等效电路模型，它可以提高模型对器件电学特性的拟合效果。
为解决上述技术问题，本发明的射频压焊块等效电路模型呈∏型网络结构，分为左、中、右三个网络支路；左、右两个网络支路分别由射频压焊块的串联电阻与两组子网络相互串联而成，其中，一组子网络由介质层带来的寄生电阻和寄生电容并联而成，另一组子网络由硅衬底带来的寄生电阻和寄生电容并联而成；左、右网络支路与中间网络支路连接的一端作为射频端口，另一端接地；中间网络支路由硅衬底带来的耦合电阻与一组子网络串联而成，该子网络由硅衬底带来的耦合电阻与耦合电容串联后,再与另一个耦合电容并联而成。
本发明要解决的另一技术问题是提供一种基于上述模型的参数提取方法，它不仅高效，而且实用。
为解决上述技术问题，本发明的射频压焊块等效电路模型的参数提取方法，包括以下步骤：
1）测定射频压焊块在不同频率点上的单端口高频散射参数、高频阻抗参数和高频导纳参数；所述高频散射参数包括S11、S12、S22和S21；
2）根据高频阻抗参数与不同频率点的关系数据曲线，确定射频压焊块的串联电阻的数值；
3）将介质层带来的寄生电阻设为一经验值，根据高频导纳参数与不同频率点的关系数据曲线，确定介质层带来的寄生电容的数值；
4）将硅衬底带来的寄生电容设为一经验值，根据高频散射参数S11和S22与不同频率点的关系数据曲线，确定硅衬底带来的寄生电阻的数值；
5）将硅衬底带来的一个耦合电容设为一经验，根据高频散射参数S12和S21与不同频率点的关系数据曲线，确定硅衬底带来的耦合电阻和另一个耦合电容的数值。
本发明的射频压焊块等效电路模型，由于完整地包括了涉及射频压焊块物理结构的各个部分以及相邻射频压焊块之间的半导体衬底对其高频电学特性的影响，从而克服了现有射频压焊块等效电路模型过于简单的缺点，提高了模型对器件电学特性的拟合效果。同时，基于该模型的参数提取方法，不仅可以提高模型参数的提取效率，而且具有较强的实用性，从而能够为相关的射频功率测试（负载牵引）和高频噪声测试奠定可靠的基础。
附图说明
图1是现有的射频压焊块等效电路模型示意图。
图2是本发明的射频压焊块等效电路模型示意图。
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式详述如下：
在射频集成电路工艺中，能够加以集成的射频压焊块的物理结构一般是由最上层厚度最厚的金属布线，或者由最后两层或三层金属布线而构成。为了防止射频压焊块与其底下的射频集成电路或静电保护电路之间可能存在的电磁串扰，一般会紧接着射频压焊块的下面设置几层介质层，介质层的下面则是半导体衬底。
本发明的射频压焊块等效电路模型就是根据上述压焊块的物理结构开发的，如图2所示,该射频压焊块等效电路模型呈∏型网络结构，由左、中、右三个网络支路（图中用虚线框表示）组成。
左、右两个网络支路所包括的等效电路元件完全相同，均由一个电阻与两组子网络相互串联而成，子网络则由电阻和电容并联而成，如图2中所示，其中，RBP1、RBP2是射频压焊块的串联电阻，ROX1、ROX2是由射频压焊块下面的介质层带来的寄生电阻，COX1、COX2是由介质层带来的寄生电容，RSUB1、RSUB2是硅衬底带来的寄生电阻，CSUB1、CSUB2是硅衬底带来的寄生电容；ROX1与COX1、RSUB1与CSUB1分别并联后，与RBP1再共同串联成左网络支路；同样，ROX2与COX2、RSUB2与CSUB2分别并联后，与RBP2共同串联成右网络支路。
中间的网络支路由一个电阻与一组子网络相互串联而成，该子网络则由一个电阻与一个电容串联后再与一个电容并联而成，如图上所示，RSUB3、RSUB4是硅衬底带来的分布式耦合电阻，CSUB3和CSUB4是硅衬底带来的分布式耦合电容。RSUB4与CSUB4串联后，再与CSUB3并联成子网络，然后再与RSUB3串联，构成中间网络支路。
左、右网络支路的一端分别与中间网络支路连接，另一端接地。左、右网络支路与中间网络支路连接的那端分别作为射频端口1和射频端口2。
可见，本发明的射频压焊块等效电路模型，不仅包括了射频压焊块的金属串联电阻，而且还包括了由射频压焊块下面的介质层和硅衬底所带来的寄生电阻和寄生电容，以及由硅衬底所致的相邻射频压焊块之间的耦合电阻和耦合电容，即该等效电路模型充分考虑了涉及射频压焊块物理结构的各个部分以及相邻射频压焊块之间的半导体衬底对其高频电学特性的影响，因此，可以直接用于射频压焊块的高频电路仿真，模拟射频压焊块在高频下的电学特性。
在上述射频压焊块等效电路模型基础上，本发明还提出了一套相应的模型参数提取方法。
在提取模型参数前，需要首先对射频压焊块进行射频测试，将射频探针稳定地放置在压焊块上，保证两者接触良好，同时，扫描一组频率（0.1GHz～50 GHz），得到不同频率点上的单端口高频散射参数（S参数）、高频阻抗参数（Z参数）和高频导纳参数（Y参数）。其中，S参数包括S11（射频端口1的反射系数）、S12（射频端口的反向传输系数）、S22（射频端口2的反射系数）和S21（射频端口的正向传输系数）；Z参数包括Z11（射频端口1的输入阻抗）和Z22（射频端口2的输出阻抗）； Y参数包括Y11（射频端口1的输入导纳）和Y22（射频端口2的输出导纳）。
得到射频压焊块的上述三组高频参数之后，按照以下方法提取射频压焊块等效电路模型参数：
（1）根据高频阻抗参数（Z11和Z22参数）与不同频率点的关系数据曲线，利用数值优化及曲线拟合的建模方法（即反复调整模型元件的数值，使高频参数的仿真值与实测数据保持一致），确定射频压焊块的串联电阻RBP1、RBP2的数值。
（2）将介质层所带来的寄生电阻ROX1、ROX2设为经验值50e3欧姆， 同时根据高频导纳参数（Y11和Y22参数）与不同频率点的关系数据曲线，利用数值优化及曲线拟合的建模方法，确定介质层所带来的寄生电容COX1、COX2的数值。
（3）将硅衬底所带来的寄生电容CSUB1、CSUB2设为经验值50e-15法拉，同时根据高频散射参数（S11和S22 参数）与不同频率点的关系数据曲线，利用数值优化及曲线拟合的建模方法，确定硅衬底所带来的寄生电阻RSUB1、RSUB2的数值。
（4）将硅衬底所带来的耦合电容CSUB3设为经验值50e-15法拉，同时根据高频散射参数（S21和S12参数）与不同频率点的关系数据曲线，利用数值优化及曲线拟合的建模方法，确定硅衬底所带来的耦合电容CSUB4以及耦合电阻RSUB3、RSUB4的数值。
应用上述方法后，射频压焊块等效电路模型的参数的提取效率可以得到较大的提高。

Claims (7)

1.一种射频压焊块等效电路模型，其特征在于，
该射频压焊块等效电路模型呈∏型网络结构，分为左、中、右三个网络支路；
左、右两个网络支路分别由射频压焊块的串联电阻与两组子网络相互串联而成，其中，一组子网络由介质层带来的寄生电阻和寄生电容并联而成，另一组子网络由硅衬底带来的寄生电阻和寄生电容并联而成；左、右网络支路与中间网络支路连接的一端作为射频端口，另一端接地；
中间网络支路由硅衬底带来的耦合电阻与一组子网络串联而成，该子网络由硅衬底带来的耦合电阻和耦合电容串联后,再与另一个耦合电容并联而成。
2.一种权利要求1所述模型的参数提取方法，其特征在于，包括以下步骤：
1）测定射频压焊块在不同频率点上的单端口高频散射参数、高频阻抗参数和高频导纳参数；所述高频散射参数包括S11、S12、S22和S21；
2）根据步骤1）测得的高频阻抗参数与不同频率点的关系数据曲线，确定射频压焊块的串联电阻的数值；
3）将介质层带来的寄生电阻设为一经验值，根据步骤1）测得的高频导纳参数与不同频率点的关系数据曲线，确定介质层带来的寄生电容的数值；
4）将硅衬底带来的寄生电容设为一经验值，根据步骤1）测得的高频散射参数S11和S22与不同频率点的关系数据曲线，确定硅衬底带来的寄生电阻的数值；
5）将硅衬底带来的一个耦合电容设为一经验值，根据步骤1）测得的高频散射参数S12和S21与不同频率点的关系数据曲线，确定硅衬底带来的耦合电阻和另一个耦合电容的数值。
3.如权利要求2所述的方法，其特征在于，步骤1）中，所述频率范围为0.1GHz～50 GHz。
4.如权利要求2所述的方法，其特征在于，步骤2）至5）中，采用数值优化与曲线拟合的建模方法，确定各步骤中的电阻、电容的数值。
5.如权利要求2所述的方法，其特征在于，步骤3）中，所述经验值为50e3欧姆。
6.如权利要求2所述的方法，其特征在于，步骤4）中，所述经验值为50e-15法拉。
7.如权利要求2所述的方法，其特征在于，步骤5）中,将耦合电容CSUB3设为50e-15法拉。
CN 201110213180 2011-07-28 2011-07-28 射频压焊块等效电路模型及其参数提取方法 Active CN102419783B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110213180 CN102419783B (zh) 2011-07-28 2011-07-28 射频压焊块等效电路模型及其参数提取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110213180 CN102419783B (zh) 2011-07-28 2011-07-28 射频压焊块等效电路模型及其参数提取方法

Publications (2)

Publication Number Publication Date
CN102419783A CN102419783A (zh) 2012-04-18
CN102419783B true CN102419783B (zh) 2013-04-24

Family

ID=45944195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110213180 Active CN102419783B (zh) 2011-07-28 2011-07-28 射频压焊块等效电路模型及其参数提取方法

Country Status (1)

Country Link
CN (1) CN102419783B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102799732B (zh) * 2012-07-18 2018-02-27 上海集成电路研发中心有限公司 后道金属互连层寄生电容统计模型的获取方法
CN103678750B (zh) * 2012-09-25 2016-08-31 上海华虹宏力半导体制造有限公司 硅通孔阵列结构的射频模型方法
CN110618374B (zh) * 2019-10-16 2021-11-09 普联技术有限公司 射频芯片Loadpull测试方法及系统
CN113933591A (zh) * 2021-09-27 2022-01-14 华中科技大学 一种螺线管微线圈集总电参数的测量方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1908943B (zh) * 2005-08-05 2011-12-21 爱斯泰克（上海）高频通讯技术有限公司 硅基在片螺旋电感等效电路单π对称模型参数的提取方法
KR100859475B1 (ko) * 2006-12-29 2008-09-24 동부일렉트로닉스 주식회사 파라미터의 직접 추출법으로 가변 커패시터를 모델링하는방법
CN101727507B (zh) * 2008-11-04 2012-02-29 上海华虹Nec电子有限公司 射频压焊块等效电路电学模型

Also Published As

Publication number Publication date
CN102419783A (zh) 2012-04-18

Similar Documents

Publication Publication Date Title
CN102103167B (zh) 基于级联的去嵌入方法
CN102419783B (zh) 射频压焊块等效电路模型及其参数提取方法
US10629756B2 (en) Semiconductor structure
US7855614B2 (en) Integrated circuit transmission lines, methods for designing integrated circuits using the same and methods to improve return loss
CN102411659B (zh) 硅片通孔等效电路模型及模型参数提取方法
US9576915B2 (en) IC-package interconnect for millimeter wave systems
JP5671420B2 (ja) スイッチ素子とインダクタとを含む構造体および半導体回路ならびにこれらに関する設計構造を実施する機械可読媒体
Gu et al. High-density silicon carrier transmission line design for chip-to-chip interconnects
CN103294423A (zh) 包括信号发射电路的芯片、芯片间通信系统及其配置方法
Sun et al. Passive equalizer design for through silicon vias with perfect compensation
CN107195563A (zh) 寄生rc网络的提取方法
CN106602201B (zh) 一种功率分配器
CN101727507B (zh) 射频压焊块等效电路电学模型
CN102313862B (zh) 片上型四端口射频器件射频测试的去嵌方法
Sun et al. Equivalent-circuit modeling for multilayer capacitors based on coupled transmission-line theory
CN102375101A (zh) 采用不同层金属引线连出的无源器件测试去嵌方法
Goto et al. New on-chip de-embedding for accurate evaluation of symmetric devices
den Dekker et al. Passi4: The next technology for passive integration on silicon
CN103531443B (zh) 半导体器件及其制造方法
CN217640208U (zh) 一种双t型mim电容等效电路
CN109522608A (zh) 一种高平衡性的反向片上电容对结构
Wang et al. Electrical characteristics of a novel interposer technique using ultra-low-resistivity silicon-pillars with polymer insulation as TSVs
Iguchi et al. A signal and power integrity oriented packaging for low cost and high performance systems
Müller et al. Analytical calculation of conduction and displacement current contributions in PCB return current paths
Soorya Krishna et al. Impedance Matching in Multi-Layer Interconnect Structures to Minimize Signal Reflections in High Speed Applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131230

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131230

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.