CN102799732B - 后道金属互连层寄生电容统计模型的获取方法 - Google Patents

后道金属互连层寄生电容统计模型的获取方法 Download PDF

Info

Publication number
CN102799732B
CN102799732B CN201210249620.XA CN201210249620A CN102799732B CN 102799732 B CN102799732 B CN 102799732B CN 201210249620 A CN201210249620 A CN 201210249620A CN 102799732 B CN102799732 B CN 102799732B
Authority
CN
China
Prior art keywords
layer
metal interconnecting
interconnecting layer
metal
parasitic capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210249620.XA
Other languages
English (en)
Other versions
CN102799732A (zh
Inventor
任铮
胡少坚
周伟
陈寿面
赵宇航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201210249620.XA priority Critical patent/CN102799732B/zh
Priority to US14/363,357 priority patent/US9471739B2/en
Priority to PCT/CN2012/084898 priority patent/WO2014012310A1/en
Publication of CN102799732A publication Critical patent/CN102799732A/zh
Application granted granted Critical
Publication of CN102799732B publication Critical patent/CN102799732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种后道金属互连层寄生电容统计模型的获取方法，包括：采用主成分分析法，将相关的N层金属互连层的单层耦合电容的测量统计数据转化为M个独立不相关的变量，并提取所述M个独立不相关的变量的后道工艺参数及其统计分布，并获得正交映射矩阵及特征值，根据所述M个独立不相关的变量的后道工艺参数及其统计分布、以及正交映射矩阵及特征值，获取能够反映相关的各层金属互连层的耦合电容相关性以及各金属互连层的后道工艺参数统计分布的后道金属互连层寄生电容统计模型。

Description

后道金属互连层寄生电容统计模型的获取方法
技术领域
本发明涉及集成电路领域，尤其涉及一种用于获得后道金属互连层寄生电容的统计模型提取方法。
背景技术
半导体集成电路工艺的关键尺寸发展到深亚微米之后，后道互连工艺产生的寄生电容、电阻引入的延时开始超过MOSFET引入的栅电容延迟成为电路总体延时的最主要部分，从而也成为影响集成电路芯片性能的最主要瓶颈之一。版图寄生参数提取工具(LPE：Layout Parasitic Extraction)的准确性与效率对于集成电路设计与验证来说不可或缺。目前业界存在多种将后道互连寄生效应引入整体电路仿真的技术与商业工具。但是，针对工艺差异对后道互连寄生效应的影响乃至具体计算和统计模型相关的研究少之又少。尤其是缺少互连层次的几何参数，例如金属互连层的厚度、宽度或电介质层厚度宽度的相关性统计模型研究。
目前业界普遍采用的后道互连电阻电容寄生参数提取方法是通过LPE工具软件按照典型互连工艺格式(ITF：Interconnection Technology Format)确定每一金属互连层、电介质层的厚度、介电常数、受工艺影响的形貌变化等工艺参数数值；并据此演算生成单位面积的寄生电阻、电容提取规则；最终按照提取规则针对具体电路后道互连线版图提取出对应的电路网表各节点寄生电阻、电容。一旦ITF中所有工艺参数数值确定，同一电路中的各节点寄生电阻、电容数值也就确定。为了评估后道寄生电阻、电容受工艺影响的差异，通常会根据工艺监测到的参数极值制作角(Corner)ITF文件。这样集成电路的设计者们可以通过这一方法评估在极端工艺条件下产品功能是否会受到影响。但在大多数情况下这一方法会夸大工艺差别对电路引入的影响，设计者们为了能在最坏情况下保障电路的功能健全往往不得不在电路的功耗等方面做出牺牲，从而造成“过设计”。幸运的是，这一问题得到了越来越多的关注，目前已有一些进行后道寄生参数统计模型或是表述工艺差异对后道寄生影响的参数提取方法被提出。但这些方法都尚未成熟，还有待进一步改进和完善。
发明内容
本发明的目的是如何进行工艺差异相关的互连寄生参数提取以及这些参数存在的相关性与分布统计，以完整的从测量、仿真到验证的包含前道器件与后道寄生效应在内的集成电路统计模型建立流程。
为解决上述技术问题，本发明提供一种后道金属互连层寄生电容统计模型的获取方法，包括：采用主成分分析法，将相关的N层金属互连层的单层耦合电容的测量统计数据转化为M个独立不相关的变量，并提取所述M个独立不相关的变量的后道工艺参数及其统计分布，并获得正交映射矩阵及特征值，根据所述M个独立不相关的变量的后道工艺参数及其统计分布、以及正交映射矩阵及特征值，获取能够反映相关的各层金属互连层的耦合电容相关性以及各金属互连层的后道工艺参数统计分布的后道金属互连层寄生电容统计模型。
进一步的，所述后道金属互连层寄生电容统计模型的获取方法，包括以下步骤：
制造N层相关的金属互连层的测量结构，并测量各金属互连层的后道工艺参数和单层耦合电容值，其中N为大于2的正整数；
使用主成分分析法对所述各金属互连层的单层耦合电容值进行统计分析，以获得N个存在相关性的单层耦合电容变量，其中N为大于2的正整数；
将N个存在相关性的单层耦合电容变量转化为M个独立不相关的变量，其中M为小于等于N的正整数，并得到正交映射矩阵及其特征值，其中M小于等于N；
对所述M个独立不相关的变量进行统计分析，以获得所述M个独立不相关的变量的后道工艺参数和统计分布，其中所述后道工艺参数和统计分布、以及正交映射矩阵及其特征值用于表述所述N个存在相关性的单层耦合电容变量；
根据所述M个独立不相关的变量对应的工艺参数和统计分布及正交映射矩阵和特征值，以获得包括所述M个独立不相关的变量的后道工艺参数及其统计参数文件的工艺参数文件，并建立能够反映各金属互连层的耦合电容相关性和各金属互连层后道工艺参数的工艺参数文件；
根据所述工艺参数文件，获取所述后道金属互连层寄生电容统计模型。
进一步的，所述金属互连层的后道工艺参数包括金属互连层的厚度、线宽及线间距。
进一步的，所述测量结构为包括N层单层梳状金属互连层的耦合寄生电容测量结构，用以获得金属互连层的厚度与金属互连层的宽度受光刻工艺及刻蚀工艺的影响参数。
进一步的，所述测量结构为包括相邻层间互相交叉的不同层次金属互连层的梳状层间寄生电容测量结构，用以获得相邻两金属互连层之间的电介质层的厚度与所述电介质层的介电常数的影响参数。
进一步的，所述测量结构为由奇数反相器组成的环形振荡器，用以获得在反相器的延时只会受反相器间的互连线寄生参数影响的情况下，单个反相器的延时的影响参数。
进一步的，相邻的所述反相器之间连接有同一单层耦合金属电容，所述同一单层耦合金属电容的尺寸小于等于所述寄生电容测量结构面积的十分之一，用以获得小面积单层耦合金属电容。
进一步的，相邻的所述反相器之间连接有同一层间金属电容，所述同一层间金属电容的尺寸小于等于所述寄生电容测量结构面积的十分之一，用以获得小面积层间金属电容。
进一步的，第K层金属互连层的总体寄生电容Ctotal由下列公式表述：
Ctotal＝Ccoupling+CILD1+CILD2
Ccoupling＝Cptop1+Cptop2+Cpbot1+Cpbot2+CIMD1+C IMD2
Ccoupling∝εIMD(T*L/S)
CILD1∝εILD1(W*L/H1)
CILD2∝εILD1(W*L/H2)
其中CILD1表示金属互连层与其上一层金属互连层之间的层间寄生电容；CILD2表示第N层金属互连层与其下一层金属互连层之间的层间寄生电容；Cptop1,Cpbot1,Cptop2,Cpbot2,CIMD1和CIMD2为第N层金属互连层中相邻的金属互连层之间的耦合电容；H1、H2为第K层金属互连层下的电介质层和第K层金属互连层上的电介质层的厚度；W为第K层金属互连层的线宽；S为第K层金属互连层中相邻互连线之间的水平间距；T为第K层金属互连层的厚度，所述K为大于等于1小于等于N的正整数。
进一步的，假设VCMcoupling＝[CM2coupling,CM3coupling,…CMNcoupling]为一个随机变量矢量，VCMncoupling(n＝2，…N)为高斯分布中的随机变量，μ＝[μM2coupling,…μMNcoupling]为VCMcoupling的平均变量，Cv为VCMcoupling的协方差矩阵，
不相关变量以如下公式表示：其中A＝[e1,…eN]为正交映射矩阵，ei为特征值λi的相应的特征变量λi ei＝Cv ei；
则随机变量的分布为
ui为的平均值，σi是的标准偏差。
相关随机变量矢量VCMcoupling通过不相关的正交规范化随机变量ξi表示：
其中aij为正交映射矩阵A中第j行第j列元素。
进一步的，所述获取方法还包括根据所述测量结构进行仿真，并测量获得仿真电容值，将所述仿真电容值与所述测量结构的实际电容测量值进行对照，以获得测量结构的典型互连工艺参数文件。
进一步的，采用3D仿真设备对测量结构进行仿真，以获得所述测量结构的仿真电容值。
进一步的，所述获取方法还包括，单独对与其他金属互连层不相关的金属互连层的单层耦合电容和层间寄生电容进行统计分析，提取所述不相关的金属互连层的后道工艺参数及其统计分布，后道工艺参数及其统计分布能够反映不相关的金属互连层后道工艺参数的统计分布和层间介电层的后道工艺参数的统计分布。
综上所述，本发明所述后道金属互连层寄生电容统计模型的获取方法通过采用主成分分析法，将相关的N层金属互连层的单层耦合电容的测量统计数据转化为M个独立不相关的变量，并提取所述M个独立不相关的变量的后道工艺参数及其统计分布，并获得正交映射矩阵及特征值，根据所述M个独立不相关的变量的后道工艺参数及其统计分布、以及正交映射矩阵及特征值，获取能够反映相关的各层金属互连层的耦合电容相关性以及各金属互连层的后道工艺参数统计分布的后道金属互连层寄生电容统计模型。
综上所述，本发明所述后道金属互连层寄生电容统计模型的获取方法提出了针对半导体后道工艺不同金属层次的金属互连层同层耦合电容之间相关性的测量结构、分析手段与模型建立方法，并采用主成分分析法，将相关的N层金属互连层的单层耦合电容的测量统计数据转化为M个独立不相关的变量，并提取所述M个独立不相关的变量的后道工艺参数及其统计分布，并获得正交映射矩阵及特征值，根据所述M个独立不相关的变量的后道工艺参数及其统计分布、以及正交映射矩阵及特征值，获取能够反映相关的各层金属互连层的耦合电容相关性以及各金属互连层的后道工艺参数统计分布的后道金属互连层寄生电容统计模型，从而对传统半导体集成电路设计流程中的后道仿真进行了完善和补充，使得后道仿真能够反映后道各层次受半导体工艺影响产生的波动，尤其能够反映同金属层次的金属互连层同层耦合电容之间相关性，进而通过建立金属互连层的统计模型，并结合工艺差异的相关性获得金属互连层统计模型的参数，从而利用所述工艺差异相关的金属互连层统计模型根据第二层至第N层金属互连层的几何尺寸、第一层金属互连层的几何尺寸以及第一层至第N层金属互连层的层间的几何尺寸确定待检测的后道金属互连层的电容。
附图说明
图1为本发明一实施例中金属互连层的测量结构的剖面图。
图2为本发明一实施例中典型互连工艺参数文件提取流程。
图3为本发明一实施例中金属互连层的测试结构的结构示意图。其中a)为梳状的单层金属耦合电容版图；b)为互相交叉的不同金属互连层梳状层间电容版图；c)为反相器之间与相同尺寸的单层耦合金属电容相连的环形振荡器；d)为反相器之间与相同尺寸的层间金属电容相连的环振。
图4为本发明一实施例中金属互连层的测试结构的3D结构示意图。其中a)为梳状单层金属耦合电容结构；b)为交叉层间金属电容结构。
图5为本发明一实施例中工艺差异相关的角ITF文件制作流程示意图。
图6为本发明一实施例中同一层金属耦合电容结构测量结果正交回归分析，其中a)为第二层金属互连层与第三层金属互连层，b)为第二层金属互连层与第四层金属互连层，c)为第二层金属互连层与第五层金属互连层，d)为第二层金属互连层与第七层金属互连层。
图7为本发明一实施例中第一层与第二层金属互连层耦合电容测量值正交回归分析示意图。
图8为本发明一实施例中第一层与第二层金属互连层的层间电容与第二层与第三层金属互连层的层间电容的测量值正交回归分析示意图。
图9为本发明一实施例中工艺差异相关的金属互连层统计模型参数的提取流程示意图。
图10为显示了反相器之间负载M1/M2层间电容和负载M1同层耦合电容的环形振荡器蒙特卡洛仿真统计数据分布与测量统计数据分布的对照图。其中a)为负载M1/M2层间电容的环振；b)为负载M1耦合电容的环振，实线为仿真数据分布，柱状体为测量数据。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
本发明所述后道金属互连层寄生电容统计模型的获取方法的核心思想是通过采用主成分分析法，将相关的N层金属互连层的单层耦合电容的测量统计数据转化为M个独立不相关的变量，并提取所述M个独立不相关的变量的后道工艺参数及其统计分布，并获得正交映射矩阵及特征值，根据所述M个独立不相关的变量的后道工艺参数及其统计分布、以及正交映射矩阵及特征值，获取能够反映相关的各层金属互连层的耦合电容相关性以及各金属互连层的后道工艺参数统计分布的后道金属互连层寄生电容统计模型。
本发明提供一实施例中，后道金属互连层寄生电容统计模型的获取方法，包括以下步骤：步骤S01：制造N层相关的金属互连层的测量结构，并测量各金属互连层的后道工艺参数和单层耦合电容值，其中N为大于2的正整数；
步骤S02：使用主成分分析法对所述各金属互连层的单层耦合电容值进行统计分析，以获得N个存在相关性的单层耦合电容变量，其中N为大于2的正整数；
步骤S03：将N个存在相关性的单层耦合电容变量转化为M个独立不相关的变量，其中M为小于等于N的正整数，并得到正交映射矩阵及其特征值，其中M小于等于N；
步骤S04：对所述M个独立不相关的变量进行统计分析，以获得所述M个独立不相关的变量的后道工艺参数和统计分布，其中所述后道工艺参数和统计分布、以及正交映射矩阵及其特征值用于表述所述N个存在相关性的单层耦合电容变量；
步骤S05：根据所述M个独立不相关的变量对应的工艺参数和统计分布及正交映射矩阵和特征值，以获得包括所述M个独立不相关的变量的后道工艺参数及其统计参数文件的工艺参数文件，并建立能够反映各金属互连层的耦合电容相关性和各金属互连层后道工艺参数的工艺参数文件；
步骤S06：根据所述工艺参数文件，获取所述后道金属互连层寄生电容统计模型。
以下详细说明本发明一实施例中后道金属互连层寄生电容统计模型的获取方法，图1为本发明一实施例中金属互连层的测量结构的剖面图。结合图1，第n层金属互连层的总体寄生电容Ctotal由下列公式表述：
Ctotal＝Ccoupling+CILD1+CILD2
Ccoupling＝Cptop1+Cptop2+Cpbot1+Cpbot2+CIMD1+C IMD2
Ccoupling∝εIMD(T*L/S)
CILD1∝εILD1(W*L/H1)
CILD2∝εILD1(W*L/H2)
其中，CILD1表示金属互连层与其上一层金属互连层之间的层间寄生电容；CILD2表示第n层金属互连层与其下一层金属互连层之间的层间寄生电容；Cptop1,Cpbot1,Cptop2,Cpbot2,CIMD1和CIMD2为第n层金属互连层中相邻的金属互连层之间的耦合电容；H1、H2为第n层金属互连层下的电介质层和第n层金属互连层上的电介质层的厚度；W为第n层金属互连层的线宽；S为第n层金属互连层中相邻互连线之间的水平间距；T为第n层金属互连层的厚度。
在制造N层相关的金属互连层的测量结构后，需要提取金属互连结构的典型互连工艺参数文件(ITF文件)，图2为本发明一实施例中典型互连工艺参数文件(ITF文件)提取流程，所述典型互连工艺参数文件(ITF文件)提取流程包括3D数值模拟仿真过程、寄生参数提取过程和测量结构的电容结果的提取过程。所述ITF文件由这些后道工艺的几何参数具体数值和电介质层的介电常数数值描述组成。其中，使用3D场效应仿真软件(SynopsysRaphael 3D或Raphael NXT)可以对不同尺寸的金属互连层各寄生电容进行仿真并得到理想情况下的电容数值，而在确定的ITF文件基础上，同样可以通过LPE软件工具(SynopsysSTAR RC)演算生成寄生参数的提取规则，其中寄生参数包括寄生电阻和电容等，其中的区别在于，3D仿真软件采用的计算方法是精度较高耗时较长的数值模拟仿真法，而LPE软件工具生成的提取规则计算方法是精度较低耗时较短的解析模拟法。为了保障提取规则的准确性，需要使用测量结构的实际测量结果和3D数值模拟仿真结果来对ITF文件中的各工艺参数数值进行提取与校正，然后将测量各金属互连层的后道工艺参数和单层耦合电容值等进行工艺校准、提取，最终声场ITF文件。
图3为本发明一实施例中金属互连层的测试结构的结构示意图。其中a)为梳状的单层金属耦合电容的版图；b)为互相交叉的不同金属互连层梳状层间电容的版图；c)为反相器之间与相同尺寸的单层耦合金属电容相连的环形振荡器；d)为反相器之间与相同尺寸的层间金属电容相连的环振。结合图4，本发明中互连寄生电容测量结构可以包括以下五种：
(1)所述互连寄生电容测量结构包括单层梳状金属互连层的耦合寄生电容测量结构，用于提取对应的金属互连层的厚度与金属互连层的宽度受光刻、刻蚀工艺的影响。
(2)所述互连寄生电容测量结构包括互相交叉的不同层次金属互连层的梳状层间寄生电容测量结构，用于提取对应的两相邻金属互连层之间的电介质层厚度与所述电介质层的介电常数。
(3)所述互连寄生电容测量结构包括奇数反相器组成的环形振荡器，用于提取单个反相器受后道寄生效应影响较小情况下的延时。
(4)所述互连寄生电容测量结构包括奇数反相器组成的环形振荡器，反相器与反相器之间用较小尺寸的同一单层耦合金属电容相连。
(5)所述互连寄生电容测量结构包括反相器环形振荡器，反相器之间用较小尺寸的层间金属电容相连。
其中，结构(3)和结构(4)进行对照，可以准确地测量小面积单层耦合金属电容；结构(3)和结构5对照，可以准确地测量小面积层间金属电容；结构(4)与结构(5)也可作为实验电路，将其输出信号周期与使用寄生参数提取规则对电路版图进行抽取后的电路网表仿真信号周期进行比对。
图4为本发明一实施例中金属互连层的测试结构的3D结构示意图。其中a)为梳状单层金属耦合电容结构；b)为交叉层间金属电容结构。
结合图3和图4所示，针对每一金属互连层的测量结构，以及每两金属互连层对应的测量结构，均在3D仿真器中按照版图尺寸构建并进行仿真得到理想情况下该金属测量结构的电容仿真数值。按照前述部分给出的完整提取流程，对各个测量结构进行整个晶圆上逐个扫描的测量，记录每一个不同芯片中同一测量结构的测量结果，并分析其统计分布，得到中值。测量统计中值用以对照该结构的电容仿真数值，进而提取相应的金属互连层、金属互连层间电介质层工艺参数的数值，制作准确的ITF文件。进一步地，根据ITF文件生成的提取规则对上述测量结构进行提取，可以得到各金属互连层电容的提取值。
大尺寸寄生电容测量结构的统计测量中值、仿真值和提取值三者之间的差异可以通过对ITF文件中各层次工艺参数数值的优化、调节来减小。表1为大尺寸寄生电容结构测量、仿真、提取数值对照示意图，表1给出了根据优化之后典型ITF文件得到的所有金属层次相应测量结构最终的寄生电容三值，以N为7，即测量结构共有七层金属互连层为例。它们之间的差异非常小，尤其是提取值与测量值之间的差异，均在5％以下。
表1
图5为本发明一实施例中工艺差异相关的角ITF文件(Corner ITF)的制作流程示意图。如图5所示，典型的ITF(Typical ITF)是根据数据统计中值抽取而来，而Corner ITF则根据数据统计中值±3σ抽取而来，反映的是电容最大、电容最小、电阻最大、电阻最小等几种工艺上的极端情况，以供客户在工艺状况的前提下进行仿真。角ITF文件是将工艺差异相关参数引入后道寄生参数提取的方法。每一个提取的角ITF文件代表一种极端的工艺条件下后道堆叠各的工艺参数数值。表2为展示了各种角ITF文件分别代表的工艺参数数值取值情况。如表2所示，Min表示在工艺制造中监测到的最小值，Max表示监测到的最大值，Median表示中值。
表2
角ITF 线宽 金属互连层厚度 介质层厚度 线间距
Typical.itf Median Median Median Median
Cmin.itf Min Min Max Max
Cmax.itf Max Max Max Max
RCmin.itf Max Max Min Min
RCmax.itf Min Min Min Min
角ITF文件的缺点在于只能固定评估几种极端工艺条件下的寄生效应，且忽略了对各工艺参数之间相关性的分析。
图6为本发明一实施例中同一层金属耦合电容结构测量结果正交回归分析，图6显示了晶圆扫描测量得到的各芯片中不同金属层次的同层耦合电容结构测量结果的统计分布，其中a)为第二层金属互连层与第三层金属互连层，b)为第二层金属互连层与第四层金属互连层，c)为第二层金属互连层与第五层金属互连层，d)为第二层金属互连层与第七层金属互连层。通过正交回归分析发现，M2～M7这6层金属的同层耦合电容相关性均达到或接近90％，这表明制作这6层金属的半导体工艺存在相关性，而用于表述它们的相关ITF工艺差异相关模型参数也需要建立相关性。
不同于使用双道大马士革工艺制作的M2～M7，采用单道大马士革工艺制作的M1金属同层耦合电容与其他6层金属耦合电容间的相关性要小很多。图7显示M1与M2耦合电容测量值的正交回归分析。其相关性小于50％。各层间电容测量值的相关性也极小，图8给出了M1/M2与M2/M3层间电容结构测量值的正交回归分析结果，相关性仅小于20％。因此，各层间电容和M1相关工艺参数可被视为独立变量单独分析提取统计参数。
使用主成分分析法对M2～M7同层耦合寄生电容结构进行分析，所得结果如表3所示。两种主成分即可达到超过95％累积贡献率。这表明6层金属的耦合寄生电容接近线性相关。可将主成分分析所得到的负荷矩阵作为相关系数引入包含统计模型参数的ITF文件中。这样提取出的不同层金属连线耦合寄生电容将相关变化。
表3
其中CMnCoupling表示第N层金属耦合电容测量结构，CintraMnMn+1表示由第N层金属和第N+1层金属构成的层间电容测量结构。所述电容的测量值为统计中值，所述仿真值通过使用3D Raphael进行仿真获得，所述抽取值为通过对待测结构进行抽取获得。
图7为本发明一实施例中第一层与第二层金属互连层耦合电容测量值正交回归分析示意图。图8为本发明一实施例中第一层与第二层金属互连层的层间电容与第二层与第三层金属互连层的层间电容的测量值正交回归分析示意图。结合图7和图8，采用主成分分析法对第一至第N层金属互连层的耦合电容进行统计分析。所述主成分分析法将第二至第N层金属互连层之间互相关联的耦合电容转换为互相独立的耦合电容。
其中，假设VCMcoupling＝[CM2coupling,CM3coupling,…CMNcoupling]为一个随机变量矢量，VCMncoupling(n＝2,…N)为高斯分布中的随机变量，μ＝[μM2coupling,…μMNcoupling]为VCMcoupling的平均变量，Cv为VCMcoupling的协方差矩阵，
不相关变量以如下公式表示：其中A＝[e1,…eN]为正交映射矩阵，ei为特征值λi的相应的特征变量λi ei＝Cv ei；
则随机变量的分布为
ui为的平均值，σi是的标准偏差。
相关随机变量矢量VCMcoupling通过不相关的正交规范化随机变量ξi表示：
其中aij为正交映射矩阵A中第j行第j列元素。
如表4所示，六种耦合电容器的高斯矩阵的变量可以成为两种累积贡献率大于95％的主成分(principal components)，意味着从第二层到第N层CMcoupling可以缩减为具有两个甚至一个变量的向量。
例如，第二层金属互连层的变量电容VCM2coupling可以表示为
其中uM2coupling为CM2coupling的值换和典型互连技术参数。
进一步的，ITP文件的典型参数的变异参数可以从ξ1和ξ2的分配中获得。
表4
本发明一实施例中工艺差异相关后道互连寄生参数提取流程如图9所示。采用该流程对40nm集成电路工艺进行提取得到的ITF文件生成后道参数提取规则；再采用该参数提取规则针对本文测量结构3、4、5的环振电路进行寄生参数提取得到包含后道寄生效应统计模型参数的对应电路网表文件；使用所得网表文件进行蒙特卡洛仿真，所得输出信号周期统计数据与实际测量结构测量统计数据非常吻合。图10显示了反相器之间负载M1/M2层间电容和负载M1同层耦合电容的环形振荡器蒙特卡洛仿真统计数据分布与测量统计数据分布的对照图。图10可见，实际电路(环形振荡器)的测量数据统计分布和仿真数据的统计分布非常接近。具体表现在环形振荡器的输出信号周期测量统计中值与仿真统计中值基本一致，测量数据分布的3σ数值也与仿真3σ数值极为接近。
综上所述，本发明所述后道金属互连层寄生电容统计模型的获取方法提出了针对半导体后道工艺不同金属层次的金属互连层同层耦合电容之间相关性的测量结构、分析手段与模型建立方法，并采用主成分分析法，将相关的N层金属互连层的单层耦合电容的测量统计数据转化为M个独立不相关的变量，并提取所述M个独立不相关的变量的后道工艺参数及其统计分布，并获得正交映射矩阵及特征值，根据所述M个独立不相关的变量的后道工艺参数及其统计分布、以及正交映射矩阵及特征值，获取能够反映相关的各层金属互连层的耦合电容相关性以及各金属互连层的后道工艺参数统计分布的后道金属互连层寄生电容统计模型，从而对传统半导体集成电路设计流程中的后道仿真进行了完善和补充，使得后道仿真能够反映后道各层次受半导体工艺影响产生的波动，尤其能够反映同金属层次的金属互连层同层耦合电容之间相关性，进而通过建立金属互连层的统计模型，并结合工艺差异的相关性获得金属互连层统计模型的参数，从而利用所述工艺差异相关的金属互连层统计模型根据第二层至第N层金属互连层的几何尺寸、第一层金属互连层的几何尺寸以及第一层至第N层金属互连层的层间的几何尺寸确定待检测的后道金属互连层的电容。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (11)

1.一种后道金属互连层寄生电容统计模型的获取方法，其特征在于，
制造N层相关的金属互连层的测量结构，并测量各金属互连层的后道工艺参数和单层耦合电容值，所述金属互连层的后道工艺参数包括金属互连层的厚度、线宽及线间距；
使用主成分分析法对所述各金属互连层的单层耦合电容值进行统计分析，以获得N个存在相关性的单层耦合电容变量；
将N个存在相关性的单层耦合电容变量转化为M个独立不相关的耦合电容变量，并得到所述M个独立不相关的耦合电容变量的正交映射矩阵及所述正交映射矩阵的特征值；
对所述M个独立不相关的耦合电容变量进行统计分析，以获得所述M个独立不相关的耦合电容变量的后道工艺参数和所述后道工艺参数的统计分布，其中所述后道工艺参数和所述后道工艺参数的统计分布、以及正交映射矩阵和所述正交映射矩阵的特征值用于表述所述N个存在相关性的单层耦合电容变量；
根据所述M个独立不相关的耦合电容变量对应的工艺参数和所述后道工艺参数的统计分布及正交映射矩阵和所述正交映射矩阵的特征值，以获得包括所述M个独立不相关的耦合电容变量的后道工艺参数及所述后道工艺参数的统计参数的工艺参数文件，并建立能够反映各金属互连层的耦合电容相关性和各金属互连层后道工艺参数的工艺参数文件；
根据所述工艺参数文件，获取所述后道金属互连层寄生电容统计模型。
2.如权利要求1所述的后道金属互连层寄生电容统计模型的获取方法，其特征在于，所述测量结构为包括N层单层梳状金属互连层的耦合寄生电容测量结构，用以获得金属互连层的厚度与金属互连层的宽度受光刻工艺及刻蚀工艺的影响参数。
3.如权利要求1所述的后道金属互连层寄生电容统计模型的获取方法，其特征在于，所述测量结构为包括相邻层间互相交叉的不同层次金属互连层的梳状层间寄生电容测量结构，用以获得相邻两金属互连层之间的电介质层的厚度与所述电介质层的介电常数的影响参数。
4.如权利要求3所述的后道金属互连层寄生电容统计模型的获取方法，其特征在于，所述测量结构为由奇数反相器组成的环形振荡器，用以获得在反相器的延时只会受反相器间的互连线寄生参数影响的情况下，单个反相器的延时的影响参数。
5.如权利要求4所述的后道金属互连层寄生电容统计模型的获取方法，其特征在于，相邻的所述反相器之间连接有同一单层耦合金属电容，所述同一单层耦合金属电容的尺寸小于等于所述寄生电容测量结构面积的十分之一，用以获得小面积单层耦合金属电容。
6.如权利要求4所述的后道金属互连层寄生电容统计模型的获取方法，其特征在于，相邻的所述反相器之间连接有同一层间金属电容，所述同一层间金属电容的尺寸小于等于所述寄生电容测量结构面积的十分之一，用以获得小面积层间金属电容。
7.如权利要求1所述的后道金属互连层寄生电容统计模型的获取方法，其特征在于，第n层金属互连层的总体寄生电容Ctotal由下列公式表述：
Ctotal＝Ccoupling+CILD1+CILD2
Ccoupling＝Cptop1+Cptop2+Cpbot1+Cpbot2+CIMD1+CIMD2
Ccoupling∝εIMD(T*L/S)
CILD1∝εILD1(W*L/H1)
CILD2∝εILD1(W*L/H2)
其中Ccoupling表示第n层金属互连层中相邻的金属互连层之间的总耦合电容；CILD1表示第n层金属互连层与其上一层金属互连层之间的层间寄生电容；CILD2表示第n层金属互连层与其下一层金属互连层之间的层间寄生电容；Cptop1,Cpbot1,Cptop2,Cpbot2,CIMD1和CIMD2为第n层金属互连层中相邻的金属互连层之间的耦合电容；H1、H2为第n层金属互连层下的电介质层和第n层金属互连层上的电介质层的厚度；W为第n层金属互连层的线宽；S为第n层金属互连层中相邻互连线之间的水平间距；T为第n层金属互连层的厚度，所述n为大于等于1小于等于N的正整数。
8.如权利要求7所述的后道金属互连层寄生电容统计模型的获取方法，其特征在于，假设VCMcoupling＝[CM2coupling,CM3coupling,…CMNcoupling]为一个随机变量矢量，VCMncoupling(n＝2,…N)为高斯分布中的随机变量，μ＝[μM2coupling,…μMNcoupling]为VCMcoupling的平均变量，Cv为VCMcoupling的协方差矩阵，
不相关变量φ＝[φ2,…φN]以如下公式表示：φ＝A(VCMcoupling–μ)，其中A＝[e1,…eN]为正交映射矩阵，ei为特征值λi的相应的特征变量λiei＝Cvei；
则随机变量φi的分布为
φi＝ui+σiξi(i＝2,3..N)，ui为φi的平均值，σi是φi的标准偏差；
相关随机变量矢量VCMcoupling通过不相关的正交规范化随机变量ξi表示：
<mfenced open = "" close = ""> <mtable> <mtr> <mtd> <mrow> <msub> <mi>V</mi> <mrow> <mi>C</mi> <mi>M</mi> <mi>c</mi> <mi>o</mi> <mi>u</mi> <mi>p</mi> <mi>l</mi> <mi>i</mi> <mi>n</mi> <mi>g</mi> </mrow> </msub> <mo>=</mo> <msup> <mi>A</mi> <mrow> <mo>-</mo> <mn>1</mn> </mrow> </msup> <msub> <mi>&amp;beta;</mi> <mi>i</mi> </msub> <mo>+</mo> <mi>&amp;mu;</mi> </mrow> </mtd> </mtr> <mtr> <mtd> <mrow> <mo>=</mo> <munderover> <mo>&amp;Sigma;</mo> <mrow> <mi>j</mi> <mo>=</mo> <mn>1</mn> </mrow> <mi>n</mi> </munderover> <mrow> <mo>(</mo> <msub> <mi>a</mi> <mrow> <mi>i</mi> <mi>j</mi> </mrow> </msub> <msqrt> <msub> <mi>&amp;lambda;</mi> <mi>j</mi> </msub> </msqrt> <msub> <mi>&amp;xi;</mi> <mi>j</mi> </msub> <mo>+</mo> <msub> <mi>u</mi> <mi>i</mi> </msub> <mo>)</mo> </mrow> <mo>,</mo> <mi>i</mi> <mo>=</mo> <mn>2</mn> <mo>,</mo> <mn>...</mn> <mo>,</mo> <mi>N</mi> </mrow> </mtd> </mtr> </mtable> </mfenced>
其中aij为正交映射矩阵A中第i行第j列元素。
9.如权利要求1所述的后道金属互连层寄生电容统计模型的获取方法，其特征在于，所述获取方法还包括根据所述测量结构进行仿真，并测量获得仿真电容值，将所述仿真电容值与所述测量结构的实际电容测量值进行对照，以获得测量结构的典型互连工艺参数文件。
10.如权利要求9所述的后道金属互连层寄生电容统计模型的获取方法，其特征在于，采用3D仿真设备对测量结构进行仿真，以获得所述测量结构的仿真电容值。
11.如权利要求1所述的后道金属互连层寄生电容统计模型的获取方法，其特征在于，所述获取方法还包括，单独对与其他金属互连层不相关的金属互连层的单层耦合电容和层间寄生电容进行统计分析，提取所述不相关的金属互连层的后道工艺参数及其统计分布，后道工艺参数及其统计分布能够反映不相关的金属互连层后道工艺参数的统计分布和层间介电层的后道工艺参数的统计分布。
CN201210249620.XA 2012-07-18 2012-07-18 后道金属互连层寄生电容统计模型的获取方法 Active CN102799732B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210249620.XA CN102799732B (zh) 2012-07-18 2012-07-18 后道金属互连层寄生电容统计模型的获取方法
US14/363,357 US9471739B2 (en) 2012-07-18 2012-11-20 Integrated circuit (IC) design method with enhanced circuit extraction models
PCT/CN2012/084898 WO2014012310A1 (en) 2012-07-18 2012-11-20 Integrated circuit (ic) design method with enhanced circuit extraction models

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210249620.XA CN102799732B (zh) 2012-07-18 2012-07-18 后道金属互连层寄生电容统计模型的获取方法

Publications (2)

Publication Number Publication Date
CN102799732A CN102799732A (zh) 2012-11-28
CN102799732B true CN102799732B (zh) 2018-02-27

Family

ID=47198842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210249620.XA Active CN102799732B (zh) 2012-07-18 2012-07-18 后道金属互连层寄生电容统计模型的获取方法

Country Status (3)

Country Link
US (1) US9471739B2 (zh)
CN (1) CN102799732B (zh)
WO (1) WO2014012310A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9477803B2 (en) 2014-07-30 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating techfile having reduced corner variation value
US10635848B1 (en) * 2014-10-28 2020-04-28 Cadence Design Systems, Inc. System and method for electrically and spatially aware parasitic extraction
US9558314B2 (en) * 2014-12-23 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of designing circuit layout and system for implementing the same
CN106250586B (zh) * 2016-07-18 2020-10-02 上海集成电路研发中心有限公司 一种提取FinFET寄生电容模型的方法
US10409938B2 (en) 2017-06-15 2019-09-10 International Business Machines Corporation Method of parameter creation
US10956646B2 (en) * 2017-10-12 2021-03-23 Texas Instruments Incorporated Customizing circuit layout design rules for fabrication facilities
CN108427858A (zh) * 2018-06-13 2018-08-21 长江存储科技有限责任公司 Spice模型参数获取方法及spice模型参数获取装置
CN110674612B (zh) * 2019-09-25 2023-03-24 华东师范大学 集成电路工艺后道互连寄生电容电阻的建模方法
CN112765916B (zh) * 2021-01-22 2024-02-20 上海华虹宏力半导体制造有限公司 集成电路后仿真参数网表的生成方法
CN117764020B (zh) * 2024-02-22 2024-04-26 沐曦集成电路(上海)有限公司 芯片设计调整方法、电子设备和介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102095942A (zh) * 2010-12-15 2011-06-15 东南大学 V型线阻抗稳定网络拓扑结构的特性参数分析及校准方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7216320B2 (en) * 2003-11-06 2007-05-08 Clear Shape Technologies, Inc. Delta-geometry timing prediction in integrated circuit fabrication
US7587691B2 (en) * 2005-11-29 2009-09-08 Synopsys, Inc. Method and apparatus for facilitating variation-aware parasitic extraction
US7818698B2 (en) * 2007-06-29 2010-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Accurate parasitic capacitance extraction for ultra large scale integrated circuits
CN102222131A (zh) * 2011-05-16 2011-10-19 华东师范大学 后道互连延迟模型的提取及验证方法
CN102419783B (zh) * 2011-07-28 2013-04-24 上海华虹Nec电子有限公司 射频压焊块等效电路模型及其参数提取方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102095942A (zh) * 2010-12-15 2011-06-15 东南大学 V型线阻抗稳定网络拓扑结构的特性参数分析及校准方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A novel Variation-aware Interconnection Parasitic Extraction Method for 40nm technology;Ren Zheng;《2012 Spring World Congress on Engineering and Technology》;20120630;639-642 *
数字集成电路物理设计阶段寄生提取与时延计算;公维冰;《中国优秀硕士学位论文全文数据库 信息科技辑》;20101115(第11期);第13、26-34页 *

Also Published As

Publication number Publication date
WO2014012310A1 (en) 2014-01-23
CN102799732A (zh) 2012-11-28
US9471739B2 (en) 2016-10-18
US20140351779A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
CN102799732B (zh) 后道金属互连层寄生电容统计模型的获取方法
CN101369290B (zh) 超大尺寸集成电路的准确寄生电容取得
US10169506B2 (en) Circuit design method and system
US6061508A (en) Modeling and processing of on-chip interconnect capacitance
CN101305372B (zh) 估计电路延迟的方法和设备
CN107038271A (zh) 用于分析互连工艺变化的方法
TW201838052A (zh) 適用於三維晶片的缺陷測試方法及系統
CN103267941B (zh) 一种集成开关电流电路故障模式测试方法
CN1979205B (zh) 集成电路元件可变性测量的方法和集成电路器件
US9311440B2 (en) System and method of electromigration avoidance for automatic place-and-route
Parai et al. Analog circuit fault detection by impulse response-based signature analysis
US20030188280A1 (en) Method of generating optimum skew corners for a compact device model
Abouelyazid et al. Fast and accurate machine learning compact models for interconnect parasitic capacitances considering systematic process variations
US8671382B2 (en) Method of generating RC technology file
CN102222131A (zh) 后道互连延迟模型的提取及验证方法
Zhang et al. An efficient method for chip-level statistical capacitance extraction considering process variations with spatial correlation
Laidani et al. Analog Circuit Fault Classification and Data Reduction Using PCA-ANFIS Technique Aided by K-means Clustering Approach.
WO2023155203A1 (zh) 用于对电路进行仿真的方法、电子设备、计算机可读存储介质和程序产品
CN105653805B (zh) 校正后道寄生互连线模型的方法
Demircan Effects of interconnect process variations on signal integrity
CN1333364C (zh) 基于开路环境导体的三维互连寄生电感快速提取方法
Kalliovirta et al. Gaussian mixture vector autoregression
Aubry et al. Low ESL Multi-terminal Capacitor Modeling
Ren et al. A Novel Variation-Aware Interconnection Parasitic Extraction Method for 40nm Technology
Zhi et al. Multi-Objective Optimization for PSIJ Mitigation and Impedance Improvement Based On PCPS/DR-NSDE in Chiplet-Based 2.5-D Systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant