CN101727507B - 射频压焊块等效电路电学模型 - Google Patents

射频压焊块等效电路电学模型 Download PDF

Info

Publication number
CN101727507B
CN101727507B CN2008100439066A CN200810043906A CN101727507B CN 101727507 B CN101727507 B CN 101727507B CN 2008100439066 A CN2008100439066 A CN 2008100439066A CN 200810043906 A CN200810043906 A CN 200810043906A CN 101727507 B CN101727507 B CN 101727507B
Authority
CN
China
Prior art keywords
brought
radio frequency
silicon substrate
welding block
press welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100439066A
Other languages
English (en)
Other versions
CN101727507A (zh
Inventor
周天舒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2008100439066A priority Critical patent/CN101727507B/zh
Publication of CN101727507A publication Critical patent/CN101727507A/zh
Application granted granted Critical
Publication of CN101727507B publication Critical patent/CN101727507B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种射频压焊块等效电路电学模型，包括串联电阻、介质层所带来的寄生电阻、介质层所带来的寄生电容、硅衬底所带来的寄生电阻、硅衬底所带来的寄生电容；所述介质层所带来的寄生电阻、寄生电容并接，所述硅衬底所带来的寄生电阻、寄生电容并接，所述介质层所带来的寄生电阻、寄生电容并接后一端接所述串联电阻的一端，另一端接所述硅衬底所带来的寄生电阻、寄生电容并接后的一端；然后以上述确定的射频压焊块等效电路电学模型的串联电阻的另一端作为射频端口，将硅衬底所带来的寄生电阻、寄生电容并接后的另一端接地，进行仿真。利用该射频压焊块等效电路电学模型进行射频压焊块仿真，仿真精度高。

Description

射频压焊块等效电路电学模型
技术领域
本发明涉及射频集成电路仿真分析技术，特别涉及一种射频压焊块等效电路电学模型。
背景技术
射频压焊块是现代半导体集成电路中所涉及的器件之一。在射频集成电路的设计中，该器件有广泛的应用。特别是，随着射频集成电路及静电保护电路(ESD)集成度的日益提高，一些输入、输出器件被放置在压焊块的下面(称为CUP(circuit under pad)，或者称为POC(pad oncircuit))。因此，射频压焊块对电路性能的影响变得越来越显著。在现代集成电路的应用中，电路设计的精度往往取决于各器件的电学模型的精度。加之射频集成电路常工作在较高的频率以上，其设计的精度对射频器件的电学模型的精度依赖性更大。因此，射频压焊块等效电路电学模型及模型参数提取方法是射频集成电路领域中一个重要的研发领域。然而，此前开发的射频压焊块等效电路如图1所示，只包含射频压焊块的串联电阻RBP、介质层所带来的寄生电阻ROX、介质层所带来的寄生电容COX、过于简单，在射频领域的仿真精度还达不到射频集成电路设计精度的要求。
发明内容
本发明要解决的技术问题是提供一种射频压焊块等效电路电学模型，利用该射频压焊块等效电路电学模型对射频压焊块进行仿真，仿真精度高。
为解决上述技术问题，本发明的射频压焊块等效电路电学模型，包括串联电阻、介质层所带来的寄生电阻、介质层所带来的寄生电容、硅衬底所带来的寄生电阻、硅衬底所带来的寄生电容；所述介质层所带来的寄生电阻同所述介质层所带来的寄生电容并接，所述硅衬底所带来的寄生电阻同所述硅衬底所带来的寄生电容并接，所述介质层所带来的寄生电阻同所述介质层所带来的寄生电容并接后一端接所述串联电阻的一端，另一端接所述硅衬底所带来的寄生电阻同所述硅衬底所带来的寄生电容并接后的一端；
所述串联电阻的另一端作为进行仿真的射频端口，所述硅衬底所带来的寄生电阻同硅衬底所带来的寄生电容并接后的另一端在进行仿真时接地。
本发明的射频压焊块等效电路电学模型，采用的射频压焊块的等效电路完整地包括了涉及射频压焊块物理结构的各个部分对射频压焊块高频特性的影响，因此，可直接用于射频压焊块的高频电路仿真，仿真精度高，可方便地用来模拟射频压焊块高频的电学特性，提高了对器件电学特性的拟合效果。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明。
图1是现有的射频压焊块等效电路；
图2是本发明的射频压焊块等效电路示意图；
图3是射频阻抗参数与不同频率点的关系数据曲线图；
图4是射频导纳参数与不同频率点的关系数据曲线图；
图5是射频散射参数与不同频率点的关系数据曲线图。
具体实施方式
本发明的射频压焊块等效电路电学模型的一实施方式，包括以下步骤：
步骤一.确定射频压焊块等效电路电学模型。在射频集成电路工艺中能够加以集成的射频压焊块物理结构一般由最上层厚度最厚的金属布线，或由最后两层或三层金属布线所构成。为防止射频压焊块与底下射频集成电路或静电保护电路之间可能存在的电磁串扰，一般紧接着射频压焊块下面是几层介质层，再下面是半导体衬底。根据以上射频压焊块的物理结构，确定射频压焊块等效电路电学模型，如图2所示，RBP是射频压焊块的串联电阻，ROX是介质层所带来的寄生电阻，COX是介质层所带来的寄生电容，RSUB是硅衬底所带来的寄生电阻，CSUB是硅衬底所带来的寄生电容。所述介质层所带来的寄生电阻同所述介质层所带来的寄生电容并接，所述硅衬底所带来的寄生电阻同所述硅衬底所带来的寄生电容并接，所述介质层所带来的寄生电阻同所述介质层所带来的寄生电容并接后一端接所述串联电阻的一端，另一端接所述硅衬底所带来的寄生电阻同所述硅衬底所带来的寄生电容并接后的一端；
步骤二.以上述确定的射频压焊块等效电路电学模型的串联电阻的另一端作为射频端口，将硅衬底所带来的寄生电阻同硅衬底所带来的寄生电容并接后的另一端接地，进行仿真。
所述射频压焊块等效电路电学模型的模型参数提取方法如下：
一.对射频压焊块进行射频测试，将射频探针稳定地放置在压焊块上面，保证两者的良好接触，同时扫描一组频率，从而得到不同频率点上的单端口射频散射参数(S参数)，射频阻抗参数(Z参数)，射频导纳参数(Y参数)。
二.提取射频压焊块等效电路电学模型中的射频压焊块的串联电阻RBP、介质层所带来的寄生电阻ROX、介质层所带来的寄生电容COX、硅衬底所带来的寄生电阻RSUB，硅衬底所带来的寄生电容CSUB；
根据射频阻抗参数(Z参数)与不同频率点的关系数据曲线，利用数值优化及曲线拟合的建模方法，从而确定射频压焊块的串联电阻RBP的数值。一射频阻抗参数(Z参数)与不同频率点的关系数据曲线如图1所示，根据该曲线的幅度，可优化确定射频压焊块的串联电阻RBP的数值。
将介质层所带来的寄生电阻ROX设为10e3～100e3欧姆，可设为10e3欧姆、40e3欧姆、50e3欧姆、60e3欧姆、100e3欧姆等，同时根据射频导纳参数(Y参数)与不同频率点的关系数据曲线，利用数值优化及曲线拟合的建模方法，从而确定介质层所带来的寄生电容COX的数值。一射频导纳参数与不同频率点的关系数据曲线如图4所示，根据该曲线与频率的关系趋势，可优化确定介质层所带来的寄生电容COX的数值。
将硅衬底所带来的寄生电容CSUB设为10e-15～100e-15法拉，可设为10e-15法拉、40e-15法拉、50e-15法拉、60e-15法拉、100e-15法拉等，同时根据射频散射参数(S参数)与不同频率点的关系数据曲线，利用数值优化及曲线拟合的建模方法，从而确定硅衬底所带来的寄生电阻RSUB的数值。一射频散射参数与不同频率点的关系数据曲线如图5所示，根据该曲线与频率的关系趋势，可优化确定硅衬底所带来的寄生电阻的数值。
本发明的射频压焊块等效电路电学模型，采用的射频压焊块的等效电路完整地包括了涉及射频压焊块物理结构的各个部分对射频压焊块高频特性的影响，因此，可直接用于射频压焊块的高频电路仿真，仿真精度高，可方便地用来模拟射频压焊块高频的电学特性，提高了对器件电学特性的拟合效果。

Claims (4)

1.一种射频压焊块等效电路电学模型，其特征在于，
所述射频压焊块等效电路电学模型包括串联电阻、介质层所带来的寄生电阻、介质层所带来的寄生电容、硅衬底所带来的寄生电阻、硅衬底所带来的寄生电容；所述介质层所带来的寄生电阻同所述介质层所带来的寄生电容并接，所述硅衬底所带来的寄生电阻同所述硅衬底所带来的寄生电容并接，所述介质层所带来的寄生电阻同所述介质层所带来的寄生电容并接后一端接所述串联电阻的一端，另一端接所述硅衬底所带来的寄生电阻同所述硅衬底所带来的寄生电容并接后的一端；
所述串联电阻的另一端作为进行仿真的射频端口，所述硅衬底所带来的寄生电阻同硅衬底所带来的寄生电容并接后的另一端在进行仿真时接地。
2.根据权利要求1所述的射频压焊块等效电路电学模型，其特征在于，所述射频压焊块等效电路电学模型的模型参数提取方法是：
步骤一.对射频压焊块进行射频测试，将射频探针接触射频压焊块，同时扫描一组频率，得到不同频率点上的单端口射频散射参数、射频阻抗参数及射频导纳参数；
步骤二.根据射频阻抗参数与不同频率点的关系数据曲线，利用数值优化及曲线拟合的建模方法，确定射频压焊块的串联电阻的数值；将介质层所带来的寄生电阻设为10e3～100e3欧姆，根据射频导纳参数与不同频率点的关系数据曲线，利用数值优化及曲线拟合的建模方法，确定介质层所带来的寄生电容的数值；将硅衬底所带来的寄生电容设为10e-15～100e-15法拉，根据射频散射参数与不同频率点的关系数据曲线，利用数值优化及曲线拟合的建模方法，确定硅衬底所带来的寄生电阻的数值。
3.根据权利要求2所述的射频压焊块等效电路电学模型，其特征在于，将介质层所带来的寄生电阻设为10e3欧姆、40e3欧姆、50e3欧姆、60e3欧姆或100e3欧姆，根据射频导纳参数与不同频率点的关系数据曲线，利用数值优化及曲线拟合的建模方法，确定介质层所带来的寄生电容的数值。
4.根据权利要求2所述的射频压焊块等效电路电学模型，其特征在于，将硅衬底所带来的寄生电容设为10e-15法拉、40e-15法拉、50e-15法拉、60e-15法拉或100e-15法拉，根据射频散射参数与不同频率点的关系数据曲线，利用数值优化及曲线拟合的建模方法，确定硅衬底所带来的寄生电阻的数值。
CN2008100439066A 2008-11-04 2008-11-04 射频压焊块等效电路电学模型 Active CN101727507B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100439066A CN101727507B (zh) 2008-11-04 2008-11-04 射频压焊块等效电路电学模型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100439066A CN101727507B (zh) 2008-11-04 2008-11-04 射频压焊块等效电路电学模型

Publications (2)

Publication Number Publication Date
CN101727507A CN101727507A (zh) 2010-06-09
CN101727507B true CN101727507B (zh) 2012-02-29

Family

ID=42448393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100439066A Active CN101727507B (zh) 2008-11-04 2008-11-04 射频压焊块等效电路电学模型

Country Status (1)

Country Link
CN (1) CN101727507B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102175919B (zh) * 2011-01-28 2015-11-04 上海华虹宏力半导体制造有限公司 金属硅化物薄膜电阻模型的提取方法
CN102419783B (zh) * 2011-07-28 2013-04-24 上海华虹Nec电子有限公司 射频压焊块等效电路模型及其参数提取方法
CN102411653A (zh) * 2011-08-19 2012-04-11 上海华虹Nec电子有限公司 嵌入式射频电阻模型及建模方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137293A (en) * 1997-12-19 2000-10-24 Hon Hai Precision Ind. Co., Ltd. Measuring method for equivalent circuitry
CN1908943A (zh) * 2005-08-05 2007-02-07 爱斯泰克（上海）高频通讯技术有限公司 硅基在片螺旋电感等效电路单π对称模型参数的提取方法
CN101169800A (zh) * 2007-10-29 2008-04-30 上海集成电路研发中心有限公司 Mos晶体管射频电路仿真宏模型及其参数提取方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137293A (en) * 1997-12-19 2000-10-24 Hon Hai Precision Ind. Co., Ltd. Measuring method for equivalent circuitry
CN1908943A (zh) * 2005-08-05 2007-02-07 爱斯泰克（上海）高频通讯技术有限公司 硅基在片螺旋电感等效电路单π对称模型参数的提取方法
CN101169800A (zh) * 2007-10-29 2008-04-30 上海集成电路研发中心有限公司 Mos晶体管射频电路仿真宏模型及其参数提取方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
杨维明等.高阻Si衬底对SiGeHBT高频性能的改善研究.《固体电子学研究与进展》.2007,第27卷(第4期),全文. *
高巍,余志平.射频CMOS平面螺旋电感2-∏等效电路模型参数的提取.《半导体学报》.2006,第27卷(第4期),全文. *

Also Published As

Publication number Publication date
CN101727507A (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
CN101447482B (zh) 晶片水平测量功率mos门器件栅电阻的改进校准法
KR100844496B1 (ko) Ｅｍ 시뮬레이션을 이용한 ｒｆｉｃ의 성능 열화 보상 방법
CN103917880B (zh) 用于提取在被测器件与自动测试设备之间进行交换的信号的概念
US8809073B2 (en) Apparatus and methods for de-embedding through substrate vias
Ito et al. A simple through-only de-embedding method for on-wafer S-parameter measurements up to 110 GHz
CN101727507B (zh) 射频压焊块等效电路电学模型
US9576915B2 (en) IC-package interconnect for millimeter wave systems
CN107195563B (zh) 寄生rc网络的提取方法
CN105022878A (zh) 射频soi-mos变容管衬底模型及其参数提取方法
CN103839921B (zh) 硅通孔的射频测试结构及寄生提取方法
Cha et al. Uncertainty analysis of two-step and three-step methods for deembedding on-wafer RF transistor measurements
CN102419783B (zh) 射频压焊块等效电路模型及其参数提取方法
Cho et al. A shield-based three-port de-embedding method for microwave on-wafer characterization of deep-submicrometer silicon MOSFETs
Choi et al. Scalable small-signal modeling of RF CMOS FET based on 3-D EM-based extraction of parasitic effects and its application to millimeter-wave amplifier design
CN106886650A (zh) 一种超宽带氮化镓器件小信号模型及其参数提取方法
CN101446606B (zh) 双极型晶体管结电容测试方法
CN102062834A (zh) 半导体射频器件的射频测试方法
CN104750922B (zh) Soi四端口网络及其系统
CN107895089B (zh) 一种改进的集成电路mosfet晶体管测试结构参数提取方法
Hazenboom et al. Digital noise coupling mechanisms in a 2.4 GHz LNA for heavily and lightly doped CMOS substrates
Wang et al. Accurate socket modeling and validation for SI/PI applications considering contact resistance
CN112711927B (zh) 一种基于电阻单元级联的去嵌方法
Brinkhoff et al. Multiport thru deembedding for MOSFET characterization
CN102338828B (zh) 双极型晶体管结电容的提取方法
CN112217487A (zh) Mim电容的等效电路、mim电容等效电路的参数获取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131216

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131216

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.