CN102062834A - 半导体射频器件的射频测试方法 - Google Patents
半导体射频器件的射频测试方法 Download PDFInfo
- Publication number
- CN102062834A CN102062834A CN 200910201789 CN200910201789A CN102062834A CN 102062834 A CN102062834 A CN 102062834A CN 200910201789 CN200910201789 CN 200910201789 CN 200910201789 A CN200910201789 A CN 200910201789A CN 102062834 A CN102062834 A CN 102062834A
- Authority
- CN
- China
- Prior art keywords
- radio frequency
- radio
- semiconductor
- parameter
- embedding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开了一种半导体射频器件的射频测试方法,设置对半导体射频器件进行测试的射频测试总结构,包括待测的半导体射频器件结构和为射频探针的放置而设计的去嵌结构;将去嵌结构的版图文件调入电磁仿真软件,对去嵌结构进行电磁仿真得到去嵌结构的射频参数;对射频测试总结构进行射频测试得到射频测试总结构的射频参数;将对射频测试总结构进行射频测试得到的射频参数减去进行电磁仿真得到的去嵌结构的射频参数,得到待测的半导体射频器件结构的射频参数。本发明的半导体射频器件的射频测试方法,对半导体射频器件进行测试的射频测试总结构利用不会产生寄生影响的常规去嵌结构,对半导体射频器件进行测试得到的射频参数准确性高。
Description
技术领域
本发明涉及半导体测试技术,特别涉及一种半导体射频器件的射频测试方法。
背景技术
在射频集成电路工艺中采用的对半导体射频器件进行测试的射频测试总结构如图1所示,包括两部分:待测的半导体射频器件结构11和为射频探针的放置而设计的去嵌(de-embedding)结构12。准确的半导体射频器件的射频参数,应为测得的射频测试总结构的射频参数减去去嵌结构的射频参数的影响。传统的做法是在版图设计中,特殊设计一些去嵌结构并进行相应的去嵌运算,从而排除去嵌结构的影响。但是,传统做法特殊设计一些去嵌结构为达到接地等效果不可避免地在版图中加入了多余的寄生结构,从而会对测得的射频测试总结构的射频参数的精度造成不利的寄生影响,最终导致半导体射频器件的射频测试准确度降低。
发明内容
本发明要解决的技术问题是提供一种半导体射频器件的射频测试方法,对半导体射频器件进行测试的射频测试总结构利用不会产生寄生影响的常规去嵌结构,对半导体射频器件进行测试得到的射频参数准确性高。
为解决上述技术问题,本发明的半导体射频器件的射频测试方法,包括以下步骤:
一.设置对半导体射频器件进行测试的射频测试总结构,包括两部分:待测的半导体射频器件结构和为射频探针的放置而设计的去嵌结构;
二.将所述去嵌结构的版图文件调入电磁仿真软件,同时在电磁仿真软件中定义和去嵌结构生成工艺完全匹配的金属和介质层参数,对去嵌结构进行电磁仿真得到去嵌结构的射频参数;对所述射频测试总结构进行射频测试得到射频测试总结构的射频参数;
三.将所述对射频测试总结构进行射频测试得到的射频参数减去所述进行电磁仿真得到的去嵌结构的射频参数,得到待测的半导体射频器件结构的射频参数。
所述去嵌结构所述去嵌结构为不会产生寄生影响的常规去嵌结构,由射频测试输入端与射频器件输入端之间的互连结构,以及射频测试输出端与射频器件输出端之间的互连结构所组成。
本发明的半导体射频器件的射频测试方法,在半导体射频器件进行测试的射频测试总结构中采用不会产生寄生影响的常规去嵌结构,基于高精度的电磁仿真得到去嵌结构的准确的射频参数,在此基础上,运用射频参数的运算和去嵌算法,得到半导体射频器件的射频参数。本发明的半导体射频器件的射频测试方法,一方面,在半导体射频器件进行测试的射频测试总结构中采用不会产生寄生影响的常规去嵌结构,可克服传统射频测试方法中特殊设计的去嵌结构版图带来的寄生影响,另一方面,基于高精度的电磁仿真能得到去嵌结构的准确的射频参数,从而可较大地提高对半导体射频器件进行测试得到的射频参数的准确性。
附图说明
下面结合附图和具体实施方式对本发明作进一步的详细说明。
图1是对半导体射频器件进行测试的射频测试总结构示意图;
图2是本发明的半导体射频器件的射频测试方法一实施方式流程图。
具体实施方式
在射频集成电路工艺中采用的对半导体射频器件进行测试的射频测试总结构如图1所示,包括两部分:待测的半导体射频器件结构11和为射频探针的放置而设计的去嵌(de-embedding)结构12。准确的半导体射频器件的射频参数,应为测得的射频测试总结构的射频参数减去去嵌结构的射频参数的影响。
本发明的半导体射频器件的射频测试方法一实施方式流程图如图2所示,包括以下步骤:
一.设置对半导体射频器件进行测试的射频测试总结构,包括两部分:待测的半导体射频器件结构和为射频探针的放置而设计的去嵌(de-embedding)结构,所述去嵌(de-embedding)结构为不会产生寄生影响的常规去嵌结构;没有去嵌寄生影响的常规去嵌结构是一种只涉及射频测试端与射频器件直接互连部分的去嵌结构,不包括额外的接地等走线结构,由射频测试输入端与射频器件输入端之间的互连结构,以及射频测试输出端与射频器件输出端之间的互连结构,共两部分结构所组成。
二.将不会产生寄生影响的常规去嵌结构的版图文件调入电磁仿真软件(如:HFSS,Momentum等),同时在电磁仿真软件中定义和去嵌结构生成工艺完全匹配的金属和介质层参数,对去嵌结构进行电磁仿真得到去嵌结构准确的射频参数(S_Deembedding);对射频测试总结构进行射频测试得到射频测试总结构准确的射频参数(S_Total);
三.将所述对射频测试总结构进行射频测试得到的射频参数(S_Total)减去所述进行电磁仿真得到的去嵌结构的射频参数(S_Deembedding),得到待测的半导体射频器件结构准确的射频参数即:
S_Dut=S_Total-S_Deembedding。
考虑了传统射频测试方法中特殊设计的去嵌图形结构因在版图中加入了多余的寄生结构,会对测得的射频测试总结构的射频参数的精度造成不利的寄生影响,本发明的半导体射频器件的射频测试方法,在半导体射频器件进行测试的射频测试总结构中采用不会产生寄生影响的常规去嵌结构,基于高精度的电磁仿真得到去嵌结构的准确的射频参数,在此基础上,运用射频参数的运算和去嵌算法,得到半导体射频器件的射频参数。本发明的半导体射频器件的射频测试方法,一方面,在半导体射频器件进行测试的射频测试总结构中采用不会产生寄生影响的常规去嵌结构,可克服传统射频测试方法中特殊设计的去嵌结构版图带来的寄生影响,另一方面,基于高精度的电磁仿真能得到去嵌结构的准确的射频参数,从而可较大地提高对半导体射频器件进行测试得到的射频参数的准确性。
Claims (3)
1.一种半导体射频器件的射频测试方法,其特征在于,包括以下步骤:
一.设置对半导体射频器件进行测试的射频测试总结构,包括两部分:待测的半导体射频器件结构和为射频探针的放置而设计的去嵌结构;
二.将所述去嵌结构的版图文件调入电磁仿真软件,对去嵌结构进行电磁仿真得到去嵌结构的射频参数;对所述射频测试总结构进行射频测试得到射频测试总结构的射频参数;
三.将所述对射频测试总结构进行射频测试得到的射频参数减去所述进行电磁仿真得到的去嵌结构的射频参数,得到待测的半导体射频器件结构的射频参数。
2.根据权利要求1所述的半导体射频器件的射频测试方法,其特征在于,所述去嵌结构为不会产生寄生影响的常规去嵌结构,由射频测试输入端与射频器件输入端之间的互连结构,以及射频测试输出端与射频器件输出端之间的互连结构所组成。
3.根据权利要求1所述的半导体射频器件的射频测试方法,其特征在于,将所述去嵌结构的版图文件调入电磁仿真软件,同时在电磁仿真软件中定义和去嵌结构生成工艺完全匹配的金属和介质层参数,对去嵌结构进行电磁仿真得到去嵌结构的射频参数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910201789 CN102062834A (zh) | 2009-11-12 | 2009-11-12 | 半导体射频器件的射频测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910201789 CN102062834A (zh) | 2009-11-12 | 2009-11-12 | 半导体射频器件的射频测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102062834A true CN102062834A (zh) | 2011-05-18 |
Family
ID=43998197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910201789 Pending CN102062834A (zh) | 2009-11-12 | 2009-11-12 | 半导体射频器件的射频测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102062834A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102903700A (zh) * | 2011-07-28 | 2013-01-30 | 上海华虹Nec电子有限公司 | 划片槽内的射频测试图形结构 |
CN107247225A (zh) * | 2017-06-12 | 2017-10-13 | 上海华岭集成电路技术股份有限公司 | 一种基于ate射频cp测试的校准方法 |
CN109683078A (zh) * | 2018-12-18 | 2019-04-26 | 中国电子科技集团公司第十三研究所 | 肖特基二极管测试方法及装置 |
CN112180244A (zh) * | 2020-12-01 | 2021-01-05 | 四川斯艾普电子科技有限公司 | 一种载板式裸芯片功放模块测试装置 |
-
2009
- 2009-11-12 CN CN 200910201789 patent/CN102062834A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102903700A (zh) * | 2011-07-28 | 2013-01-30 | 上海华虹Nec电子有限公司 | 划片槽内的射频测试图形结构 |
CN107247225A (zh) * | 2017-06-12 | 2017-10-13 | 上海华岭集成电路技术股份有限公司 | 一种基于ate射频cp测试的校准方法 |
CN109683078A (zh) * | 2018-12-18 | 2019-04-26 | 中国电子科技集团公司第十三研究所 | 肖特基二极管测试方法及装置 |
CN109683078B (zh) * | 2018-12-18 | 2021-05-04 | 中国电子科技集团公司第十三研究所 | 肖特基二极管测试方法及装置 |
CN112180244A (zh) * | 2020-12-01 | 2021-01-05 | 四川斯艾普电子科技有限公司 | 一种载板式裸芯片功放模块测试装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Van Heijningen et al. | Substrate noise generation in complex digital systems: Efficient modeling and simulation methodology and experimental verification | |
CN110470966B (zh) | 散射参数测量方法及器件校准方法 | |
US7920987B2 (en) | Device under test de-embedding | |
CN108664717B (zh) | 一种毫米波器件在片测试结构的去嵌方法 | |
CN102062834A (zh) | 半导体射频器件的射频测试方法 | |
CN100552460C (zh) | 可去除测试结构上寄生效应的射频片上电感测量方法 | |
CN105184032A (zh) | 一种改进的hbt小信号等效电路模型建立方法 | |
CN106093749A (zh) | 一种毫米波/太赫兹超宽带开路—短路去嵌方法及系统 | |
Cho et al. | A shield-based three-port de-embedding method for microwave on-wafer characterization of deep-submicrometer silicon MOSFETs | |
CN105527596B (zh) | 一种晶圆验收测试机台加压校准方法 | |
Hamidian et al. | Extraction of RF feeding structures for accurate device modeling up to 100 GHz | |
CN101446606B (zh) | 双极型晶体管结电容测试方法 | |
CN102445644B (zh) | Mos器件的spice测试结构 | |
CN106814299A (zh) | 一种数模混合芯片测试的抗干扰方法 | |
CN104635135A (zh) | 一种化合物半导体器件的去嵌入方法 | |
CN109683078B (zh) | 肖特基二极管测试方法及装置 | |
CN101727507B (zh) | 射频压焊块等效电路电学模型 | |
Tong et al. | A scalable RFCMOS noise model | |
CN103439585A (zh) | 一种集成电路互连线寄生电容的测量电路及其测量方法 | |
Serpaud et al. | Proposal for combined conducted and radiated emission modelling for Integrated Circuit | |
CN102063516B (zh) | 双极晶体管仿真方法 | |
Moursy et al. | AUTOMICS: A novel approach for substrate modeling for Automotive applications | |
Van Hese et al. | State of the art in EM software for microwave engineers | |
CN102063515A (zh) | 三端口射频器件射频参数测试方法 | |
TWI805069B (zh) | 高頻元件測試裝置及其測試方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110518 |