CN109683078A - 肖特基二极管测试方法及装置 - Google Patents

肖特基二极管测试方法及装置 Download PDF

Info

Publication number
CN109683078A
CN109683078A CN201811552261.9A CN201811552261A CN109683078A CN 109683078 A CN109683078 A CN 109683078A CN 201811552261 A CN201811552261 A CN 201811552261A CN 109683078 A CN109683078 A CN 109683078A
Authority
CN
China
Prior art keywords
schottky diode
test structure
capacitance
test
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811552261.9A
Other languages
English (en)
Other versions
CN109683078B (zh
Inventor
赵向阳
邢东
冯志红
徐鹏
宋旭波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201811552261.9A priority Critical patent/CN109683078B/zh
Publication of CN109683078A publication Critical patent/CN109683078A/zh
Application granted granted Critical
Publication of CN109683078B publication Critical patent/CN109683078B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明适用于微电子技术领域，提供了一种肖特基二极管测试方法及装置，上述方法包括：获取第一测试结构的总电容，并根据第一测试结构的总电容确定肖特基二极管的寄生电容；获取第二测试结构的总电容，并根据第二测试结构的总电容计算肖特基二极管的衬底寄生电容和空气桥引线电容；获取第三测试结构的总电感，并根据第三测试结构的总电感计算肖特基二极管的空气桥寄生电感。本发明实施例提供的肖特基二极管测试方法及装置，通过三个测试结构分别去除肖特基二极管中阴极与阳极之间的肖特基结、阴极Pad与阳极Pad之间的空气桥，并将肖特基二极管内的空气桥短接，实现了管内去嵌，解决了现有技术不能对肖特基二极管进行高频下参数准确提取的问题。

Description

肖特基二极管测试方法及装置
技术领域
本发明属于微电子技术领域，尤其涉及一种肖特基二极管测试方法及装置。
背景技术
太赫兹(Tera Hertz，简称THz)波从广义上来讲，是指频率在0.1THz至10THz范围内的电磁波，在电磁波频谱中占有很特殊的位置。THz技术在医学成像、环境监测、反恐安检、高速通信等领域展现出重大的科学价值和广阔的应用前景。在太赫兹系统前端，广泛采用基于非线性器件的太赫兹变频电路。肖特基二极管具有强非线性、速度快、室温工作及易于系统集成等优点，是变频电路重要的核心器件之一。
目前国际上主要采用GaAs平面型肖特基二极管开展太赫兹频段变频技术研究。建立准确的非线性器件模型，并通过适当的测试手段提取精确的模型参数，是变频电路设计的重要前提。目前，在普通的二极管建模中，大多利用基于二极管小信号模型等效电路提取二极管的结电容和电阻等参数。这种方法的测试频率一般低于10GHz，这是因为频率升高时(特别是50GHz以上的频率)，由平面肖特基二极管金属Pad、空气桥和衬底等内部结构所产生的寄生效应会对二极管阻抗产生较大的影响，在没有合适的管内去嵌入手段时，测试频率的升高会对本征参量提取结果产生较大影响，降低了模型的准确度。
发明内容
有鉴于此，本发明实施例提供了一种肖特基二极管测试方法及装置，以解决现有技术不能对肖特基二极管进行高频下参数准确提取的问题。
根据第一方面，本发明实施例提供了一种肖特基二极管测试方法，包括：获取第一测试结构的总电容，并根据所述第一测试结构的总电容确定肖特基二极管的寄生电容；在所述第一测试结构中，肖特基二极管的阳极金属焊盘与阴极Pad N+外延层直接相接；获取第二测试结构的总电容，并根据所述第二测试结构的总电容计算肖特基二极管的衬底寄生电容和空气桥引线电容；在所述第二测试结构中，肖特基二极管的阴极Pad与阳极Pad之间的空气桥被去除；获取第三测试结构的总电感，并根据所述第三测试结构的总电感计算肖特基二极管的空气桥寄生电感；在所述第三测试结构中，肖特基二极管的阳极金属焊盘与阴极金属焊盘直接相接。
本发明实施例提供的肖特基二极管测试方法，通过三个测试结构分别去除肖特基二极管中阴极与阳极之间的肖特基结、阴极Pad与阳极Pad之间的空气桥，并将肖特基二极管内的空气桥短接，实现了管内去嵌，从而避免测试频率升高时因平面肖特基二极管金属Pad、空气桥和衬底等内部结构所产生的寄生效应对二极管阻抗产生较大影响，使得肖特基二极管能够在较高的测试频率下进行测试并准确提取本征参量及寄生参量，解决了现有技术不能对肖特基二极管进行高频下参数准确提取的问题。
结合第一方面，在第一方面第一实施方式中，所述肖特基二极管的寄生电容与所述第一测试结构的总电容相等。
本发明实施例提供的肖特基二极管测试方法，由于在第一测试结构中不包含本征肖特基结，使得该结构对应的总电容与肖特基二极管的寄生电容相等，从而通过第一测试结构能够测试得到肖特基二极管的寄生电容。
结合第一方面，在第一方面第二实施方式中，所述肖特基二极管的衬底寄生电容与所述第二测试结构的总电容相等。
本发明实施例提供的肖特基二极管测试方法，由于在第二测试结构中去除了阴极Pad与阳极Pad之间的空气桥，使得通过该结构对应的电容能够推算出除空气桥引线电容以外的其他寄生电容，即肖特基二极管的衬底寄生电容。
结合第一方面，在第一方面第三实施方式中，通过
Cf＝Cpar-Cpp
计算所述肖特基二极管的空气桥引线电容；其中，Cf表示所述肖特基二极管的空气桥引线电容，Cpar表示所述肖特基二极管的寄生电容，Cpp所述肖特基二极管的衬底寄生电容。
本发明实施例提供的肖特基二极管测试方法，在计算得到肖特基二极管的寄生电容和衬底寄生电容后，利用二者做差进一步计算得到肖特基二极管的空气桥引线电容。
结合第一方面，在第一方面第四实施方式中，通过
Lf＝Ltot(short)-Lpad1-Lpad2
计算所述肖特基二极管的空气桥寄生电感；其中，Lf表示所述肖特基二极管的空气桥寄生电感；Ltot(short)表示所述第三测试结构的总电感；Lpad1＝Lpad2＝k(ImZshort(1，2))，Zshort表示所述第三测试结构的阻抗。
本发明实施例提供的肖特基二极管测试方法，由于在第三测试结构中将肖特基二极管内的空气桥短接，使得肖特基二极管等效电路近似为两个π型网络，可近似认为肖特基二极管中阳极pad和阴极pad相同，在计算得到阳极pad和阴极pad对应的寄生电感后，进一步计算得到肖特基二极管的空气桥寄生电感。
结合第一方面或第一方面第一至第四中的任一实施方式，在第一方面第五实施方式中，所述肖特基二极管测试方法还包括：获取肖特基二极管的总电容，并根据所述肖特基二极管的总电容计算肖特基二极管的结电容。
本发明实施例提供的肖特基二极管测试方法，在利用第一至第三测试结构计算得到肖特基二极管中各个寄生电容后，进一步测试并计算得到肖特基二极管的结电容。
结合第一方面第五实施方式，在第一方面第六实施方式中，通过
Cj＝Ctot-Cpar
计算所述肖特基二极管的结电容；其中，Cj表示所述肖特基二极管的结电容，Ctot表示所述肖特基二极管的总电容，Cpar表示所述肖特基二极管的寄生电容。
本发明实施例提供的肖特基二极管测试方法，在利用第一至第三测试结构计算得到肖特基二极管中各个寄生电容后，进一步测试得到肖特基二极管的总电容，并通过将肖特基二极管的总电容与寄生电容做差计算得到肖特基二极管的结电容。
根据第二方面，本发明实施例提供了一种肖特基二极管测试装置，包括：第一计算单元，用于获取第一测试结构的总电容，并根据所述第一测试结构的总电容确定肖特基二极管的寄生电容；在所述第一测试结构中，肖特基二极管的阳极金属焊盘与阴极Pad N+外延层直接相接；第二计算单元，用于获取第二测试结构的总电容，并根据所述第二测试结构的总电容计算肖特基二极管的衬底寄生电容和空气桥引线电容；在所述第二测试结构中，肖特基二极管的阴极Pad与阳极Pad之间的空气桥被去除；第三计算单元，用于获取第三测试结构的总电感，并根据所述第三测试结构的总电感计算肖特基二极管的空气桥寄生电感；在所述第三测试结构中，肖特基二极管的阳极金属焊盘与阴极金属焊盘直接相接。
根据第三方面，本发明实施例提供了一种终端设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如第一方面或第一方面任一实施方式中所述方法的步骤。
根据第四方面，本发明实施例提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如第一方面或第一方面任一实施方式中所述方法的步骤。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是肖特基二极管的结构示意图；
图2是肖特基二极管的等效电路；
图3是肖特基二极管与共面波导电路的连接结构示意图；
图4是肖特基二极管测试平台的结构示意图；
图5是本发明实施例提供的肖特基二极管测试方法的一个具体示例的流程图；
图6是本发明实施例提供的第一测试结构的一个具体示例的结构示意图；
图7是本发明实施例提供的第一测试结构的等效电路；
图8是本发明实施例提供的第二测试结构的一个具体示例的结构示意图；
图9是本发明实施例提供的第二测试结构的等效电路；
图10是本发明实施例提供的第三测试结构的一个具体示例的结构示意图；
图11是本发明实施例提供的第三测试结构的等效电路；
图12是本发明实施例提供的肖特基二极管测试方法的另一个具体示例的流程图；
图13是本发明实施例提供的肖特基二极管测试装置的一个具体示例的结构示意图；
图14是本发明实施例提供的终端设备的一个具体示例的结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
太赫兹平面肖特基二极管的三维物理结构如图1所示，包括衬底001、阴极Pad002、阴极金属焊盘003、阳极与阴极之间的空气桥004、阳极金属焊盘005、阳极Pad 006以及阴极N-外延层007等部分。利用不同的等效电路电容、电阻及电感等元件表征二极管的各部分物理结构，可以建立表征平面二极管结构特性的小信号模型等效电路，如图2所示。
普通的肖特基二极管测试方法中，需要将待测试的二极管与共面波导电路连接或结合构成待测件，如图3所示；然后利用如图4所示的测试平台对待测件进行测试。在图3中，共面波导电路包括共面波导衬底008，以及设置在共面波导衬底008上的接地电极G 009和信号电极S 010；待测试的二极管中阴极Pad 002与阳极Pad 006分别与共面波导电路中的两个信号电极S 010连接。利用如图4所示的测试平台对待测件进行测试，结合二极管C-V公式，能够计算得到肖特基二极管在较低的测试频率下的本征参量。在测试时，将待测件放置于图4中待测件处，微波探针1和微波探针2分别与待测件的输入以及输出端口相接，同时直流探针与待测件两端相连接，通过程控计算机控制测试平台，在待测件两端施加输入微波信号以及直流偏置电压，获得待测结构的微波参数测试结果。
在图2所示的等效电路模型中，二极管的总电容Ctot为结电容Cj和寄生电容Cpar之和。寄生电容Cpar包含了空气桥与Pad之间的电容Cf以及两个Pad之间的电容Cpp，见公式(1)：
Cpar＝Cpp+Cf (1)
二极管级联电阻Rs由RN、Rcontact和Rfinger组成。其中RN为N-区未耗尽部分以及N+区的电阻，Rcontact为欧姆接触电阻，Rfinger为空气桥中的电阻，见公式(2)：
Rs＝RN+Rcontact+Rfinger (2)
二极管电感为空气桥引线寄生电感Lf。在图2所示的二极管高频小信号等效电路中，Cj、Rs为模型的本征参量，表征非线性肖特基结；Cpad、Lpad、Cpp、Cf和Lf为模型的寄生参量，表征二极管阴极Pad、阳极Pad、衬底以及空气桥等结构。利用共面波导对二极管进行管外去嵌，管外去嵌入法对应的微波网络参数方程为：
二极管Pad寄生电容Cpad以及总电容Ctot可以由公式(4)和公式(5)进行求解：
二极管零偏压结电容Cj0和寄生电容Cpar可以利用肖特基二极管C-V公式进行拟合得出，如公式(6)所示：
上述肖特基二极管管外去嵌入测试方法的测试频率一般低于10GHz。这是因为频率升高时(特别是50GHz以上)，由平面肖特基二极管金属Pad、空气桥和衬底等内部结构所产生的Cpad、Lpad、Cpp、Cf和Lf等寄生效应会对二极管阻抗产生较大的影响，在没有合适的管内去嵌入手段时，测试频率的升高会对本征参量提取结果产生较大影响，降低了模型的准确度。
有鉴于此，本发明实施例提供了一种肖特基二极管测试方法，以解决现有技术不能对肖特基二极管进行高频下参数准确提取的问题。如图5所示，该肖特基二极管测试方法可以包括以下步骤：
步骤S101：获取第一测试结构的总电容，并根据第一测试结构的总电容确定肖特基二极管的寄生电容。在一具体实施方式中，如图6所示，在第一测试结构中，肖特基二极管的阳极金属焊盘与阴极Pad N+外延层直接相接，从而使得二极管阴极与阳极之间的肖特基结被去除，此时，二极管阴极与阳极之间处于近似导通状态，形成无肖特基阳极结部分的管内“through”结构，对应的高频参数模型中Cj和Rj被去除，其等效电路模型如图7所示。
由于在第一测试结构中不包含本征肖特基结，使得该结构对应的总电容Ctot(through)与肖特基二极管的寄生电容Cpar相等，从而通过第一测试结构能够测试得到肖特基二极管的寄生电容。在一具体实施方式中，可以采用图4所示的测试平台，将第一测试结构与共面波导电路的联合结构作为待测件，测试得到第一测试结构的总电容。具体测试条件和待测器件的具体性能以及建模需求有关，本发明只举例说明，一般微波信号测试输入功率约为-30dBm至-20dBm，二极管阳极所加直流偏置电压不应超过器件所能承受范围，一般约为-5V至1V。
步骤S102：获取第二测试结构的总电容，并根据第二测试结构的总电容计算肖特基二极管的衬底寄生电容和空气桥引线电容。在一具体实施方式中，如图8所示，在第二测试结构中，肖特基二极管的阴极Pad与阳极Pad之间的空气桥被去除，二极管阴极与阳极之间处于近似开路状态，形成无空气桥连通的管内“open”结构，对应的高频参数模型中Cj和Cf被去除，其等效电路模型如图9所示。此时，第二测试结构的总电容Ctot(open)等于肖特基二极管的衬底寄生电容Cpp。在一具体实施方式中，可以采用图4所示的测试平台，将第二测试结构与共面波导电路的联合结构作为待测件，测试得到第二测试结构的总电容。
进一步，通过以下公式(7)能够计算得到肖特基二极管的空气桥引线电容：
Cf＝Cpar-Cpp
其中，Cf表示肖特基二极管的空气桥引线电容；Cpar表示肖特基二极管的寄生电容，通过对第一测试结构的测试能够得到肖特基二极管的寄生电容Cpar；Cpp肖特基二极管的衬底寄生电容，通过对第二测试结构的测试能够得到肖特基二极管的衬底寄生电容Cpp。
步骤S103：获取第三测试结构的总电感，并根据第三测试结构的总电感计算肖特基二极管的空气桥寄生电感。在以往的二极管寄生电感提取时，一般采用线性拟合阻抗虚部ImZ(1，2)得到，只能得到总的寄生电感，无法将Lf和Lpad分离。本发明实施例提供的肖特基二极管测试方法中，通过将二极管的空气桥与共面波导电路中的接地电极G相接，在二极管内部与共面波导电路形成短路“short”结构的第三测试结构，如图10所示，在第三测试结构中，肖特基二极管的阳极金属焊盘与阴极金属焊盘直接相接。此时，二极管等效电路近似为两个π型网络，如图11所示，利用第三测试结构可以对空气桥所产生得寄生电感进行进一步剥离，以提取准确的空气桥电感参数Lf。
在一具体实施方式中，可以通过公式(8)计算肖特基二极管的空气桥寄生电感：
Lf＝Ltot(short)-Lpad1-Lpad2
其中，Lf表示肖特基二极管的空气桥寄生电感；Ltot(short)表示第三测试结构的总电感；Lpad1＝Lpad2＝k(ImZshort(1，2))，Zshort表示第三测试结构的阻抗。在一具体实施方式中，可以采用图4所示的测试平台，将第三测试结构与共面波导电路的联合结构作为待测件，测试得到第三测试结构的总电感和阻抗。
可选的，如图12所示，为了准确获取肖特基二极管的结电容，还可以在步骤S103之后增设以下步骤：
步骤S104：获取肖特基二极管的总电容，并根据肖特基二极管的总电容计算肖特基二极管的结电容。在一具体实施方式中，可以采用图4所示的测试平台，将肖特基二极管与共面波导电路的联合结构作为待测件，测试得到肖特基二极管的总电容。进一步，通过公式(9)可以计算得到肖特基二极管的结电容：
Cj＝Ctot-Cpar
其中，Cj表示肖特基二极管的结电容；Ctot表示肖特基二极管的总电容；Cpar表示肖特基二极管的寄生电容，通过对第一测试结构的测试能够得到肖特基二极管的寄生电容Cpar。
本发明实施例提供的肖特基二极管测试方法，通过三个测试结构分别去除肖特基二极管中阴极与阳极之间的肖特基结、阴极Pad与阳极Pad之间的空气桥，并将肖特基二极管内的空气桥短接，实现了管内去嵌，从而避免测试频率升高时因平面肖特基二极管金属Pad、空气桥和衬底等内部结构所产生的寄生效应对二极管阻抗产生较大影响，使得肖特基二极管能够在较高的测试频率下进行测试并准确提取本征参量及寄生参量，解决了现有技术不能对肖特基二极管进行高频下参数准确提取的问题。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
本发明实施例还提供了一种肖特基二极管测试装置，如图13所示，该肖特基二极管测试装置可以包括：第一计算单元131、第二计算单元132和第三计算单元133。
其中，第一计算单元131用于获取第一测试结构的总电容，并根据第一测试结构的总电容确定肖特基二极管的寄生电容；在第一测试结构中，肖特基二极管的阳极金属焊盘与阴极Pad N+外延层直接相接。第一计算单元131的具体工作过程可参见上述方法实施例中步骤S101所述。
第二计算单元，用于获取第二测试结构的总电容，并根据第二测试结构的总电容计算肖特基二极管的衬底寄生电容和空气桥引线电容；在第二测试结构中，肖特基二极管的阴极Pad与阳极Pad之间的空气桥被去除。第二计算单元132的具体工作过程可参见上述方法实施例中步骤S102所述。
第三计算单元，用于获取第三测试结构的总电感，并根据第三测试结构的总电感计算肖特基二极管的空气桥寄生电感；在第三测试结构中，肖特基二极管的阳极金属焊盘与阴极金属焊盘直接相接。第三计算单元133的具体工作过程可参见上述方法实施例中步骤S103所述。
可选的，肖特基二极管测试装置还可以包括第四计算单元104。第四计算单元104用于获取肖特基二极管的总电容，并根据肖特基二极管的总电容计算肖特基二极管的结电容，其具体工作过程可参见上述方法实施例中步骤S104所述。
本发明实施例还提供了一种终端设备，如图14所示，该终端设备可以包括处理器141和存储器142，其中处理器141和存储器142可以通过总线或者其他方式连接，图5中以通过总线连接为例。
处理器141可以为中央处理器(Central Processing Unit，CPU)。处理器141还可以为其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等芯片，或者上述各类芯片的组合。
存储器142作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序、非暂态计算机可执行程序以及模块，如本发明实施例中的肖特基二极管测试方法对应的程序指令/模块(例如，图13所示的第一计算单元131、第二计算单元132和第三计算单元133)。处理器141通过运行存储在存储器142中的非暂态软件程序、指令以及模块，从而执行处理器的各种功能应用以及数据处理，即实现上述方法实施例中的肖特基二极管测试方法。
存储器142可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储处理器141所创建的数据等。此外，存储器142可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施例中，存储器142可选包括相对于处理器141远程设置的存储器，这些远程存储器可以通过网络连接至处理器141。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
所述一个或者多个模块存储在所述存储器142中，当被所述处理器141执行时，执行如图5至图12所示实施例中的肖特基二极管测试方法。
上述终端设备具体细节可以对应参阅图5至图12所示的实施例中对应的相关描述和效果进行理解，此处不再赘述。
本领域技术人员可以理解，实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)、随机存储记忆体(Random AccessMemory，RAM)、快闪存储器(Flash Memory)、硬盘(Hard Disk Drive，缩写：HDD)或固态硬盘(Solid-State Drive，SSD)等；所述存储介质还可以包括上述种类的存储器的组合。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种肖特基二极管测试方法，其特征在于，包括：
获取第一测试结构的总电容，并根据所述第一测试结构的总电容确定肖特基二极管的寄生电容；所述第一测试结构为阳极金属焊盘与阴极Pad N+外延层直接相接的肖特基二极管；
获取第二测试结构的总电容，并根据所述第二测试结构的总电容计算肖特基二极管的衬底寄生电容和空气桥引线电容；所述第二测试结构为去除阴极Pad与阳极Pad之间的空气桥的肖特基二极管；
获取第三测试结构的总电感，并根据所述第三测试结构的总电感计算肖特基二极管的空气桥寄生电感；第三测试结构为阳极金属焊盘与阴极金属焊盘直接相接的肖特基二极管。
2.如权利要求1所述的肖特基二极管测试方法，其特征在于，所述肖特基二极管的寄生电容与所述第一测试结构的总电容相等。
3.如权利要求1所述的肖特基二极管测试方法，其特征在于，所述肖特基二极管的衬底寄生电容与所述第二测试结构的总电容相等。
4.如权利要求1所述的肖特基二极管测试方法，其特征在于，通过
Cf＝Cpar-Cpp
计算所述肖特基二极管的空气桥引线电容；
其中，Cf表示所述肖特基二极管的空气桥引线电容，Cpar表示所述肖特基二极管的寄生电容，Cpp所述肖特基二极管的衬底寄生电容。
5.如权利要求1所述的肖特基二极管测试方法，其特征在于，通过
Lf＝Ltot(short)-Lpad1-Lpad2
计算所述肖特基二极管的空气桥寄生电感；
其中，Lf表示所述肖特基二极管的空气桥寄生电感；Ltot(short)表示所述第三测试结构的总电感；Lpad1＝Lpad2＝k(ImZshort(1，2))，Zshort表示所述第三测试结构的阻抗。
6.如权利要求1至5中任一项所述的肖特基二极管测试方法，其特征在于，所述肖特基二极管测试方法还包括：
获取肖特基二极管的总电容，并根据所述肖特基二极管的总电容计算肖特基二极管的结电容。
7.如权利要求6所述的肖特基二极管测试方法，其特征在于，通过
Cj＝Ctot-Cpar
计算所述肖特基二极管的结电容；
其中，Cj表示所述肖特基二极管的结电容，Ctot表示所述肖特基二极管的总电容，Cpar表示所述肖特基二极管的寄生电容。
8.一种肖特基二极管测试装置，其特征在于，包括：
第一计算单元，用于获取第一测试结构的总电容，并根据所述第一测试结构的总电容确定肖特基二极管的寄生电容；在所述第一测试结构中，肖特基二极管的阳极金属焊盘与阴极Pad N+外延层直接相接；
第二计算单元，用于获取第二测试结构的总电容，并根据所述第二测试结构的总电容计算肖特基二极管的衬底寄生电容和空气桥引线电容；在所述第二测试结构中，肖特基二极管的阴极Pad与阳极Pad之间的空气桥被去除；
第三计算单元，用于获取第三测试结构的总电感，并根据所述第三测试结构的总电感计算肖特基二极管的空气桥寄生电感；在所述第三测试结构中，肖特基二极管的阳极金属焊盘与阴极金属焊盘直接相接。
9.一种终端设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述方法的步骤。
CN201811552261.9A 2018-12-18 2018-12-18 肖特基二极管测试方法及装置 Active CN109683078B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811552261.9A CN109683078B (zh) 2018-12-18 2018-12-18 肖特基二极管测试方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811552261.9A CN109683078B (zh) 2018-12-18 2018-12-18 肖特基二极管测试方法及装置

Publications (2)

Publication Number Publication Date
CN109683078A true CN109683078A (zh) 2019-04-26
CN109683078B CN109683078B (zh) 2021-05-04

Family

ID=66186315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811552261.9A Active CN109683078B (zh) 2018-12-18 2018-12-18 肖特基二极管测试方法及装置

Country Status (1)

Country Link
CN (1) CN109683078B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112434482A (zh) * 2020-11-30 2021-03-02 中国科学院微电子研究所 用于构建cntfet小信号模型的电路结构及参数提取方法
CN112881882A (zh) * 2021-01-08 2021-06-01 苏州苏纳光电有限公司 一种半导体芯片寄生电容的测试方法及装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2038678U (zh) * 1988-01-29 1989-05-31 西北电讯工程学院 高速激光二极管组件
US5838043A (en) * 1994-08-29 1998-11-17 United Microelectronics Corp. ESD protection circuit located under protected bonding pad
CN101382964A (zh) * 2007-09-07 2009-03-11 中国科学院微电子研究所 一种GaAs PIN二极管等效电路
CN101441670A (zh) * 2007-11-19 2009-05-27 上海华虹Nec电子有限公司 肖特基二极管等效电路模型及其参数提取方法
CN102062834A (zh) * 2009-11-12 2011-05-18 上海华虹Nec电子有限公司 半导体射频器件的射频测试方法
CN102466773A (zh) * 2010-11-05 2012-05-23 上海华虹Nec电子有限公司 射频噪声去嵌入方法
CN104777413A (zh) * 2014-01-13 2015-07-15 中芯国际集成电路制造(上海)有限公司 去嵌入的测试结构及其测试方法和芯片
CN105046066A (zh) * 2015-07-02 2015-11-11 中航（重庆）微电子有限公司 AlGaN/GaN HETM小信号模型及其提参方法
CN105428271A (zh) * 2015-12-22 2016-03-23 上海集成电路研发中心有限公司 射频mos器件的建模方法及测试结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2038678U (zh) * 1988-01-29 1989-05-31 西北电讯工程学院 高速激光二极管组件
US5838043A (en) * 1994-08-29 1998-11-17 United Microelectronics Corp. ESD protection circuit located under protected bonding pad
CN101382964A (zh) * 2007-09-07 2009-03-11 中国科学院微电子研究所 一种GaAs PIN二极管等效电路
CN101441670A (zh) * 2007-11-19 2009-05-27 上海华虹Nec电子有限公司 肖特基二极管等效电路模型及其参数提取方法
CN102062834A (zh) * 2009-11-12 2011-05-18 上海华虹Nec电子有限公司 半导体射频器件的射频测试方法
CN102466773A (zh) * 2010-11-05 2012-05-23 上海华虹Nec电子有限公司 射频噪声去嵌入方法
CN104777413A (zh) * 2014-01-13 2015-07-15 中芯国际集成电路制造(上海)有限公司 去嵌入的测试结构及其测试方法和芯片
CN105046066A (zh) * 2015-07-02 2015-11-11 中航（重庆）微电子有限公司 AlGaN/GaN HETM小信号模型及其提参方法
CN105428271A (zh) * 2015-12-22 2016-03-23 上海集成电路研发中心有限公司 射频mos器件的建模方法及测试结构

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
DONG FENG JI: "A 620–690 GHz sub-harmonic mixer based on monolithic GaAs integrated schottky diodes", 《 2017 INTERNATIONAL APPLIED COMPUTATIONAL ELECTROMAGNETICS SOCIETY SYMPOSIUM (ACES)》 *
SHIXIONG LIANG: "Realization of GaN-based high frequency planar schottky barrier diodes through air-bridge technology", 《2014 12TH IEEE INTERNATIONAL CONFERENCE ON SOLID-STATE AND INTEGRATED CIRCUIT TECHNOLOGY (ICSICT)》 *
SHIXIONG LIANG: "Terahertz Schottky barrier diodes based on homoepitaxial GaN materials", 《2015 40TH INTERNATIONAL CONFERENCE ON INFRARED, MILLIMETER, AND TERAHERTZ WAVES (IRMMW-THZ)》 *
王俊龙: "5THz混频二极管等效电路模型研究", 《红外与激光工程》 *
赵向阳: "太赫兹平面肖特基二极管参数模型", 《红外与激光工程》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112434482A (zh) * 2020-11-30 2021-03-02 中国科学院微电子研究所 用于构建cntfet小信号模型的电路结构及参数提取方法
CN112881882A (zh) * 2021-01-08 2021-06-01 苏州苏纳光电有限公司 一种半导体芯片寄生电容的测试方法及装置
CN112881882B (zh) * 2021-01-08 2023-02-07 苏州苏纳光电有限公司 一种半导体芯片寄生电容的测试方法及装置

Also Published As

Publication number Publication date
CN109683078B (zh) 2021-05-04

Similar Documents

Publication Publication Date Title
Von Hauff Impedance spectroscopy for emerging photovoltaics
CN109683078A (zh) 肖特基二极管测试方法及装置
Aygün et al. Power Delivery for High-Performance Microprocessors.
CN103942354B (zh) 一种基于仿真技术的半导体器件电迁移失效测试方法
CN115201563B (zh) 一种基于联合熵的多谐波源定位方法及系统
Singh et al. An exact analytical method for calculating the parameters of a real solar cell using special trans function theory (STFT)
Negroiu et al. Comparison between Zubieta model of supercapacitors and their real behavior
CN111679171A (zh) 基于互连线单元的电路拓扑结构及互连线单元级联的去嵌方法
CN114091286A (zh) 一种基于特性曲线的mmc子模块igbt通态损耗分析方法
CN101382964B (zh) 一种GaAs PIN二极管等效电路
CN206421387U (zh) AlGaN/GaN HEMT小信号模型
CN105808796B (zh) 高功率电磁脉冲作用下pin管可重构天线性能评估方法
Lemmon et al. Multi-branch inductance extraction procedure for multi-chip power modules
Coetzer et al. Novel Frequency-Domain Hybrid Circuit-Computational Electromagnetic Modelling of Photovoltaic Module Impedances
Erickson et al. De-embedding techniques for transmission lines: An exploration, review, and proposal
CN104635135A (zh) 一种化合物半导体器件的去嵌入方法
Moctezuma-Pascual et al. CAD-oriented equivalent circuit modeling of a two-port ground-shielded MIM capacitor
Coetzer et al. String-to-String Coupling Within a Large Photovoltaic Module: Measurement and Circuit-Computational Electromagnetic Hybrid Modelling
Liu et al. Ultra-wideband nonlinear modeling of W-band Schottky diodes
Ha et al. Minimizing the number of basis functions in chip-package co-simulation using Lauerre-FDTD
Kim et al. Analysis and optimization of a power distribution network in 2.5 D IC with glass interposer
Chen et al. FDTD modeling of arbitrary linear lumped networks using piecewise linear recursive convolution technique
CN105095544A (zh) 肖特基二极管spice模型及其形成方法、应用方法
CN116432583A (zh) 小信号模型及小信号模型的参数提取方法
CN107219448B (zh) 基于特征时常数的势垒层内陷阱分布表征方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant