CN101447482B - 晶片水平测量功率mos门器件栅电阻的改进校准法 - Google Patents

晶片水平测量功率mos门器件栅电阻的改进校准法 Download PDF

Info

Publication number
CN101447482B
CN101447482B CN200810165892.5A CN200810165892A CN101447482B CN 101447482 B CN101447482 B CN 101447482B CN 200810165892 A CN200810165892 A CN 200810165892A CN 101447482 B CN101447482 B CN 101447482B
Authority
CN
China
Prior art keywords
wafer
network
semiconductor wafer
resistance
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810165892.5A
Other languages
English (en)
Other versions
CN101447482A (zh
Inventor
安荷叭剌
雷燮光
伍时谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Wanguo Semiconductor Technology Co ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Publication of CN101447482A publication Critical patent/CN101447482A/zh
Application granted granted Critical
Publication of CN101447482B publication Critical patent/CN101447482B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/10—Network architectures or network communication protocols for network security for controlling access to devices or network resources
    • H04L63/102—Entity profiles
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2625—Circuits therefor for testing field effect transistors, i.e. FET's for measuring gain factor thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

一种校准半导体功率器件栅电阻测量的方法，该方法包括在邻近多个半导体功率芯片的半导体晶片测试区上构建一个RC网络和测量该RC网络的电阻和电容为进行晶片水平半导体功率器件测量校准做准备的步骤。该方法还进一步包括将探针板与半导体晶片上的一组接触点连接以便首先进行晶片水平测量校准、随后对半导体功率芯片进行栅电阻Rg测量的步骤。

Description

晶片水平测量功率MOS门器件栅电阻的改进校准法 
说明 
本发明为2006年10月27日提出的专利号为200610143416.4，发明名称为晶片水平测量功率MOS门器件栅电阻的改进校准法的分案申请。 
技术领域
本发明涉及集成电路器件生产过程中对器件参数的测量，更具体地，本发明涉及一种新的、更精确的、能更方便地在晶片水平获取半导体装置精确器件参数的测量方法。 
背景技术
伴随高速金属氧化物半导体(MOS)门器件在功率转换应用中的问世，人们迫切希望能够精确地测量等效的串联栅电阻(Rg)。图1A显示了基于金属氧化物半导体场效应(MOSFET)的、由多个MOSFET晶体管器件构成的功率器件的等效电路，图1B是该等效串联栅电阻与MOSFET器件的输入电容串联连接构成RC网络时的情形。因此，串联的等效栅电阻不能采用直接的DC法进行测量。目前已有几种AC法可以进行这种测量，但所有这些方法均需要对测试电路和电缆线路不可避免地产生的寄生参数进行校准和删除，特别是在晶片水平极难对付那些电缆线路的寄生参数，因为只有在测试装置与探针板之间连接较长的电缆方能接触印模，然后再通过探针到达印模本身。另外，正如图2所示，在晶片上进行锯操作之前，晶片的整个后连线板(back plane而不是back plain)会在垂直器件上生成第二个功率电极，只有通过与晶片夹连接的同等长度的电缆方能接触。由于晶片夹的直径与晶片直径相同，大约在4-12英寸左右，必然会产生相当大的寄生电容和电感。 
当MOS器件封装结束后，在最终测试点测量栅电阻是比较容易的。但是，若在最终测试点抛弃业已封装好的器件则成本太高。在最终测试点抛弃业已封装器件的损失包括用于印模和封装时所有工序的全部成本。基于这一 原因，如能在晶片水平事先筛选出潜在有缺陷的器件，则成本效率就会得到极大的提高。如果能在晶片水平的早期筛选出有缺陷的器件，就可避免因封装这些有缺陷的器件而不必额外花费精力和时间，从而实现节约开支。因此，有必要尽可能早地在晶片水平对器件的参数进行测量。 
目前有几种交错法可以校准和测量等效栅电阻。图3显示了使用LCR表测量电路阻抗实施直接AC测试法的结构，MOSFET器件的栅极，也就是进行测试的器件(DUT)可视为一个简单的RC网络，采用四线测试技术利用LCR表就可测量栅电阻。对器件施加一个AC正弦信号，器件上的AC电压、AC电流和相差便可测定出来，而阻抗测量则分开为实数部分和与实数部分的虚数部分，代表等效栅电阻(Rg)。 
图4A显示了另一种实施串联谐振测量法的测试结构。由于器件是一个串联的RC网络，便会有串联电感而生成如图4A所示的RLC网络。如图4B所示，在对该网络进行频率扫描时，网络阻抗Z(ω)可以表示为：Z(ω)＝Rg+j*[ωLs-(1/ωCiss)]。当ωr＝1/(Ls*Ciss)1/2时，在谐振频率ωr处电容性阻抗(1/ωCiss)和电感性阻抗相互抵消，得到一个净阻抗，这便是等效栅电阻Z(ωr)＝Rg。 
事实上，实施这两种方法都是十分复杂的，因为存在有几种寄生参数，器件的行为与一个简单的RC网络大相径庭。当采用直接AC法时，必须密切注意因印模布局、探针连接、探针板和电缆线路与测试器件的连接而产生的栅源网络的串联电感。此外，电缆线路、探针板、探针和晶片夹的连接也会产生寄生电容。 
正常情况下，目前有一种简单的开放-短路删除法(open-short cancellationtechnique)可以对付这种寄生影响。首先，使探针升高，探针与DUT分离，测量到的阻抗用来确定寄生的电容。接下来，将探针降低放置到金属平面上，使探针与晶片或晶片夹短路时测量阻抗，得到的阻抗用来确定串联的寄生电阻和电感。但是，在测量的第一步不能正确说明夹的电容，而在测量的第二步不能正确说明布局的电感。由于这些原因，这种删除法仍然不能提供有效的方法在晶片水平测量时清出因存在多个电缆线路、探针板、探针连接和界面而产生的寄生电容和电感引起的测量错误。为了进一步改进测量的精确度，人们采用了大家所了解的另外一种负荷修改(load correction)的修正法测量 已知的RC网络。在实施负荷修正法时，试图通过测量含有预先确定的电阻和电容组合的印刷电路板(PCB)的额外步骤而增强测量的精确性。但是，这一过程不能消除探针板和印模布局的影响，因为到达PCB的探针结构是不同的。 
因此，在本领域依然存在着提供一种改进型的器件设计、测试结构和方法的要求，以期克服上述讨论中的局限性和缺点。 
发明内容
本发明的目标是提供一种改进的校准器件，该校准器件包括有一个内置的、电阻和电容精确可测的RC网络。本发明的另一个目标是提供一个探针板，设计用来对校准器件和用作RC网络封装在同一晶片上的MOSFET晶体管进行测量，这种MOSFET晶体管是作为生产的、需要校准的产品。本发明还有一个目标就是在Rg测量期间通过浮动漏极而提供一种简化的晶片水平栅电阻Rg测量方法。因此，早期技术中存在于晶片水平精确校准栅电阻Rg测量的技术问题从而得到了解决。 
具体地说，本发明的目标是提供一种改进型校准器件的设计，它包括一个内置的RC网络，其电阻和电容可以精确地测量。内置RC网络的电阻和电容的数值基本与封装在同一晶片上作为RC网络的MOSFET晶体管的电阻和电容的数值范围相同，通常封装在晶片底层的漏极可作为校准操作的一部分而从连接上取下。由于清除了与晶片夹连接的寄生电容和电感，校准结构可极大地简化测量校准过程。 
本发明一个较好的实施例简略地介绍了一种MOSFET器件，它包括置于一个半导体晶片上的多个MOSFET芯片。其中，半导体晶片进一步包括内置有一个RC网络的测试区，该RC网络的电阻和电容已知，随时可进行晶片水平MOSFET测量校准。晶片测试区还进一步包括一种测试结构，这种测试结构含有一组接触点，接触点的布局与连接探针板的MOSFET器件的布局相同，以便首先进行晶片水平MOSFET测量校准和随后对MOSFET芯片进行栅电阻Rg测量。在一个较好的实施例中，RC网络的电阻和电容的数值范围与MOSFET栅电阻Rg及其输入电容Ciss的范围基本相似。 
本发明还进一步介绍了一种校准MOSFET栅电阻测量的方法，它包括在 邻近多个MOSFET芯片的半导体晶片上的测试区生成一个RC网络和测量RC网络的电阻和电容为晶片水平进行MOSFET测量校准做准备的步骤。该方法还进一步包括将探针板与半导体晶片上的一组接触点连接起来的步骤，以便首先进行晶片水平MOSFET测量校准和随后对MOSFET芯片进行栅电阻Rg测量。在一个较好的实施例中，生成RC网络的步骤还进一步包括生成RC网络的电阻和电容，该电阻和电容的数值范围与MOSFET栅电阻Rg和MOSFET芯片的电容的数值范围基本相同。 
本发明还进一步介绍了一种探针板，它既可以接触校准结构对测量的RC网络进行校准，也可以接触MOSFET芯片测量MOSFET的Rg。 
附图说明
图1A是背景技术中标准MOSFET器件； 
图1B是背景技术中测量图1A中MOSFET器件等效栅电阻所涉及的RC网络的电路图； 
图2显示了是背景技术中常规测量方法经常涉及的、用于测量等效栅电阻的探针结构的透视图； 
图3显示了背景技术中用于测量DUT电阻的四线LCR测量装备的连接图； 
图4A显示了背景技术中进行串联谐振测量的另一种测试结构； 
图4B显示了背景技术中在谐振频率消除寄生电容和电感的变化情况； 
图5A显示了晶片设计的顶视图； 
图5B显示了MOSFET的设计； 
图5C显示了测量该MOSFET器件相对应的一个RC网络； 
图6显示了一种校准结构的设计，它在晶片上建立有一个已知RC网络的新型测试结构，供测试探针板接触； 
图7A是图6所示测试结构的横截面图； 
图7B显示了图7A的等效电路； 
图8A显示了用于一个较好实施例中的探针板的结构； 
图8B显示了用于另一个较好实施例中的探针板的结构。
具体实施方式
图5A中半导体晶片10的设计可用来对本发明在晶片水平测量栅电阻的改进型结构进行讨论。半导体晶片10由多个MOSFET晶体管20构成，由校准结构100组成的测试区30也位于晶片10上。根据图5B所示的MOSFET晶体管20的设计和图5C所示的等效电路，所示与源端子S和门接线端G连接的校准结构是基于这样的假定：图5B和图5C中并未明确显示的MOSFET器件的漏极连接可能是浮动的和从电路中清除，对Rg测量并未造成太大的影响。正如以下将要进行的详细讨论，在应用本发明的校准结构时，并不需要进行漏极连接。将漏极和晶片夹从电阻测量中清除，可以消除在漏极产生寄生电容和电感的根源，这是在常规测量结构中经常会遇到的、令人最头痛的问题。 
图6显示了一种测试结构的设计。这种测试结构使用了一种新的MOSFET测量校准结构，它在晶片上建立有一个RC网络，可供相同的测试探针板探测器件时接触。这种新型的测试结构100可置于同一晶片的测试场区作为MOSFET晶体管使用，测试场区，如图5A所示的测试区30，则设计用来供与栅电阻测量所使用的相同探针板接触。测试结构具有一个源区110和另一个源区120，该测试结构还包括一个栅区130。金属电阻器140将栅区130与源区110连接。图7A显示了图6所示的测试结构的横截面图，图7B显示了图7A的等效电路。源区110和120包括第一源点110和第二源点120，在每个源点的下面分别有沟槽电容器150-1和150-2，栅极金属电阻器R140置于栅极点130与第一源点110之间。由于与第一源点110和第二源点120整个区域沟槽中的多晶硅直接连接，如图6所示，第一源点110和第二源点120内的电容器的等效串联电阻(ESR)极低。 
图8A显示了一个较好实施例中用于校准和测量的探针板200的底部结构。支撑探针针220的探针支架210装置在诸如PCB的基质230中，在其两边均为地平面。探针支架210具有一个可以暴露探针针的敞开窗口240，该孔可透过PCB基质230，在探测时可从顶部提供一个观察窗口。探针针220与接线端连接，这样通过电缆与诸如LCR表(图中未画出)的测试器件连接，电缆输入套管接地(图中未画出)。调节探针针220挤压探针支架表面，使得探针板向下接触探针支架时不会碰到晶片，而探针可以保持与晶片的物理接 触。探针针220的设计与校准结构和MOSFET器件的接触点的安排匹配，因此，同一个探针板既可以接触校准结构完成校准过程，也可以对MOSFET器件进行测量。特别地，在校准过程中，探针板200与晶片上的校准结构成一直线，使与GF250和GS260连接的针220与栅极点130物理接触，而与SF270和SS280连接的针与图6所示的源点120物理接触。在执行测量的过程中，探针板与晶片上的MOSFET器件成一直线，使与GF250和GS260连接的针220与栅极点130物理接触，而与SF270和SS280连接的针与图5B所示的源点120物理接触。 
图8B显示了用于另一个较好实施例中的探针板300的结构，设计的接线端可以使探针针320与接线端350，360，370和380之间的连接长度最短，以便减少因连接接线端和位于探针支架310中的探针针320的未屏蔽导线而产生的直接电感，探针窗口340用来暴露支撑在基质330上的探针针320。不止一个探针针与电流更为均匀分布、SS370可以更精确地测量电压的SF360连接。即使栅极在浮动状态下鉴于校准和测量的条件是相同的，同一个探针板既能接触校准结构也能接触MOSFET器件的这一事实极大地改善了校准的精确性和简洁性。由于漏极未与测试系统连接，校准结构极大地简化了测量校准过程，因为此时消除了与夹基质连接而产生的寄生电容和电感。一个校准操作得到的测量结果包括有测试系统所引起的所有寄生作用的影响。 
使用图8A和图8B所示的校准卡进行了测量工作。例如使用四线法对显微操纵器上的标准可调探针进行独立的DC测量程序，此时，一对两根线提供流经栅极点130和源点110之间的电阻电流I，另一对线测量电阻140上的电压V。这样，栅极点130与源点110之间的电阻可以通过R＝V/I计算，首先测量了栅极点130到源点110之间的栅极电阻R。然后，再同样采用这些可调探针，但使用较低的频率(比如小于100kHz)，使在高频下干扰测量工作的串联电感效应引起的误差减到最小，也可以将源点110到源点120之间的电容测量出来，此时采用空载修正法(open circuit correction)是十分有益的。在小于10MHz频率范围内，该电容与频率无关，测试结构在此点的电阻和电容已知。下一步就是使用这个已知的负荷校准晶片探测系统。将探针板下降到测试结构上，使栅极置于栅极点130，源针置于源点120上，运用探测系统就可测量R和电容。由于R和电容的真实数值已知，此时便可使 用负荷修正抵消法(load correction offsets)，从而使测量系统得到校准。随后在测量产品印模时，就可以正确地消除所有的寄生电容和电感而不需确定这些电容器和电感器的每个具体数值。 
在上述测试结构中，建议电阻R和电容C的数值范围应与所需产品的Rg和电容的数值范围相同，以便使系统在最精确的校准范围内运行。这可以通过使用与生产MOSFET栅极相同的工艺构建沟槽电容器实现。另外，还必须选择足够大的测试信号幅度，以便做到噪声免疫，但必须低于功率MOS器件的阈值电压，避免在进行测量期间将器件通电。 
事实上，本发明介绍了一种在半导体晶片上分布有多个半导体功率芯片的半导体晶片。其中，这种半导体晶片又进一步包括含有一个测试区，且该测试区中构建有RC网络，其电阻和电容已知，可随时在晶片水平对半导体功率器件进行测量校准。半导体功率晶片又进一步包括一组与探针板连接的接触点，首先在晶片水平对半导体功率器件进行测量校准，然后对半导体功率芯片的栅电阻Rg进行测量。在一个较好的实施例中，RC网络的电阻和电容的数值范围与半导体功率芯片的栅电阻Rg和电容的数值范围相同。 
另外，本发明还介绍了一种半导体功率晶片，它包括分布在邻近多个半导体功率芯片的半导体晶片上的晶片水平测量校准电路，半导体晶片的漏极浮动。在一个较好的实施例中，分布在半导体晶片上的晶片水平测量校准电路由RC网络构成。 
本发明还进一步介绍了一种校准半导体功率器件栅电阻测量的方法。该方法包括在邻近多个半导体功率芯片的半导体晶片的测试区中构建RC网络，以及测量该RC网络的电阻和电容为半导体功率器件进行晶片水平测量校准做好准备工作的步骤。该方法还进一步包括探针板与半导体晶片上的一组接触点连接进行晶片水平测量校准并随后对半导体功率芯片的栅电阻Rg进行测量的步骤。一个较好的实施例中，构建RC网络的步骤进一步包括生成RC网络的电阻和电容，使其数值范围与半导体功率芯片的栅电阻Rg和电容的数值范围相同。 
在一个备选的较好实施例中，本发明还进一步介绍了一种进行晶片水平半导体功率器件测量校准的方法。该方法包括为进行晶片水平测量校准在邻近多个半导体功率芯片的半导体晶片上生成晶片水平测量校准电路、使漏极 浮动的步骤。在一个较好的实施例中，在半导体晶片上生成晶片水平测量校准电路的步骤还进一步包括构建一个RC网络。 
同样的技术还可以用于串联RLC谐振法。只要测试结构的电阻R和电容C测量出来、已知，实际测量测试结构(从栅点G到源点S2)的RLC谐振点的结果可以通过调整测量得到的R和C进行修正以匹配已知的数值。因此，同样的修正法也可用于产品印模，从而得到精确的Rg测量。 
尽管本发明是以目前较好的实施例进行的介绍，必须认识到这种介绍不应理解为仅仅局限于此。仔细阅读上述说明后，毫无疑问，本领域的技术人员将会明白还存在着许多变更和修改。因此，只要在本发明的真实精神和范围之内，随后所附的权利要求将应理解为可以包括所有这些变更和修改。

Claims (10)

1.一种半导体晶片，其特征在于，包括：
位于其上的多个金属氧化物半导体场效应晶体管芯片，其中，所述半导体晶片还进一步包括一个建有电阻器-电容器RC网络的测试结构；
所述电阻器是一种金属电阻器；
所述电容器是一种沟槽电容器。
2.根据权利要求1所述的半导体晶片，其特征在于，所述多个金属氧化物半导体场效应晶体管芯片和所述测试结构可用探针板接触。
3.根据权利要求1所述的半导体晶片，其特征在于，所述电阻器-电容器RC网络的电阻和电容的数值范围与所述金属氧化物半导体场效应晶体管芯片的栅电阻Rg和电容的数值范围相同。
4.根据权利要求1所述的半导体晶片，其特征在于，所述测试结构的设计基本与所述金属氧化物半导体场效应晶体管芯片的设计相同。
5.根据权利要求2所述的半导体晶片，其特征在于，该半导体晶片进一步包括：
一组与探针板连接的接触点，以便首先进行所述晶片水平半导体器件测量校准、随后对所述半导体芯片进行栅电阻Rg测量；
所述的探针板包括一组探针针和一个窗口，通过所述窗口可以暴露探针针；
所述探针针的设计布局与邻近进行半导体功率器件校准测量的多个半导体功率器件的多个接触点的布局相同。
6.一种校准金属氧化物半导体场效应晶体管栅电阻测量的方法，其特征在于，包括：
在半导体晶片上的测试区中构建一个电阻器-电容器RC网络，所述半导体晶片邻近位于所述半导体晶片之上的多个金属氧化物半导体场效应晶体管芯片。
7.根据权利要求6所述的方法，其特征在于，该方法进一步包括：
测量所述电阻器-电容器RC网络的电阻和电容，以便进行晶片水平金属氧化物半导体场效应晶体管测量校准。
8.根据权利要求7所述的方法，其特征在于，该方法进一步包括：
将探针板与所述半导体晶片上的所述电阻器-电容器RC网络连接，以便进行所述晶片水平金属氧化物半导体场效应晶体管测量校准。
9.根据权利要求8所述的方法，其特征在于，该方法进一步包括：
将探针板与所述金属氧化物半导体场效应晶体管芯片连接，以便在晶片水平进行所述栅电阻测量。
10.根据权利要求6所述的方法，其特征在于，所述构建所述电阻器-电容器RC网络的步骤进一步包括生成所述电阻器-电容器RC网络的电阻和电容，使其数值范围与所述金属氧化物半导体场效应晶体管芯片的栅电阻Rg和电容的数值范围相同。
CN200810165892.5A 2005-11-01 2006-10-27 晶片水平测量功率mos门器件栅电阻的改进校准法 Active CN101447482B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/265,363 US7535021B2 (en) 2005-11-01 2005-11-01 Calibration technique for measuring gate resistance of power MOS gate device at water level
US11/265,363 2005-11-01

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200610143416.4A Division CN1959987A (zh) 2005-11-01 2006-10-27 晶片水平测量功率mos门器件栅电阻的改进校准法

Publications (2)

Publication Number Publication Date
CN101447482A CN101447482A (zh) 2009-06-03
CN101447482B true CN101447482B (zh) 2011-05-04

Family

ID=37995065

Family Applications (5)

Application Number Title Priority Date Filing Date
CN200810165887.4A Active CN101447481B (zh) 2005-11-01 2006-10-27 晶片水平测量功率mos门器件栅电阻的改进校准法
CN200810165900.6A Active CN101447483B (zh) 2005-11-01 2006-10-27 晶片水平测量功率器件的改进校准法及半导体晶片
CN200810165892.5A Active CN101447482B (zh) 2005-11-01 2006-10-27 晶片水平测量功率mos门器件栅电阻的改进校准法
CN200810166030.4A Pending CN101431074A (zh) 2005-11-01 2006-10-27 晶片水平测量功率mos门器件栅电阻的改进校准法
CN200610143416.4A Pending CN1959987A (zh) 2005-11-01 2006-10-27 晶片水平测量功率mos门器件栅电阻的改进校准法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN200810165887.4A Active CN101447481B (zh) 2005-11-01 2006-10-27 晶片水平测量功率mos门器件栅电阻的改进校准法
CN200810165900.6A Active CN101447483B (zh) 2005-11-01 2006-10-27 晶片水平测量功率器件的改进校准法及半导体晶片

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN200810166030.4A Pending CN101431074A (zh) 2005-11-01 2006-10-27 晶片水平测量功率mos门器件栅电阻的改进校准法
CN200610143416.4A Pending CN1959987A (zh) 2005-11-01 2006-10-27 晶片水平测量功率mos门器件栅电阻的改进校准法

Country Status (3)

Country Link
US (2) US7535021B2 (zh)
CN (5) CN101447481B (zh)
TW (1) TWI322497B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009048618A1 (en) * 2007-10-11 2009-04-16 Veraconnex, Llc Probe card test apparatus and method
DE102008015211B4 (de) * 2008-03-20 2011-01-05 Infineon Technologies Ag Messanordnung und Verfahren zum Betreiben der Messanordnung
CN102074489B (zh) * 2009-11-24 2012-10-03 中国科学院微电子研究所 一种多偏置下场效应晶体管栅漏电容的测试方法
CN102237288B (zh) * 2010-04-28 2013-02-06 中国科学院微电子研究所 一种检测氮化镓基场效应晶体管表面钝化效果的方法
CN102157415B (zh) * 2011-03-15 2015-05-20 上海华虹宏力半导体制造有限公司 裸芯片的晶圆参数的测试方法
CN102693959B (zh) * 2011-03-25 2014-12-10 上海华虹宏力半导体制造有限公司 Mos晶体管栅极电阻测试结构
TWI473425B (zh) * 2012-02-13 2015-02-11 Novatek Microelectronics Corp 無電流誤差之電阻電容校正電路
CN103293383B (zh) * 2013-06-04 2015-07-08 中国科学院微电子研究所 一种功率mosfet器件串联电阻的测试电路
CN105137315B (zh) * 2014-05-28 2018-04-13 株洲南车时代电气股份有限公司 一种晶闸管芯片门极测试工装
CN105203852B (zh) * 2014-06-10 2019-07-02 中国科学院微电子研究所 用于集成无源器件的测试板以及测试方案
US10162038B2 (en) * 2014-07-09 2018-12-25 Stmicroelectronics S.R.L. Method of interfacing a LC sensor and related system
CN105842604B (zh) * 2015-01-13 2019-02-26 复旦大学 集成电路后端工艺波动检测电路以及检测方法
US9709602B2 (en) * 2015-04-09 2017-07-18 Fisher-Rosemount Systems, Inc. Method for supplying fieldbus communication and power from a handheld maintenance tool in a hazardous area using a single lead set
US10388781B2 (en) 2016-05-20 2019-08-20 Alpha And Omega Semiconductor Incorporated Device structure having inter-digitated back to back MOSFETs
US10446545B2 (en) 2016-06-30 2019-10-15 Alpha And Omega Semiconductor Incorporated Bidirectional switch having back to back field effect transistors
US10103140B2 (en) 2016-10-14 2018-10-16 Alpha And Omega Semiconductor Incorporated Switch circuit with controllable phase node ringing
JP6993949B2 (ja) * 2018-09-13 2022-01-14 株式会社東芝 電子回路及び方法
JP7155082B2 (ja) * 2019-09-09 2022-10-18 株式会社東芝 電子回路
CN112820714B (zh) * 2020-12-28 2022-12-13 中国电子科技集团公司第十三研究所 晶圆级电容标准样片及制备方法
CN113092863B (zh) * 2021-04-09 2023-02-10 全球能源互联网研究院有限公司 一种测算功率器件栅极内阻的方法、装置及存储介质
EP4354152A1 (en) * 2022-10-14 2024-04-17 Rohde & Schwarz GmbH & Co. KG Power calibration adapter, measurement application system, method
CN116994979B (zh) * 2023-09-26 2023-12-26 无锡卓海科技股份有限公司 方块电阻的测量方法、电子设备和存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1271178A (zh) * 1999-04-16 2000-10-25 富士通株式会社 测试半导体器件的探针卡及半导体器件测试方法
US6146908A (en) * 1999-03-12 2000-11-14 Stmicroelectronics, S.A. Method of manufacturing a test circuit on a silicon wafer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices
US5773317A (en) * 1995-12-15 1998-06-30 Vlsi Technology Inc. Test structure and method for determining metal-oxide-silicon field effect transistor fringing capacitance
US6472233B1 (en) * 1999-08-02 2002-10-29 Advanced Micro Devices, Inc. MOSFET test structure for capacitance-voltage measurements
US6873173B2 (en) * 2000-03-10 2005-03-29 Infineon Technologies Ag Test circuit arrangement and method for testing a multiplicity of transistors
US7045384B1 (en) * 2003-07-08 2006-05-16 Advanced Micro Devices, Inc. Method for determining metal work function by formation of Schottky diodes with shadow mask
TWI228597B (en) * 2004-02-25 2005-03-01 Nat Applied Res Laboratories Device monitor for RF and DC measurements
US7902852B1 (en) * 2007-07-10 2011-03-08 Pdf Solutions, Incorporated High density test structure array to support addressable high accuracy 4-terminal measurements

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6146908A (en) * 1999-03-12 2000-11-14 Stmicroelectronics, S.A. Method of manufacturing a test circuit on a silicon wafer
CN1271178A (zh) * 1999-04-16 2000-10-25 富士通株式会社 测试半导体器件的探针卡及半导体器件测试方法

Also Published As

Publication number Publication date
CN101447483B (zh) 2011-04-20
CN101447481B (zh) 2010-12-15
US20090219044A1 (en) 2009-09-03
CN101431074A (zh) 2009-05-13
CN101447481A (zh) 2009-06-03
TWI322497B (en) 2010-03-21
CN101447483A (zh) 2009-06-03
CN1959987A (zh) 2007-05-09
US20070096093A1 (en) 2007-05-03
US7535021B2 (en) 2009-05-19
US8174283B2 (en) 2012-05-08
TW200718957A (en) 2007-05-16
CN101447482A (zh) 2009-06-03

Similar Documents

Publication Publication Date Title
CN101447482B (zh) 晶片水平测量功率mos门器件栅电阻的改进校准法
CN101996912B (zh) 集成电路晶圆级测试方法、半导体装置测试系统及其方法
US7403028B2 (en) Test structure and probe for differential signals
US7307426B2 (en) Methods and apparatus for unpowered testing of open connections on power and ground nodes of circuit devices
US20060114004A1 (en) Method for calibrating and de-embedding, set of devices for de-embedding and vector network analyzer
CN101140305A (zh) 可去除测试结构上寄生效应的射频片上电感测量方法
CN103839921A (zh) 硅通孔的射频测试结构及寄生提取方法
KR100707585B1 (ko) Ｍｏｓ 트랜지스터 소자의 정전용량-전압 특성을 이용한캐리어 농도 분포 측정 자동화 시스템 및 방법
Hasegawa et al. Mutual inductance measurement for power device package using time domain reflectometry
CN105548713A (zh) 阻抗调节器校准系统及校准方法
CN109473367B (zh) 一种soi工艺中mos电容测试结构及其实现方法
Sell et al. Charge-based capacitance measurements (CBCM) on MOS devices
CN104716065B (zh) 金属氧化物半导体场效应晶体管电容‑电压特性修正方法
Stucchi et al. Capacitance Measurements of Two-Dimensional and Three-Dimensional IC Interconnect Structures by Quasi-Static $ C $–$ V $ Technique
CN102147434B (zh) 一种测试电感的方法
CN110031744B (zh) 用于测试半导体裸片的测试探针设备及相关系统及方法
KR100707586B1 (ko) Ｍｏｓ 트랜지스터 소자의 게이트 산화막 정전용량 특성측정 방법
KR100761224B1 (ko) 유효채널길이 측정장치 및 그 장치를 이용한 유효채널길이측정방법
CN209327519U (zh) 一种测试芯片及系统
Bau et al. Static and dynamic measurements for GaN integrated switches
CN107895089B (zh) 一种改进的集成电路mosfet晶体管测试结构参数提取方法
Liu et al. Parasitic elements modeling and experimental identification in a gan hemt based power module
CN103811372A (zh) 晶体管的测试结构以及测试方法
Zeitlhoefler et al. Voltage to Current Correlation for CDM Testing
KR101762383B1 (ko) 반도체 시험 장치에 있어서의 전기 길이 측정 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160930

Address after: 400700 Chongqing city Beibei district and high tech Industrial Park the road No. 5 of 407

Patentee after: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Address before: Bermuda Hamilton No. 22 Vitoria street Canon hospital

Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd.

PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Improved calibration method for measuring gate resistance of power MOS gate device at wafer level

Effective date of registration: 20191210

Granted publication date: 20110504

Pledgee: Chongqing Branch of China Development Bank

Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Registration number: Y2019500000007

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Granted publication date: 20110504

Pledgee: Chongqing Branch of China Development Bank

Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Registration number: Y2019500000007