CN102157415B - 裸芯片的晶圆参数的测试方法 - Google Patents

裸芯片的晶圆参数的测试方法 Download PDF

Info

Publication number
CN102157415B
CN102157415B CN201110061736.6A CN201110061736A CN102157415B CN 102157415 B CN102157415 B CN 102157415B CN 201110061736 A CN201110061736 A CN 201110061736A CN 102157415 B CN102157415 B CN 102157415B
Authority
CN
China
Prior art keywords
bare chip
triode
grid
voltage
control voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110061736.6A
Other languages
English (en)
Other versions
CN102157415A (zh
Inventor
王健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110061736.6A priority Critical patent/CN102157415B/zh
Publication of CN102157415A publication Critical patent/CN102157415A/zh
Application granted granted Critical
Publication of CN102157415B publication Critical patent/CN102157415B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开了一种晶圆中裸芯片的中测方法,采用六针探针卡压接在相邻近的两个裸芯片的正面进行测试;其测试步骤如下:T1,测试出裸芯片中的栅源控制电流IGSS;T2,将第二裸芯片的第二栅极电压UG2加入与第一裸芯片的栅极供电电源UG1相同的电压,通过R1=UG1/IGSS,计算两个裸芯片串联后的第一电阻R1;T3,将R1除以2,得到两个裸芯片的漏源开启电阻参数RDSON;T4,多次改变第二裸芯片的第二栅极电压的电压,通过R2=UG2/IGSS,计算出两个裸芯片串联后的第二电阻R2;T5,通过RDSON=R2-1/2R1,计算出第二裸芯片的RDSON参数。本发明晶圆中裸芯片的中测方法,仅需要对晶圆的正面进行单面测试,便可测试出晶圆中裸芯片测试项目,从而判断裸芯片的为合格品或者不合格品。

Description

裸芯片的晶圆参数的测试方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种裸芯片的晶圆参数的测试方法。
背景技术
晶圆划片后,在未封装前,在晶圆上能看到紧密相连的裸芯片(die)。裸芯片包括衬底层SUB、外延生长层EPI、基础器件层,其中基础器件包括三极管。为保证裸芯片的良品率,为此,要对裸芯片进行晶圆测试(CP,Circuit Prober)。晶圆测试(Wafer test)是半导体后道封装测试的第一站,晶圆测试有很多个名称,比如针测、中测、CP(Circuit Probing)、Wafer Sort、Wafer Probing等等。晶圆测试的目的是将裸芯片中不良的芯片挑选出来。所用到的设备有测试机(IC Tester)、探针卡(Probe Card)、探针台(Prober)以及测试机与探针卡之间的接口(Mechanical Interface)。晶圆测试的测试项目,包括漏源击穿电压U(BR)DS,饱和漏极电流IDSS,栅源控制电流IGSS,漏源开启电阻RDSON。其中漏源开启电阻RDSON参数,根据栅极控制电压的不同,其阻值大小也不同。为此,要在不同的栅极控制电压下,分别测出RDSON参数的阻值。
现有技术中,裸芯片的晶圆参数的测试方法,是采用4针或者5针探针卡压接到一个裸芯片的正面和背面进行测试,并且需要对裸芯片的背面进行减薄、蒸金工艺后,测试源极到衬底之间电阻参数RDSON。此种测试方法,在对RDSON参数进行测试时,晶圆的背面也要设置探针,要对晶圆中裸芯片的正面和背面同时进行测试,从而根据中测的测试项目参数判断裸芯片在不同的栅极控制电压值范围内为合格品或者不合格品。
发明内容
本发明所要解决的技术问题是,克服以上不足,提供了一种裸芯片的晶圆参数的测试方法,该裸芯片的晶圆参数的测试方法,仅需要对晶圆的正面进行单面测试,便可测试出晶圆中裸芯片测试项目,从而判断裸芯片的为合格品或者不合格品。
为了解决上述技术问题,本发明的技术方案是:一种裸芯片的晶圆参数的测试方法,采用八根探针的探针卡压接在相邻近的两个裸芯片的正面进行测试;其中二根探针的一端压接在第二裸芯片的三极管的源极测试点,另外一端通过探针卡与测试机台的接口电连接;其中二根探针的一端压接在第二裸芯片的三极管的栅极测试点,其栅极测试点的供电电压为第二栅极控制电压UG2,另外一端通过探针卡与测试机台的接口电连接;其中二根探针的一端压接在第一裸芯片的三极管的源极测试点,另一端通过探针卡与测试机台的接口电连接;其中二根探针通过探针卡上安装的电池E串接后,压接在第一裸芯片的三极管的栅极测试点,其栅极测试点的供电电压为第一栅极控制电压UG1;测试机台的接口5与测试机台电连接;其测试步骤如下:
T1,测试出晶圆中第一裸芯片和第二裸芯片的三极管的饱和漏极电流IDSS、以及除三极管的漏源开启电阻RDSON之外的参数;
T2,在第一裸芯片和第二裸芯片的三极管的栅极端加入相同的栅极控制电压、漏极端加入步骤T1中的饱和漏极电流IDSS,测试出第二裸芯片的三极管的源漏电压UDS,通过公式R1=UDS/IDSS,计算出相同栅极控制电压下第一裸芯片和第二裸芯片串联后的第一电阻R1;
T3,将步骤T2中的第一电阻R1除以2,得到第一裸芯片和第二裸芯片的三极管的漏源开启电阻参数RDSON
T4,保持第一裸芯片的三极管的栅极端的第一栅极控制电压UG1的电压值,改变第二裸芯片的三极管的栅极端的第二栅极控制电压UG2的电压值,在第二裸芯片的三极管的漏极端加入步骤T1中的饱和漏极电流IDSS,测试出第二裸芯片的三极管的源漏电压UDS2,通过公式R2=UDS2/IDSS,计算出不同栅极控制电压下第一裸芯片和第二裸芯片串联后的第二电阻R2;通过公式RDSON=R2-1/2R1,计算出第二裸芯片的三极管在第二栅极控制电压UG2下的漏源开启电阻参数RDSON
T5,多次改变步骤T4中第二裸芯片的三极管栅极端的第二栅极控制电压UG2的电压值,计算出不同的第二栅极控制电压UG2下,第二裸芯片的漏源开启电阻参数RDSON
进一步的,所述探针卡上安装的电池E的电压范围为9V到12V。
进一步的,所述第二裸芯片的三极管的第二栅极控制电压UG2的电压范围为1.2V到10V。
进一步的,除三极管的漏源开启电阻RDSON之外的参数,包括漏源击穿电压U(BR)DS,栅源控制电流IGSS
本发明的有益效果是:本发明裸芯片的晶圆参数的测试方法,采用八根探针的探针卡压接在相邻近的两个裸芯片的正面进行测试,晶圆的背面不用连接探针或者连接线,从而使测试机台的系统结构简单;也不需要对裸芯片的背面进行减薄、蒸金工艺。
测试步骤T2、T3,是在第一裸芯片和第二裸芯片的栅极控制电压相同的情况下,测试出第一裸芯片和第二裸芯片的漏源开启电阻参数RDSON。即第二栅极控制电压UG2等于第一栅极控制电压UG1等于探针卡的电池E的电压。首先,测试出晶圆中裸芯片中三极管的饱和漏极电流IDSS、漏源击穿电压U(BR)DS,栅源控制电流IGSS;然后,在第一裸芯片和第二裸芯片上分别加入相同的栅极控制电压,根据饱和漏极电流IDSS测试出第二裸芯片的源漏电压UGS;之后,根据公式R1=UDS/IDSS,计算出相同栅极控制电压下第一裸芯片和第二裸芯片串联后的第一电阻R1。将第一电阻R1除以2,得到第一裸芯片和第二裸芯片的三极管的漏源开启电阻参数RDSON
测试步骤T4,是在第一裸芯片和第二裸芯片的栅极控制电压不相同的情况下,测试出第二裸芯片的漏源开启电阻参数RDSON。即第一栅极控制电压UG1等于探针卡的电池E的电压,第二栅极控制电压UG2不等于第一栅极控制电压UG1。首先,保持第一裸芯片的三极管的栅极端的第一栅极控制电压UG1的电压值,改变第二裸芯片的三极管的栅极端的第二栅极控制电压UG2的电压值,在第二裸芯片的三极管的漏极端加入步骤T1中的饱和漏极电流IDSS,测试出第二裸芯片的三极管的源漏电压,通过公式R2=UDS2/IDSS,计算出不同栅极控制电压下第一裸芯片和第二裸芯片串联后的第二电阻R2;通过公式RDSON=R2-1/2R1,计算出第二裸芯片的三极管在第二栅极控制电压UG2下的漏源开启电阻参数RDSON
步骤T2、T3,为步骤T4提供第一裸芯片在第一栅极控制电压UG1下的漏源开启电阻参数RDSON,即第一裸芯片的RDSON=1/2R1。由于第一裸芯片的第一栅极控制电压UG1的电压值保持不变,因此,第一裸芯片的漏源开启电阻参数RDSON不变,为1/2R1。改变第二裸芯片的第二栅极控制电压UG2后,先测试并计算出第一裸芯片和第二裸芯片在不同的栅极控制电压下串联后的第二电阻R2,因此根据公式RDSON=R2-1/2R1,便可计算出第二裸芯片的三极管在第二栅极控制电压UG2下的漏源开启电阻参数RDSON
步骤T5,是步骤T4的重复测试过程,不同之处在于加入的第二栅极控制电压UGS的电压值不相同。
综上所述,本发明裸芯片的晶圆参数的测试方法,仅将相邻近的两个裸芯片正面进行测试,便可得到晶圆中裸芯片的全部晶圆测试项目,从而根据晶圆测试项目参数判断裸芯片在不同的栅极控制电压值范围内为合格品或者不合格品。
附图说明
图1是划片后、未封装前的晶圆;
图2是图1中第一裸芯片和第二裸芯片的结构示意图;
图3-4是八根探针的探针卡与第一裸芯片和第二裸芯片的电路连接示意图。
图中所示:1、第一裸芯片,2、第二裸芯片,3、晶圆,4、探针卡,5、接口。
具体实施方式
如图1-4所示,本发明裸芯片的晶圆参数的测试方法,采用八根探针的探针卡4压接在相邻近的两个裸芯片的正面进行测试;其中二根探针的一端压接在第二裸芯片2的三极管的源极测试点,另外一端通过探针卡4与测试机台的接口5电连接;其中二根探针的一端压接在第二裸芯片2的三极管的栅极测试点,其栅极测试点的供电电压为第二栅极控制电压UG2,另外一端通过探针卡4与测试机台的接口5电连接;其中二根探针的一端压接在第一裸芯片1的三极管的源极测试点,另一端通过探针卡4与测试机台的接口5电连接;其中二根探针通过探针卡4上安装的电池E串接后,压接在第一裸芯片1的三极管的栅极测试点,其栅极测试点的供电电压为第一栅极控制电压UG1;其测试步骤如下:
T1,测试出晶圆中第一裸芯片1和第二裸芯片2的三极管的饱和漏极电流IDSS、以及除三极管的漏源开启电阻RDSON之外的参数;
T2,在第一裸芯片1和第二裸芯片2的三极管的栅极端加入相同的栅极控制电压、漏极端加入步骤T1中的饱和漏极电流IDSS,测试出第二裸芯片2的三极管的源漏电压UDS,通过公式R1=UDS/IDSS,计算出相同栅极控制电压下第一裸芯片1和第二裸芯片2串联后的第一电阻R1;
T3,将步骤T2中的第一电阻R1除以2,得到第一裸芯片1和第二裸芯片2的三极管的漏源开启电阻参数RDSON
T4,保持第一裸芯片1的三极管的栅极端的第一栅极控制电压UG1的电压值,改变第二裸芯片2的三极管的栅极端的第二栅极控制电压UG2的电压值,在第二裸芯片2的三极管的漏极端加入步骤T1中的饱和漏极电流IDSS,测试出第二裸芯片2的三极管的源漏电压UDS2,通过公式R2=UDS2/IDSS,计算出不同栅极控制电压下第一裸芯片1和第二裸芯片2串联后的第二电阻R2;通过公式RDSON=R2-1/2R1,计算出第二裸芯片2的三极管在第二栅极控制电压UG2下的漏源开启电阻参数RDSON
T5,多次改变步骤T4中第二裸芯片2的三极管栅极端的第二栅极控制电压UG2的电压值,计算出不同的第二栅极控制电压UG2下,第二裸芯片2的漏源开启电阻参数RDSON
其中,除三极管的漏源开启电阻RDSON之外的参数,包括漏源击穿电压U(BR)DS,栅源控制电流IGSS
优选的,探针卡4上安装的电池E的电压范围为9V到12V,由于第一裸芯片1的第一栅极控制电压UG1为探针卡4上的电池E的电压,因此,使第一裸芯片1的第一栅极控制电压UG1的可选择范围更宽。
优选的,第二裸芯片2的三极管的第二栅极控制电压UG2的电压范围为1.2V到10V,使第二裸芯片2的第二栅极控制电压UG2的可选择范围更宽。
其中,图2-4中,SUB为衬底层;EPI为外延生长层;S1为第一裸芯片1的三极管的源极测试点;G1为第一裸芯片1的三极管的栅极测试点,UG1为第一裸芯片1的第一栅极控制电压;S2为第二裸芯片2的三极管的源极测试点;G2为第二裸芯片2的三极管的栅极测试点,UG2为第二栅极控制电压。
其中,图3-4中,探针卡4的探针D2_f(S1_f),D2_s(S1_s)压接在第一裸芯片1的三极管的源极测试点,此第一裸芯片1的三极管的源极测试点间接为第二裸芯片2的漏极测试点;探针卡4的探针S2_f,S2_s压接在第二裸芯片2的源极测试点;探针卡4的探针G2_f,G2_s压接在第二裸芯片2的栅极测试点;探针卡4的探针G1_f,G1_s压接在第一裸芯片1的栅极测试点。
本发明裸芯片的晶圆参数的测试方法,采用八根探针的探针卡4压接在相邻近的两个裸芯片的正面进行测试,晶圆3的背面不用连接探针或者连接线,从而使测试机台的系统结构简单;也不需要对裸芯片的背面进行减薄、蒸金工艺。
测试步骤T2、T3,是在第一裸芯片1和第二裸芯片2的栅极控制电压相同的情况下,测试出第一裸芯片1和第二裸芯片2的漏源开启电阻参数RDSON。即第二栅极控制电压UG2等于第一栅极控制电压UG1等于探针卡4的电池E的电压。首先,测试出晶圆3中裸芯片中三极管的饱和漏极电流IDSS、漏源击穿电压U(BR)DS,栅源控制电流IGSS;然后,在第一裸芯片1和第二裸芯片2上分别加入相同的栅极控制电压,根据饱和漏极电流IDSS测试出第二裸芯片2的源漏电压UGS;之后,根据公式R1=UDS/IDSS,计算出相同栅极控制电压下第一裸芯片1和第二裸芯片2串联后的第一电阻R1。将第一电阻R1除以2,得到第一裸芯片和1第二裸芯片2的三极管的漏源开启电阻参数RDSON
测试步骤T4,是在第一裸芯片1和第二裸芯片2的栅极控制电压不相同的情况下,测试出第二裸芯片2的漏源开启电阻参数RDSON。即第一栅极控制电压UG1等于探针卡4的电池E的电压,第二栅极控制电压UG2不等于第一栅极控制电压UG1。首先,保持第一裸芯片1的三极管的栅极端的第一栅极控制电压UG1的电压值,改变第二裸芯片2的三极管的栅极端的第二栅极控制电压UG2的电压值,在第二裸芯片2的三极管的漏极端加入步骤T1中的饱和漏极电流IDSS,测试出第二裸芯片2的三极管的源漏电压UDS2,通过公式R2=UDS2/IDSS,计算出不同栅极控制电压下第一裸芯片1和第二裸芯片2串联后的第二电阻R2;通过公式RDSON=R2-1/2R1,计算出第二裸芯片2的三极管在第二栅极控制电压UG2下的漏源开启电阻参数RDSON
步骤T2、T3,为步骤T4提供第一裸芯片1在第一栅极控制电压UG1下的漏源开启电阻参数RDSON,即第一裸芯片1的RDSON=1/2R1。由于第一裸芯片1的第一栅极控制电压UG1的电压值保持不变,因此,第一裸芯片1的漏源开启电阻参数RDSON不变,为1/2R1。改变第二裸芯片2的第二栅极控制电压UG2后,由于第一裸芯片1的第一栅极控制电压UG1的电压值保持不变,先测试并计算出第一裸芯片1和第二裸芯片2在不同的栅极控制电压下串联后的第二电阻R2,因此根据公式RDSON=R2-1/2R1,便可计算出第二裸芯片2的三极管在第二栅极控制电压UG2下的漏源开启电阻参数RDSON
步骤T5,是步骤T4的重复测试过程,不同之处在于加入的第二栅极控制电压UGS的电压值不相同。
综上所述,本发明裸芯片的晶圆参数的测试方法,仅将相邻近的两个裸芯片正面进行测试,便可得到晶圆中裸芯片的全部晶圆测试项目,从而根据晶圆测试项目参数判断裸芯片在不同的栅极控制电压值范围内为合格品或者不合格品。

Claims (3)

1.一种裸芯片的晶圆参数的测试方法,其特征在于:采用八根探针的探针卡(4)压接在相邻近的两个裸芯片的正面进行测试;其中二根探针的一端压接在第二裸芯片(2)的三极管的源极测试点,另外一端通过探针卡(4)与测试机台的接口(5)电连接;其中二根探针的一端压接在第二裸芯片(2)的三极管的栅极测试点,其栅极测试点的供电电压为第二栅极控制电压UG2,另外一端通过探针卡(4)与测试机台的接口(5)电连接;其中二根探针的一端压接在第一裸芯片(1)的三极管的源极测试点,另一端通过探针卡(4)与测试机台的接口(5)电连接;其中二根探针通过探针卡(4)上安装的电池E串接后,压接在第一裸芯片(1)的三极管的栅极测试点,其栅极测试点的供电电压为第一栅极控制电压UG1;其测试步骤如下:
T1,测试出晶圆中第一裸芯片(1)和第二裸芯片(2)的三极管的饱和漏极电流IDSS、以及除三极管的漏源开启电阻RDSON之外的参数,所述除三极管的漏源开启电阻RDSON之外的参数包括漏源击穿电压U(BR)DS,栅源控制电流参数IGSS
T2,在第一裸芯片(1)和第二裸芯片(2)的三极管的栅极端加入相同的栅极控制电压、漏极端加入步骤T1中的饱和漏极电流IDSS,测试出第二裸芯片(2)的三极管的源漏电压UDS,通过公式R1=UDS/IDSS,计算出相同栅极控制电压下第一裸芯片(1)和第二裸芯片(2)串联后的第一电阻R1;
T3,将步骤T2中的第一电阻R1除以2,得到第二裸芯片(2)的三极管的漏源开启电阻参数RDSON
T4,保持第一裸芯片(1)的三极管的栅极端的第一栅极控制电压UG1的电压值,改变第二裸芯片(2)的三极管的栅极端的第二栅极控制电压UG2的电压值,在第二裸芯片(2)的三极管的漏极端加入步骤T1中的饱和漏极电流IDSS,测试出第二裸芯片(2)的三极管的源漏电压UDS2,通过公式R2=UDS2/IDSS,计算出不同栅极控制电压下第一裸芯片(1)和第二裸芯片(2)串联后的第二电阻R2;通过公式RDSON=R2-1/2R1,计算出第二裸芯片(2)的三极管在第二栅极控制电压UG2下的漏源开启电阻参数RDSON
T5,多次改变步骤T4中第二裸芯片(2)的三极管栅极端的第二栅极控制电压UG2的电压值,计算出不同的第二栅极控制电压UG2下,第二裸芯片(2)的漏源开启电阻参数RDSON
2.根据权利要求1所述的裸芯片的晶圆参数的测试方法,其特征在于:所述探针卡(4)上安装的电池E的电压范围为9V到12V。
3.根据权利要求1所述的裸芯片的晶圆参数的测试方法,其特征在于:所述第二裸芯片(2)的三极管的第二栅极控制电压UG2的电压范围为1.2V到10V。
CN201110061736.6A 2011-03-15 2011-03-15 裸芯片的晶圆参数的测试方法 Active CN102157415B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110061736.6A CN102157415B (zh) 2011-03-15 2011-03-15 裸芯片的晶圆参数的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110061736.6A CN102157415B (zh) 2011-03-15 2011-03-15 裸芯片的晶圆参数的测试方法

Publications (2)

Publication Number Publication Date
CN102157415A CN102157415A (zh) 2011-08-17
CN102157415B true CN102157415B (zh) 2015-05-20

Family

ID=44438814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110061736.6A Active CN102157415B (zh) 2011-03-15 2011-03-15 裸芯片的晶圆参数的测试方法

Country Status (1)

Country Link
CN (1) CN102157415B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103134990B (zh) * 2013-02-20 2015-09-30 上海华力微电子有限公司 一种电阻测试方法
CN106153986B (zh) * 2015-04-16 2019-09-06 中芯国际集成电路制造(上海)有限公司 用于裸芯片的测试接口板和用于裸芯片的测试系统
CN106680545B (zh) * 2016-12-30 2023-04-07 江苏中科君芯科技有限公司 Igbt及frd芯片动态测试夹具
CN109444703A (zh) * 2018-10-15 2019-03-08 上海华虹宏力半导体制造有限公司 超级结器件的测试方法
CN111368928B (zh) * 2020-03-06 2023-04-07 普迪飞半导体技术(上海)有限公司 晶圆的模式匹配方法、装置、电子设备与存储介质
CN111562481B (zh) * 2020-05-25 2022-08-02 中国电子科技集团公司第十三研究所 基于加电探针的化合物半导体芯片在片测试电路
CN117907789B (zh) * 2024-03-19 2024-05-31 忱芯科技(上海)有限公司 一种半导体晶圆的可靠性测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196546A (ja) * 2005-01-11 2006-07-27 Nec Electronics Corp ウエハ検査装置及びウエハ検査方法
CN101447483A (zh) * 2005-11-01 2009-06-03 万国半导体股份有限公司 晶片水平测量功率mos门器件栅电阻的改进校准法
CN101937021A (zh) * 2010-06-30 2011-01-05 上海华岭集成电路技术有限责任公司 探针接触电阻在线测量方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7218125B2 (en) * 2005-09-30 2007-05-15 Agere Systems Inc Apparatus and method for performing a four-point voltage measurement for an integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196546A (ja) * 2005-01-11 2006-07-27 Nec Electronics Corp ウエハ検査装置及びウエハ検査方法
CN101447483A (zh) * 2005-11-01 2009-06-03 万国半导体股份有限公司 晶片水平测量功率mos门器件栅电阻的改进校准法
CN101937021A (zh) * 2010-06-30 2011-01-05 上海华岭集成电路技术有限责任公司 探针接触电阻在线测量方法

Also Published As

Publication number Publication date
CN102157415A (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
CN102157415B (zh) 裸芯片的晶圆参数的测试方法
CN101949990B (zh) Ic管脚开短路测试方法
US8829934B2 (en) Method and apparatus for interrogating electronic equipment components
CN102253324B (zh) 一种mos器件热载流子效应的测试结构及测试方法
CN102832203B (zh) 栅氧化层界面陷阱密度测试结构及测试方法
CN109473361B (zh) 半导体功率器件的并行测试方法
US20150192616A1 (en) Method of Test Probe Alignment Control
CN103163442B (zh) 一种晶圆测试方法
CN102338846B (zh) 一种GaN基HEMT器件的可靠性评估方法
CN102435817B (zh) MOS晶体管的栅极电压-1/f噪声曲线测量方法
CN107863302A (zh) 测试装置以及测试方法
CN206348429U (zh) 一种mos器件hci可靠性测试结构
CN103837809B (zh) 测试mosfet匹配性的ic布局及测试方法
US20210156902A1 (en) Semiconductor chip and circuit and method for electrically testing semiconductor chip
CN104465617A (zh) 半导体测试结构
CN106960802B (zh) 一种半导体静态电流的测试器件及测试方法
CN102590630B (zh) 半导体参数测试仪器的测试探针的电阻测试方法
CN102818923A (zh) 芯片内部电源输出电压测量系统及方法
CN209432955U (zh) 一种桥式模块测试装置及测试系统
CN102707151A (zh) 分离等效电阻的芯片导通电阻检测方法
CN209327384U (zh) 一种场效应管测试适配器
CN104977519A (zh) 一种测试器件热载流子注入效应的方法
CN202421228U (zh) 一种开尔文测试载片台
CN102540047A (zh) 一种测试覆盖率的评估方法
CN206524305U (zh) 晶粒检测装置及其导电元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140505

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140505

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant