CN107863302A - 测试装置以及测试方法 - Google Patents
测试装置以及测试方法 Download PDFInfo
- Publication number
- CN107863302A CN107863302A CN201711064210.7A CN201711064210A CN107863302A CN 107863302 A CN107863302 A CN 107863302A CN 201711064210 A CN201711064210 A CN 201711064210A CN 107863302 A CN107863302 A CN 107863302A
- Authority
- CN
- China
- Prior art keywords
- wafer
- measured
- carrier
- test
- test device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种测试装置以及测试方法,测试装置包括:测试机,用于向待测晶圆提供测试信号,检测待测晶圆是否合格;探针台,所述探针台内设置有若干个承载盘,所述承载盘用于承载待测晶圆;测试头,所述测试头内设置有与所述测试机电连接的若干个探针卡,通过所述探针卡将测试信号传递至所述承载盘上的待测晶圆。本发明提高量测效率,进而提高产品测量产出量。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种测试装置以及测试方法。
背景技术
在半导体制造领域,随着器件功能的不断集成和关键尺寸的减小,对产品生产过程变异的检测要求越来越高。目前,生产过程的监控包括厚度和关键尺寸的量测以及缺陷分析(defect scan),但难以侦测到所有的生产或者机台变异。因此作为产品出货前的最后关卡,晶圆可接受电性测试(WAT,Wafer Acceptance Test)就尤为重要。
目前业界对WAT参数的管控方法主要是通过WAT规格过程控制和监测进行产品监控,并利用一定的规则去判断是否满足客户要求并出货。其中包括:1、Wafer rule(50%site fail by wafer),即如果在一片晶圆上有超过一半的测试参数失效,则这片晶圆为不合格产品;2、Lot rule(10%site fail by lot),即如果一个批次(如25片晶圆)的产品中,有超过10%的测试参数失效,则这批晶圆为不合格产品;3、Site rule(50%same sitefail by lot),即如果在一个批次(如25片晶圆)的产品中,有超过一半的测试参数失效并且同属于一个测试区域,则这批晶圆为不合格产品。
然而,现有技术中的WAT测试效率低下,使得产品测试产出量(throughput)不足。
发明内容
本发明解决的问题是提供一种测试装置以及测试方法,提高测试效率以及产品测试产出量。
为解决上述问题,本发明提供一种测试装置,包括:测试机,用于向待测晶圆提供测试信号,检测待测晶圆是否合格;探针台,所述探针台内设置有若干个承载盘,所述承载盘用于承载待测晶圆;测试头,所述测试头内设置有与所述测试机电连接的若干个探针卡,通过所述探针卡将测试信号传递至所述承载盘上的待测晶圆上。
可选的,所述探针台包括:位于所述承载盘上方的通孔,所述探针卡通过所述通孔将测试信号传递至承载盘的待测晶圆上。
可选的,所述通孔的数量为1,所述通孔横跨所述若干个承载盘;或者,所述通孔的数量为多个,且所述通孔的数量与所述承载盘的数量相同。
可选的,所述若干个承载盘绕同一轴线排布,其中,所述轴线与所述承载盘的承载面相垂直,且任一相邻承载盘与所述轴线之间的夹角均相等。
可选的,所述探针卡的数量与所述承载盘的数量相同;且所述探针卡的位置与所述承载盘的位置一一对应。
可选的,所述探针卡的数量为五个;所述承载盘的数量为五个。
可选的,所述测试装置还包括:设置在所述探针台内的升降机构,所述升降机构与所述承载盘相连接,用于带动所述承载盘上升或者下降。
可选的,所述探针卡上具有一个或多个探针。
本发明还提供一种测试方法,包括:提供上述的测试装置;将待测晶圆放置在所述承载盘上;使所述探针卡与位于承载盘上的待测晶圆电连接,通过所述探针卡将测试机提供的测试信号传递至待测晶圆上,分别对所述若干个承载盘上的待测晶圆进行检测。
可选的,分别对所述若干个承载盘上的待测晶圆进行检测的方法包括:采用相同测试条件,同时对所述若干个承载盘上的待测晶圆进行检测的电性参数相同;或者,采用不同测试条件,同时对所述若干个承载盘上的待测晶圆进行检测的电性参数具有差别。
与现有技术相比,本发明的技术方案具有以下优点:
本发明提供的测试装置的技术方案中,提供的探针台内设置有若干个用于承载待测晶圆的承载盘,且提供的测试头内设置有与测试机电连接的若干个探针卡,通过所述探针卡将测试信号传递至承载盘上的待测晶圆。通过增加探针卡与承载盘的数量,使得能够同时对多个待测晶圆进行检测,实现批次量测待测晶圆的目的,提高量测效率。
附图说明
图1为一种WAT机台的结构示意图;
图2为本发明一实施例提供的测试装置的结构示意图。
具体实施方式
由背景技术可知,现有技术的产品产出量不足。
WAT测试主要通过WAT机台进行。WAT机台主要分为测试机与探针台,当探针台上的探针卡装上后,透过测试机输入电性讯号,通过探针台自动定位晶圆上的测试键,即可自动量测晶圆上的测试键电性结果,判断产品是否满足出货要求。
参考图1,图1为一种WAT机台的结构示意图,所述WAT机台包括:
测试机(未图示);与所述测试机相连的测试头10,所述测试头10设置有一个探针卡11;探针台20,所述探针台20内设置有一个承载盘21,所述承载盘21用于承载待测晶圆。
采用上述WAT机台进行测试过程中,通过所述探针卡11电连接待测晶圆与测试机,以完成对待测晶圆的检测。
在采用上述WAT机台进行WAT测试过程中,每次只能量测一片晶圆,导致throughput有一定程度上的影响,产品的产数量低下。
为解决上述问题,本发明提供一种测试装置,包括:测试机,用于向待测晶圆提供测试信号,检测待测晶圆是否合格;探针台,所述探针台内设置有若干个承载盘,所述承载盘用于承载待测晶圆;测试头,所述测试头内设置有与所述测试机电连接的若干个探针卡,通过所述探针卡将测试信号传递至所述承载盘上的待测晶圆。通过测试装置构造上的改良,达到批次量测晶圆的目的,提高测试效率以及相应的产品产出量,避免资源闲置。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图2为本发明实施例提供的测试装置的结构示意图。
参考图2,所述测试装置包括:
测试机(未图示),用于向待测晶圆提供测试信号,检测待测晶圆是否合格;
探针台102,所述探针台内设置有若干个承载盘103,所述承载盘103用于承载待测晶圆;
测试头104,所述测试头104内设置有与所述测试机电连接的若干个探针卡105,通过所述探针卡105将测试信号传递至所述承载盘103上的待测晶圆上。
以下将结合附图对本发明实施例提供的测试装置进行详细说明。
所述测试机主要用于提供测试方法以及测试条件(test case),且向待测晶圆提供测试信号,例如提供测试电压信号或者测试电流信号等。
具体地,本实施例中,所述测试机主要用于提供检测待测晶圆所需的直流信号,且还提供检测界面,以供用户直观的获取检测信息。
所述测试机还与测试头104电连接。具体地,所述测试机与所述测试头104内的探针卡105电连接,使得所述探针卡105能够将测试信号传递至待测晶圆上。所述测试机还与所述探针台102电连接。具体地,所述测试机与所述探针台102内的承载盘103电连接,以驱动所述承载盘103移动,从而使得待测晶圆移动至指定区域以便进行检测。
所述探针台102主要功能是将待测晶圆载入或载出。具体地,在检测待测晶圆之前,首先载入待测晶圆,且对待测晶圆进行精确定位,保证探针卡105能够与待测晶圆进行电连接,以将测试机提供的测试信号传递至待测晶圆上;在对待测晶圆检测完成后,载出待测晶圆。
所述探针台102内设置有若干个承载盘103,每一个承载盘103相应的用于承载一个待测晶圆用于检测。本实施例中,所述承载盘103的剖面形状为圆形。在其他实施例中,所述承载盘的剖面形状还可以为规则多边形或者不规则多边形。
本实施例中,以所述承载盘103的数量为五个作为示例。在其他实施例中,所述承载盘的数量可以为2个、3个或其他任意大于2的自然数个。
所述承载盘103用于承载待测晶圆的面为承载面。所述若干个承载盘103绕同一轴线均匀排布,其中,所述轴线与所述承载面相垂直,任意相邻承载盘103与所述轴线之间的夹角均相等。本实施例中,所述承载盘103的数量为5,则相邻承载盘103与所述轴线之间的夹角为72°。在其他实施例中,所述承载盘的数量为4时,则相邻承载盘与所述轴线之间的夹角为90°。
本实施例中,所述测试装置还包括:设置在所述探针台102内的升降机构(未图示),所述升降机构与所述承载盘103相连接,用于带动所述承载盘103上升或者下降。
具体地,在对待测晶圆进行检测之前,通过所述升降机构带动所述承载盘103上升,使得待测晶圆与所述测试头104中的探针卡105电连接,从而实现对待测晶圆的检测;在检测完成后,通过所述升降机构带动所述承载盘103下降,以便载出检测后的待测晶圆。
所述探针台102还包括:位于所述承载盘103上方的通孔106,所述探针卡105通过所述通孔106将测试信号传递至承载盘103的待测晶圆上。
本实施例中,所述通孔106的数量为1,也就是说,所述通孔106横跨探针台102内的所有承载盘103。在其他实施例中,所述通孔的数量还可以与所述承载盘的数量相同,也就是说,每一个承载盘上方设置有一个通孔。
所述探针台102内还设置有机械手臂,通过所述机械手臂夹持待测晶圆,以便将待测晶圆放置在承载盘103上,以及从承载盘103上将待测晶圆取出。
所述测试头104内设置有探针卡105,所述探针卡105的主要功能是连接测试机和探针台102承载盘103上的待测晶圆。本实施例中,所述探针卡105的数量与所述承载盘103的数量相同,且所述探针卡105的位置与所述承载盘103的位置一一对应,保证每一探针卡105能够将测试信号传递至相应承载盘103上的待测晶圆上。
本实施例中,所述若干个探针卡105绕同一轴线均匀排布,其中,所述轴线与承载盘103的承载面相垂直,任意相邻探针卡105与所述轴线之间的夹角均相等。本实施例中,所述探针卡105的数量为5,则相邻探针卡105与所述轴线之间的夹角为72°。在其他实施例中,所述探针卡的数量为4时,则相邻探针卡与所述轴线之间的夹角为90°。
所述探针卡105上具有一个或者多个探针,在对待测晶圆进行检测时,所述探针与所述待测晶圆上待检测的点相接触,从而传输测试信号,以对待测晶圆参数进行检测。本发明通过的测试装置适用于WAT检测。由于探针台内设置有若干个承载盘,且测试头内设置有与测试机电连接的若干个探针卡,使得能够同时对多个待测晶圆实现检测,达到批次量测的目的,提高测量效率,进而提高芯片产出量。
相应的,本发明还提供一种测试方法,包括:提供上述的测试装置;将待测晶圆放置在所述承载盘上;使所述探针卡与位于承载盘上的待测晶圆电连接,通过所述探针卡将测试机提供的测试信号传递至待测晶圆上,分别对所述若干个承载盘上的待测晶圆进行检测。由于测试装置具有多个承载盘以及探针卡,使得能够同时对多个待测晶圆进行检测,实现批次量测的目的,提高芯片测试产出量。
以下将结合附图对本发明提供的测试方法进行详细说明。
结合参考图2,将待测晶圆放置在承载盘103上。
具体地,在所述若干个承载盘103上分别放置一待测晶圆。
使所述探针卡105与位于承载盘103上的待测晶圆电连接,通过所述探针卡105将测试机提供的测试信号传递至待测晶圆上,分别对所述若干个承载盘103上的待测晶圆进行检测。
具体地,在将所述待测晶圆放置在承载盘103上后,使所述承载盘103上升,使得探针卡103经由所述通孔与待测晶圆电连接;所述测试机通过探针卡105向待测晶圆提供测试信号,从而完成对所述待测晶圆的检测。
其中,对所述待测晶圆进行的检测为WAT测试,包括电流/电压测试、电容/电压测试、时序测试或者脉冲测试等。
本实施例中,分别对所述若干个承载盘103上的待测晶圆进行检测的方法包括:采用相同测试条件,同时对所述若干个承载盘103上的待测晶圆进行检测的电性参数相同。例如,同时对所述若干个承载盘103上的待测晶圆进行电流/电压参数测试,或者同时对所述若干个承载盘103上的待测晶圆进行电容/电压参数测试。
需要说明的是,在其他实施例中,分别对所述若干个承载盘上的待测晶圆进行检测的方法还包括:采用不同测试条件,同时对所述若干个承载盘上的待测晶圆进行检测的电性参数具有差别。例如,对其中几个承载盘上的待测晶圆进行电流/电压参数测试,且同时对其他承载盘上的待测晶圆进行电容/电压参数测试。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种测试装置,其特征在于,包括:
测试机,用于向待测晶圆提供测试信号,检测待测晶圆是否合格;
探针台,所述探针台内设置有若干个承载盘,所述承载盘用于承载待测晶圆;
测试头,所述测试头内设置有与所述测试机电连接的若干个探针卡,通过所述探针卡将测试信号传递至所述承载盘上的待测晶圆。
2.如权利要求1所述的测试装置,其特征在于,所述探针台包括:位于所述承载盘上方的通孔,所述探针卡通过所述通孔将测试信号传递至承载盘的待测晶圆上。
3.如权利要求2所述的测试装置,其特征在于,所述通孔的数量为1,所述通孔横跨所述若干个承载盘;或者,所述通孔的数量为多个,且所述通孔的数量与所述承载盘的数量相同。
4.如权利要求1所述的测试装置,其特征在于,所述若干个承载盘绕同一轴线排布,其中,所述轴线与所述承载盘的承载面相垂直,且任一相邻承载盘与所述轴线之间的夹角均相等。
5.如权利要求1或4所述的测试装置,其特征在于,所述探针卡的数量与所述承载盘的数量相同;且所述探针卡的位置与所述承载盘的位置一一对应。
6.如权利要求1或5所述的测试装置,其特征在于,所述探针卡的数量为五个;所述承载盘的数量为五个。
7.如权利要求1所述的测试装置,其特征在于,所述测试装置还包括:设置在所述探针台内的升降机构,所述升降机构与所述承载盘相连接,用于带动所述承载盘上升或者下降。
8.如权利要求1所述的测试装置,其特征在于,所述探针卡上具有一个或多个探针。
9.一种测试方法,其特征在于,包括:
提供如权利要求1至8任一项所述的测试装置;
将待测晶圆放置在所述承载盘上;
使所述探针卡与位于承载盘上的待测晶圆电连接,通过所述探针卡将测试机提供的测试信号传递至待测晶圆上,分别对所述若干个承载盘上的待测晶圆进行检测。
10.如权利要求9所述的测试方法,其特征在于,分别对所述若干个承载盘上的待测晶圆进行检测的方法包括:采用相同测试条件,同时对所述若干个承载盘上的待测晶圆进行检测的电性参数相同;或者,采用不同测试条件,同时对所述若干个承载盘上的待测晶圆进行检测的电性参数具有差别。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711064210.7A CN107863302A (zh) | 2017-11-02 | 2017-11-02 | 测试装置以及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711064210.7A CN107863302A (zh) | 2017-11-02 | 2017-11-02 | 测试装置以及测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107863302A true CN107863302A (zh) | 2018-03-30 |
Family
ID=61700483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711064210.7A Pending CN107863302A (zh) | 2017-11-02 | 2017-11-02 | 测试装置以及测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107863302A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108776292A (zh) * | 2018-05-31 | 2018-11-09 | 上海华岭集成电路技术股份有限公司 | 一种微型晶圆多工位并行测试方法 |
CN110133470A (zh) * | 2019-06-06 | 2019-08-16 | 德淮半导体有限公司 | 晶圆验收处理方法及装置 |
CN112114238A (zh) * | 2019-06-19 | 2020-12-22 | 矽电半导体设备(深圳)股份有限公司 | 一种晶圆片测试系统 |
CN112255528A (zh) * | 2020-09-25 | 2021-01-22 | 杭州加速科技有限公司 | 用于晶圆测试的探针台 |
CN116774990A (zh) * | 2023-08-25 | 2023-09-19 | 合肥晶合集成电路股份有限公司 | 一种半导体机台的产品程式管理系统及管理方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0399450A (ja) * | 1989-09-13 | 1991-04-24 | Fujitsu Ltd | 半導体試験装置 |
JP2010165819A (ja) * | 2009-01-15 | 2010-07-29 | Renesas Electronics Corp | 半導体集積回路の試験装置、試験方法 |
CN103367189A (zh) * | 2012-03-26 | 2013-10-23 | 慧荣科技股份有限公司 | 测试系统及其测试方法 |
-
2017
- 2017-11-02 CN CN201711064210.7A patent/CN107863302A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0399450A (ja) * | 1989-09-13 | 1991-04-24 | Fujitsu Ltd | 半導体試験装置 |
JP2010165819A (ja) * | 2009-01-15 | 2010-07-29 | Renesas Electronics Corp | 半導体集積回路の試験装置、試験方法 |
CN103367189A (zh) * | 2012-03-26 | 2013-10-23 | 慧荣科技股份有限公司 | 测试系统及其测试方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108776292A (zh) * | 2018-05-31 | 2018-11-09 | 上海华岭集成电路技术股份有限公司 | 一种微型晶圆多工位并行测试方法 |
CN110133470A (zh) * | 2019-06-06 | 2019-08-16 | 德淮半导体有限公司 | 晶圆验收处理方法及装置 |
CN112114238A (zh) * | 2019-06-19 | 2020-12-22 | 矽电半导体设备(深圳)股份有限公司 | 一种晶圆片测试系统 |
CN112255528A (zh) * | 2020-09-25 | 2021-01-22 | 杭州加速科技有限公司 | 用于晶圆测试的探针台 |
CN116774990A (zh) * | 2023-08-25 | 2023-09-19 | 合肥晶合集成电路股份有限公司 | 一种半导体机台的产品程式管理系统及管理方法 |
CN116774990B (zh) * | 2023-08-25 | 2023-11-28 | 合肥晶合集成电路股份有限公司 | 一种半导体机台的产品程式管理系统及管理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107863302A (zh) | 测试装置以及测试方法 | |
CN103293503B (zh) | 探针卡的检测方法 | |
US11187747B2 (en) | Inspection system and malfunction analysis/prediction method for inspection system | |
CN105070320B (zh) | 一种存储器晶圆测试方法及存储器测试机 | |
CN208507632U (zh) | 一种晶圆测试成品率实时监控系统 | |
CN103267940B (zh) | 多模块平行测试系统 | |
KR101798440B1 (ko) | 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법 | |
US11467210B2 (en) | TSV testing using test circuits and grounding means | |
CN102435928B (zh) | 晶圆测试装置及对应的晶圆测试方法 | |
US7719301B2 (en) | Testing method of semiconductor integrated circuit and information recording medium | |
CN209000871U (zh) | 一种晶圆测试系统 | |
TW201903422A (zh) | 檢查系統、晶圓圖顯示器、晶圓圖顯示方法及電腦程式 | |
KR20100011117A (ko) | 패턴이 형성된 프로브 카드 테스트용 플레이트 | |
CN103837809B (zh) | 测试mosfet匹配性的ic布局及测试方法 | |
CN116482512A (zh) | 一种电源信号自检查的接口电路板、自动测试方法和测试平台 | |
KR100936971B1 (ko) | 프로브카드의 오에스, 평탄도 및 누설전류 측정방법 및 그시스템 | |
US8928346B2 (en) | Method for an improved checking of repeatability and reproducibility of a measuring chain for semiconductor device testing | |
US20110254579A1 (en) | Semiconductor test method and semiconductor test system | |
CN206116354U (zh) | 一种探针卡 | |
CN103809099B (zh) | 晶圆探针测试次数的检测方法 | |
KR100882425B1 (ko) | 멀티 사이트 테스트용 프로브카드 | |
JP2627929B2 (ja) | 検査装置 | |
TWI735915B (zh) | 與面向受測裝置側之光源整合的晶圓探針卡及製造方法 | |
KR200457123Y1 (ko) | 반도체소자 검사장치 | |
CN206524305U (zh) | 晶粒检测装置及其导电元件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180330 |
|
WD01 | Invention patent application deemed withdrawn after publication |