CN110133470A - 晶圆验收处理方法及装置 - Google Patents
晶圆验收处理方法及装置 Download PDFInfo
- Publication number
- CN110133470A CN110133470A CN201910492744.2A CN201910492744A CN110133470A CN 110133470 A CN110133470 A CN 110133470A CN 201910492744 A CN201910492744 A CN 201910492744A CN 110133470 A CN110133470 A CN 110133470A
- Authority
- CN
- China
- Prior art keywords
- probe
- wafer
- desk tray
- desk
- tray
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 16
- 238000003672 processing method Methods 0.000 title claims abstract description 15
- 239000000523 sample Substances 0.000 claims abstract description 224
- 238000012360 testing method Methods 0.000 claims abstract description 42
- 235000012431 wafers Nutrition 0.000 description 100
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种晶圆验收处理方法及装置，其中处理方法包括提供至少两个探针台盘，所述探针台盘上具有晶圆；对位单元对其中一个所述晶圆进行对位；对对位后的所晶圆进行测试，同时所述对位单元对下一个所述探针台盘上的晶圆进行对位；按上述方式，在测试一个所述探针盘上的晶圆的同时，对下一个所述探针台盘上的晶圆进行对位，直至测试完所有所述探针台盘上的晶圆。在对晶圆进行测试的同时，对下一个待测晶圆进行对位，节约了总的耗费时间，提高了晶圆验收处理的效率。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种晶圆验收处理方法及装置。
背景技术
晶圆可接受测试(WAT)中，包括测试机台(tester)探针机台(prober)，其中，测试机台包括测试机柜和测试头。测试机台主要施加直流信号，控制探针机台内探针台盘的移动，提供操作界面，探针机台的功能主要将晶圆载入和载出对晶圆进行精确定位，和测试通信。探针卡主要功能是连接测试机台和探针机台内托盘上的晶圆。通过将测试机台与探针机台连接，测试机台测试所述晶圆是否合格。
每片所述晶圆都需先进行对位，然后测试机台才能输入电性讯号测试。目前，一片所述晶圆的对位时间需要40秒至50秒，量测需要10分钟(根据实际产品有所不同)。所以，对位影响8％的产能，并且，产品量测时间越短，影响越大。减小或节约量测中的对位时间，对提高产能尤为重要。
因此，现有的晶圆验收处理方法的产能有待提高。
发明内容
本发明解决的问题是目前的晶圆验收处理方法产能低，效率低下的问题。
为解决上述问题，本发明提供一种晶圆验收处理方法，包括提供至少两个探针台盘，所述探针台盘上具有晶圆；对位单元对其中一个所述晶圆进行对位；对对位后的所述晶圆进行测试，同时所述对位单元对下一个所述探针台盘上的晶圆进行对位；按上述方式，在测试一个所述探针盘上的晶圆的同时，对下一个所述探针台盘上的晶圆进行对位，直至测试完所有所述探针台盘上的晶圆。
可选的，所述探针台盘上具有粗对位标记。
可选的，所述晶圆上具有精对位标记。
可选的，所述对位单元对所述晶圆进行对位的步骤包括：所述对位单元对所述粗对位标记进行对位，以确定所述探针台盘的位置。
可选的，所述对位单元对所述晶圆进行对位的步骤还包括：所述对位单元对所述精对位标记进行对位，以确定晶圆上的测试区域。
还提供一种晶圆验收处理装置，包括至少两个探针台盘；至少两个探针卡，所述探针卡彼此之间并联连接，所述探针卡位置与所述探针台盘位置对应。
可选的，还包括：对位单元，用于对各个所述探针台盘的位置进行对准。
可选的，所述对位单元包括对位镜头，所述对位镜头滑动设置在各个所述探针台盘之间。
可选的，还包括：至少两个粗对位标记，每个所述粗对位标记对应一个所述探针台盘，设置在对应所述探针台盘下方，且每个所述粗对位标记与对应所述探针台盘的距离一定。
可选的，包括：第一探针台盘以及第二探针台盘；第一探针卡以及第二探针卡，所述第一探针卡与所述第二探针卡并联连接；所述第一探针台盘与所述第一探针卡位置对应，所述第二探针台盘与所述第二探针卡位置对应。
与现有技术相比，本发明的技术方案具有以下优点：
在测试一个探针盘上的晶圆的同时，对下一个所述探针台盘上的晶圆进行对位，直至测试完所有所述探针台盘上的晶圆。在对晶圆进行测试的同时，对下一个待测晶圆进行对位，节约了不必要的时间浪费，提高产能。
附图说明
图1是一实施例提供的晶圆验收处理装置结构示意图；
图2是另一实施例提供的晶圆验收处理装置结构示意图。
具体实施方式
目前，在对晶圆验收处理过程中，要将晶圆与探针卡进行连接，通过所述探针卡实现晶圆与测试机台的电连接，从而测试机台对晶圆进行验收测试。
经研究发现，在晶圆于所述探针卡进行连接的过程中，要实现晶圆于所述探针卡的对位，即就是要将晶圆于所述探针卡对准之后才可以连接。一般情况下，对准时间为40秒至50秒，在对准所耗费的这段时间内，测试机台的测试功能只能等待。对准所耗费的时间大约影响8％的产能，需要提供一种处理方法及装置，能够避免这种时间上的浪费。
经发明人创造性劳动，提供一种圆验收处理方法包括提供至少两个探针台盘，所述探针台盘上具有晶圆；对位单元对其中一个所述晶圆进行对位；对对位后的所晶圆进行测试，同时所述对位单元对下一个所述探针台盘上的晶圆进行对位；按上述方式，在测试一个所述探针盘上的晶圆的同时，对下一个所述探针台盘上的晶圆进行对位，直至测试完所有所述探针台盘上的晶圆。在对晶圆进行测试的同时，对下一个待测晶圆进行对位，节约了总的耗费时间，提高了产能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
图1为一实施例提供的晶圆验收处理装置结构示意图。
参考图1，一种晶圆验收处理装置，包括至少两个探针台盘301；至少两个探针卡201，所述探针卡201彼此之间并联连接，所述探针卡201的位置与所述探针台盘301的位置对应。
本实施例中，所述探针台盘301可以是两个、三个或四个等，具体数量可根据实际工艺决定。其中，每个探针台盘301上可以放置一个晶圆。
本实施例中，所述探针卡201的数量与所述探针台盘301数量一致，且每个所述探针台盘301对应一个所述探针卡201。
所述装置还包括测试机台，所述测试机台由测试机柜100与测试头200构成；所述测试机柜100能够分析并测试晶圆的性能；所述探针卡201固定在所述测试头200的底部，所述探针卡201的作用是衔接所述测试头200与晶圆，以使得晶圆能够被连接在所述测试机柜100上，从而对晶圆进行测试。
本实施例中，每个所述探针卡201分别连入系统电路，彼此之间为并联的关系。具体的，可以通过在所述测试头200上装载两个排插(pinboard)，每个排插上连接一个所述探针卡201，使得每个所述探针卡201接到同一个公共节点上；当晶圆与任意一个所述探针卡201连接时，可使所述晶圆接入所述测试机柜100，实现测试切换，从而进行测试。
所述装置还包括探针机台300，所述探针机台300内部设有探针台盘301，所述探针台盘301表面用于放置晶圆(未图示)。所述探针机台300的功能主要将晶圆载入和载出，并对晶圆进行精确定位。
本实施例中，所述探针机台300内部包括对位单元302，所述对位单元302用于对所述探针台盘301以及晶圆进行对位，探测所述探针台盘301的位置信息。
上述实施例的晶圆验收处理装置的工作方法如下：提供两个或两个以上探针台盘301，每个所述探针台盘301上放置一个晶圆。测试机台对对位后的所述晶圆进行测试，同时所述对位单元302对下一个所述探针台盘301上的晶圆进行对位。当上一个所述探针台盘301上的晶圆被测试完成之后，下一个所述探针台盘301上的晶圆已经对位完毕，可以直接对下一个所述探针台盘301上的晶圆进行测试。
当需对若干晶圆进行测试时，如上述方法，在上一个晶圆的测试的同时，对下一个晶圆进行对位，可以实现对晶圆进行连续测试，避免了单线操作时的效率低下(整体测试时间是对位时间加测试时间)，整体上提高了晶圆处理时的检测效率，从而提高产能。
第二实施例
图2为另一实施例提供的晶圆验收处理装置结构示意图。
参考图2，一种晶圆验收处理装置包括：第一探针台盘301a以及第二探针台盘301b；第一探针卡201a以及第二探针卡201b，所述第一探针卡201a与所述第二探针卡201b并联连接；所述第一探针台盘301a与所述第一探针卡201a位置对应，所述第二探针台盘301a与所述第二探针卡201b位置对应。
本实施例中，所述第一探针台盘301a以及所述第二探针台盘301b位于探针机台300内，所述第一探针台盘301a与所述第二探针台盘301b之间相互独立。所述第一探针卡201a以及所述第二探针卡201b固定与测试头200底部，所述第一探针卡201a以及所述第二探针卡201b朝向所述第一探针台盘301a以及所述第二探针台盘301b表面。
本实施例中，还包括对位单元302，所述对位单元302适于在所述第一探针台盘301a以及所述第二探针台盘301b之间移动，即，所述对位单元302可以移动至所述第一探针台盘301a附近，对所述第一探针台盘301a的位置进行对位，还可移动至所述第二探针台盘301b附近，对所述第二探针台盘301b的位置进行对位。
具体的，所述对位单元302内包括对位镜头，所述对位镜头滑动设置在所述第一探针台盘301a以及所述第二探针台盘301b之间，当所述对位镜头滑动至所述第一探针台盘301a上方固定位置，探测到所述第一探针台盘301a的位置信息，将所述第一探针台盘301a的位置信息传输给测试机台内部的计算机系统，所述计算机系统对所述第一探针台盘301a的位置信息进行分析后，控制所述第一探针台盘301a使得所述第一探针台盘301a上的晶圆与对应的所述第一探针卡201a对准。当完成对所述第一探针台盘301a位置信息的传递后，所述对位镜头滑动至所述第二探针台盘301b上方固定位置，探测所述第二探针台盘301b的位置信息，将所述第二探针台盘301b的位置信息传输给测试机台内部的计算机系统，所述计算机系统对所述第二探针台盘301b位置信息进行分析后，控制所述第二探针台盘301b使得所述第二探针台盘301b上的晶圆与对应的所述第二探针卡201b对准。
本实施例中，包括粗对位标记303，所述粗对位标记303位于所述探针台盘301的附近某个固定位置处，具体的，所述粗对位标记303位于所述探针机台300的底部表面；包括第一粗对位标记303a以及第二粗对位标记303b；当所述对位镜头识别所述第一粗对位标记303a后，所述对位镜头可以找到相应的所述第一探针台盘301a的位置，使得所述对位镜头移动至所述第一探针台盘301a的上方；从而进一步实现所述第一探针台盘301a上方晶圆与对应的所述第一探针卡201a的对准。同理，所述对位镜头识别所述第二粗对位标记303b，以找到所述第二探针台盘301b的位置。
在其他实施例中，可以不具有所述粗对位标记303，可以通过固定所述对位镜头移动的终点位置来找到相应的所述探针台盘。例如，所述对位镜头在一个直线滑轨上可以往复移动，那么固定所述直线滑轨两端端点，并且每个端点位置处刚好可以使得所述对位镜头找到其中一个所述探针台盘301，那么也可以实现上述对准结果。
需要说明的是，所述粗对位标记303帮助所述对位镜头找到相应的探针台盘，若实现所述探针台盘上晶圆与所述探针卡的对位时，还包括精对位标记(未图示)，所述精对位标记位于晶圆上，所述精对位标记帮助晶圆与相应所述探针卡对准。例如，当所述对位镜头通过所述第一粗对位标记303a找到所述第一探针台盘301a，所述对位镜头此时移动至所述第一探针台盘301a上方，然后所述对位单元302利用晶圆上的精对位标记，使得所述第一探针台盘301a上的晶圆与所述第一探针卡201a对准，然后所述第一探针台盘301向上顶起，使得所述第一探针卡201a插进所述晶圆的切割道内，以便进行测试。
上述实施例的晶圆验收处理装置的工作方法如下，包括提供两个所述探针台盘301，分别为第一探针台盘301a以及第二探针台盘301b，所述对位单元302对所述第一探针台盘301a先进行对位，对位后，所述探针卡201a与所述第一探针台盘301a上的晶圆进行连接，使得所述测试头200与所述第一探针台盘301a上的晶圆实现电连接，从而检测所述第一探针台盘301a上的晶圆是否合格。当检测所述第一探针台盘301a上的晶圆是否合格的过程中，所述对位单元302移动至所述第二探针台盘301b位置处，对所述第二探针台盘301b进行对位。由于对所述第二探针台盘301b对位所需的时间小于检测所述第一探针台盘301a上的晶圆是否合格所需的时间，所以当检测完所述第一探针台盘301a上的晶圆是否合格之后，对所述第二探针台盘301b已经对位完成，可直接将所述第二探针台盘301b上的晶圆与对应的所述测试头201b进行连接，所以可以检测所述第二探针台盘301b上的晶圆是否合格。在进行检测所述第二探针台盘301b上的晶圆时，所述对位单元302循环移动至所述第一探针台盘301a位置处，对所述第一探针台盘301a进行对位，依次进行检测。
具体的，所述对位单元302对所述第一探针台盘301a先进行对位包括，所述对位单元302首先通过所述第一探针台盘301a对应的所述第一粗对位标记303a确定所述第一探针台盘301a的位置；然后移位至所述第一探针台盘301a上方，进一步，所述对位单元302对所述第一探针台盘301a上的晶圆表面的精对位标记进行对位，确定晶圆上的测试区域，以使得所述第一探针台盘301a上的晶圆与对应上方的所述第一探针卡201a对准，从而进行测试。同理，所述对位单元302对所述第二探针台盘301b进行对位，包括所述对位单元302首先通过所述第二探针台盘301b对应的所述第二粗对位标记303b确定所述第二探针台盘301b的位置；然后移位至所述第二探针台盘301b上方，进一步，所述对位单元302对所述第二探针台盘301b上的晶圆表面的精对位标记进行对位，确定晶圆上的测试区域，以使得所述第二探针台盘301b上的晶圆与对应上方的第二探针台盘301b对准，从而进行测试。
在其他实施例中，所述探针台盘301的数量可以为三个，分别为第一探针台盘、第二探针台盘、第三探针台盘；对应的，所述测试头200底部的所述探针卡201的数量为三个，分别为第一探针卡、第二探针卡、第二探针卡；所述对位单元302对所述第一探针台盘进行对位后，对所述第一探针台盘上的晶圆进行测试，同时，所述对准单元302对所述第二探针台盘进行对位；当对所述第一探针台盘上的晶圆被测试完毕后，所述对准单元302已经对所述第二探针台盘对位结束，可以直接对所述第二探针台盘上的晶圆进行测试，同时所述对准单元302对所述第三探针台盘进行对位；当对所述第二探针台盘上的晶圆测试结束后，所述对准单元302对所述第三探针台盘已经对位结束，可以继续对所述第三探针台盘上的晶圆进行测试，同时，所述对准单元302循环回去，对所述第一探针台盘进行对位，依次类推，完成对若干晶圆的测试。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种晶圆验收处理方法，其特征在于，包括：
提供至少两个探针台盘，所述探针台盘上具有晶圆；
对位单元对其中一个所述晶圆进行对位；
对对位后的所述晶圆进行测试，同时所述对位单元对下一个所述探针台盘上的晶圆进行对位；
按上述方式，在测试一个所述探针台盘上的晶圆的同时，对下一个所述探针台盘上的晶圆进行对位，直至测试完所有所述探针台盘上的晶圆。
2.如权利要求1所述一种晶圆验收处理方法，其特征在于，所述探针台盘上具有粗对位标记。
3.如权利要求2所述一种晶圆验收处理方法，其特征在于，所述晶圆上具有精对位标记。
4.如权利要求3所述一种晶圆验收处理方法，其特征在于，所述对位单元对所述晶圆进行对位的步骤包括：所述对位单元对所述粗对位标记进行对位，以确定所述探针台盘的位置。
5.如权利要求4所述一种晶圆验收处理方法，其特征在于，所述对位单元对所述晶圆进行对位的步骤还包括：所述对位单元对所述精对位标记进行对位，以确定晶圆上的测试区域。
6.一种晶圆验收处理装置，其特征在于，包括：
至少两个探针台盘；
至少两个探针卡，所述探针卡彼此之间并联连接，所述探针卡位置与所述探针台盘位置对应。
7.如权利要求6所述一种晶圆验收测试装置，其特征在于，还包括：对位单元，用于对各个所述探针台盘的位置进行对准。
8.如权利要求7所述一种晶圆验收测试装置，其特征在于，所述对位单元包括对位镜头，所述对位镜头滑动设置在各个所述探针台盘之间。
9.如权利要求6所述一种晶圆验收测试装置，其特征在于，还包括：至少两个粗对位标记，每个所述粗对位标记对应一个所述探针台盘，设置在对应所述探针台盘下方，且每个所述粗对位标记与对应所述探针台盘的距离一定。
10.如权利要求6所述一种晶圆验收测试装置，其特征在于，包括：第一探针台盘以及第二探针台盘；
第一探针卡以及第二探针卡，所述第一探针卡与所述第二探针卡并联连接；
所述第一探针台盘与所述第一探针卡位置对应，所述第二探针台盘与所述
第二探针卡位置对应。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910492744.2A CN110133470A (zh) | 2019-06-06 | 2019-06-06 | 晶圆验收处理方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910492744.2A CN110133470A (zh) | 2019-06-06 | 2019-06-06 | 晶圆验收处理方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110133470A true CN110133470A (zh) | 2019-08-16 |
Family
ID=67580658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910492744.2A Pending CN110133470A (zh) | 2019-06-06 | 2019-06-06 | 晶圆验收处理方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110133470A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115032523A (zh) * | 2022-06-07 | 2022-09-09 | 浙江光特科技有限公司 | 芯片自动测试方法、系统、计算机设备和存储介质 |
| CN115424952A (zh) * | 2022-08-30 | 2022-12-02 | 上海华虹宏力半导体制造有限公司 | Wat系统自动比对基准点的功能 |
| CN116953493A (zh) * | 2022-04-13 | 2023-10-27 | 格科微电子（浙江）有限公司 | 用于晶圆级测试的治具 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1833309A (zh) * | 2003-08-07 | 2006-09-13 | 株式会社尼康 | 曝光方法及曝光装置、载置台装置、及设备制造方法 |
| CN101261306A (zh) * | 2008-04-14 | 2008-09-10 | 无锡市易控系统工程有限公司 | 全自动晶圆测试方法及实现该测试方法的设备 |
| CN101308193A (zh) * | 2007-05-15 | 2008-11-19 | 东京毅力科创株式会社 | 探测装置 |
| US7782073B2 (en) * | 2007-03-30 | 2010-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | High accuracy and universal on-chip switch matrix testline |
| CN102749570A (zh) * | 2012-07-26 | 2012-10-24 | 上海宏力半导体制造有限公司 | 探针台晶圆测试设备以及晶圆测试方法 |
| CN203011961U (zh) * | 2012-12-11 | 2013-06-19 | 江苏汇成光电有限公司 | 晶圆测试探针卡 |
| CN103777131A (zh) * | 2012-10-25 | 2014-05-07 | 上海华岭集成电路技术股份有限公司 | 集成电路测试系统及测试方法 |
| CN104600009A (zh) * | 2015-01-16 | 2015-05-06 | 圆融光电科技有限公司 | 芯片的测量分选系统及方法 |
| US9048201B2 (en) * | 2011-06-23 | 2015-06-02 | Broadcom Corporation | Sacrificial wafer probe pads through seal ring for electrical connection to circuit inside an integrated circuit |
| CN107863302A (zh) * | 2017-11-02 | 2018-03-30 | 德淮半导体有限公司 | 测试装置以及测试方法 |
| CN208888109U (zh) * | 2018-09-07 | 2019-05-21 | 瀚盟测试科技（天津）有限公司 | 一种应用于流式细胞的节能检测装置 |
-
2019
- 2019-06-06 CN CN201910492744.2A patent/CN110133470A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1833309A (zh) * | 2003-08-07 | 2006-09-13 | 株式会社尼康 | 曝光方法及曝光装置、载置台装置、及设备制造方法 |
| US7782073B2 (en) * | 2007-03-30 | 2010-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | High accuracy and universal on-chip switch matrix testline |
| CN101308193A (zh) * | 2007-05-15 | 2008-11-19 | 东京毅力科创株式会社 | 探测装置 |
| CN101261306A (zh) * | 2008-04-14 | 2008-09-10 | 无锡市易控系统工程有限公司 | 全自动晶圆测试方法及实现该测试方法的设备 |
| US9048201B2 (en) * | 2011-06-23 | 2015-06-02 | Broadcom Corporation | Sacrificial wafer probe pads through seal ring for electrical connection to circuit inside an integrated circuit |
| CN102749570A (zh) * | 2012-07-26 | 2012-10-24 | 上海宏力半导体制造有限公司 | 探针台晶圆测试设备以及晶圆测试方法 |
| CN103777131A (zh) * | 2012-10-25 | 2014-05-07 | 上海华岭集成电路技术股份有限公司 | 集成电路测试系统及测试方法 |
| CN203011961U (zh) * | 2012-12-11 | 2013-06-19 | 江苏汇成光电有限公司 | 晶圆测试探针卡 |
| CN104600009A (zh) * | 2015-01-16 | 2015-05-06 | 圆融光电科技有限公司 | 芯片的测量分选系统及方法 |
| CN107863302A (zh) * | 2017-11-02 | 2018-03-30 | 德淮半导体有限公司 | 测试装置以及测试方法 |
| CN208888109U (zh) * | 2018-09-07 | 2019-05-21 | 瀚盟测试科技（天津）有限公司 | 一种应用于流式细胞的节能检测装置 |
Non-Patent Citations (2)
| Title |
|---|
| K.P.SREEJITH: "An additive-free non-metallic energy efficient industrial texturization process for diamond wire sawn multicrystalline silicon wafers", 《SOLAR ENERGY》 * |
| 彭继甜: "某存储器芯片晶圆可接受性测试的设计与实现", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116953493A (zh) * | 2022-04-13 | 2023-10-27 | 格科微电子（浙江）有限公司 | 用于晶圆级测试的治具 |
| CN115032523A (zh) * | 2022-06-07 | 2022-09-09 | 浙江光特科技有限公司 | 芯片自动测试方法、系统、计算机设备和存储介质 |
| CN115032523B (zh) * | 2022-06-07 | 2026-03-17 | 浙江光特科技有限公司 | 芯片自动测试方法、系统、计算机设备和存储介质 |
| CN115424952A (zh) * | 2022-08-30 | 2022-12-02 | 上海华虹宏力半导体制造有限公司 | Wat系统自动比对基准点的功能 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0882239B1 (en) | Assembly and method for testing integrated circuit devices | |
| KR970010656B1 (ko) | 반도체 테스트 장치, 반도체 테스트 회로칩 및 프로브 카드 | |
| US7036062B2 (en) | Single board DFT integrated circuit tester | |
| US6856154B2 (en) | Test board for testing IC package and tester calibration method using the same | |
| CN104237577B (zh) | 晶圆测试的方法和装置 | |
| US7523007B2 (en) | Calibration device | |
| US20050015213A1 (en) | Method and apparatus for testing an electronic device | |
| CN118259056A (zh) | 一种探针高度可调的探针卡、晶圆测试装置和方法 | |
| CN114814540B (zh) | Sip芯片的slt测试方法和系统 | |
| CN101398465B (zh) | 电子元件的检测系统及其方法 | |
| US8037089B2 (en) | Test system | |
| KR20100076445A (ko) | 제이택을 지원하는 칩의 멀티사이트 테스트용 프로브 카드 | |
| CN116203292A (zh) | 一种测试方法、设备及机台 | |
| CN108983072A (zh) | 晶圆测试方法、晶圆测试装置以及晶圆测试系统 | |
| US6785413B1 (en) | Rapid defect analysis by placement of tester fail data | |
| US20060139047A1 (en) | Testing system and testing method for duts | |
| KR20070086393A (ko) | 고전압 기능부를 가진 핀 전자기기 | |
| Lee et al. | Design and implementation of test infrastructure for higher parallel wafer level testing of system-on-chip | |
| CN102565664B (zh) | 一种测试覆盖率的评估方法 | |
| US20110254579A1 (en) | Semiconductor test method and semiconductor test system | |
| US6490537B1 (en) | Data communication method and data communication system | |
| US20050177331A1 (en) | Timing calibration apparatus, timing calibration method, and device evaluation system | |
| US7786724B1 (en) | Methods and apparatus for collecting process characterization data after first failure in a group of tested devices | |
| US11555828B2 (en) | Testing probe system for testing semiconductor die, multi-channel die having shared pads, and related systems and methods | |
| JP3865185B2 (ja) | 半導体装置とその試験装置及び試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190816 |
|
| WD01 | Invention patent application deemed withdrawn after publication |