CN102253324B - 一种mos器件热载流子效应的测试结构及测试方法 - Google Patents
一种mos器件热载流子效应的测试结构及测试方法 Download PDFInfo
- Publication number
- CN102253324B CN102253324B CN201110165082.1A CN201110165082A CN102253324B CN 102253324 B CN102253324 B CN 102253324B CN 201110165082 A CN201110165082 A CN 201110165082A CN 102253324 B CN102253324 B CN 102253324B
- Authority
- CN
- China
- Prior art keywords
- pad
- mos device
- diode
- test
- test structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种MOS器件热载流子效应的测试结构,包括至少两组阵列的测试结构单元(1),每组测试结构单元(1)的栅极焊盘(GG)通过第一二极管(D1)连接有第一焊盘(A1),漏极焊盘(DD)通过第二二极管(D2)连接有第二焊盘(A2),源极焊盘(SS)和衬底焊盘(BB)分别连接有第三焊盘(A3)和第四焊盘(A4)。本发明还公开了一种应用该并行测试结构测试热载流子效应的方法,包括以下步骤:S1、进行单个器件阶段的测试,S2、进行应力加载阶段的测试,S3、反复交替步骤S1和步骤S2的测试,比较多次测量的电学性能参数。本发明可以提高MOS器件热载流子的测试效率。
Description
技术领域
本发明涉及半导体测试领域,具体的讲是涉及一种适用于晶圆中的MOS器件热载流子效应的测试结构及测试方法。
背景技术
当半导体制作工艺进入深亚微米时代,半导体器件可靠性越来越直接影响着制作的集成电路芯片的性能和使用寿命。由于热载流子注入(HCI)是一直影响MOS器件性能的重要因素,其直接引起MOS器件性能的退化,因此热载流子注入成为了MOS器件可靠性测试的一项重要指标,即热载流子效应测试。热载流子效应测试,包括应力加载阶段测试和单个器件阶段测试。MOS器件热载流子的注入是按照JEDEC标准,应力加载阶段测试是指,对器件加载高于工作电压的应力电压;单个器件阶段测试是指,在应力加载完成后,再对每个MOS器件进行电学性能参数测试,进而计算单个器件的电学性能的退化幅度。其中,电学性能参数,主要包括阈值电压,饱和电流,线性区漏电流等。
一般来说,热载流子效应的评估是在器件封装好后进行的,测试时间至少要168小时,这对于工艺开发初期来说相当浪费时间,因而,用最短的时间获得MOS器件的热载流子效应,对于硅片级的晶圆中MOS器件的评估在工艺开发初期显得尤为重要。对于硅片级的MOS器件的热载流子效测试来说,一般MOS器件的热载流子效应的测试结构,采用单个测试结构,包括与每个MOS器件漏极、源极、栅极、衬底电连接的焊盘。测试时,将探针台的探针移送到单个MOS器件相应的焊盘上,加载应力电压后,再用半导体参数测试仪测量每个测试结构的电学性能参数。即在应力加载阶段和单个器件阶段,每次只能测试1个MOS器件,而测试每个MOS器件至少需要测试10000秒来得到退化趋势。因此,评估一个完成的器件HCI仍需要40小时以上。
综上所述,现有技术中,MOS器件热载流子效应的测试结构,测试效率较低。
发明内容
本发明所要解决的技术问题是,克服以上不足,提供了一种可以提高测试效率的MOS器件热载流子效应的测试结构。
为了解决上述技术问题,本发明的技术方案是:一种MOS器件热载流子效应的测试结构,包括至少两组阵列的测试结构单元,所述每组测试结构单元,包括分别与一个MOS器件的栅极端、漏极端、源极端、衬底电连接的栅极焊盘、漏极焊盘、源极焊盘、衬底焊盘;所述每组测试结构单元的栅极焊盘通过第一二极管连接有第一焊盘,所述每组测试结构单元的漏极焊盘通过第二二极管连接有第二焊盘,所述每组测试结构单元的源极焊盘和衬底焊盘分别连接有第三焊盘和第四焊盘,所述第一焊盘、第二焊盘、第三焊盘,第四焊盘可以施加应力电压信号。
进一步的,所述MOS器件为N型MOS器件;所述第一二极管的阳极与第一焊盘电连接、阴极与栅极焊盘电连接,所述第二二极管的阳极与第一焊盘电连接、阴极与漏极焊盘电连接。
进一步的,所述MOS器件为P型MOS器件;所述第一二极管的阴极与第一焊盘电连接、阳极与栅极焊盘电连接,所述第二二极管的阴极与第一焊盘电连接、阳极与漏极焊盘电连接。
进一步的,所述第一二极管和第二二极管均为以硅材料为衬底制成的二极管。
本发明,是将与MOS器件连接的至少两组阵列的测试结构单元并行连接,每组测试结构单元的栅极焊盘通过第一二极管正向连接或者反向连接有第一焊盘,每组测试结构单元的漏极焊盘通过第二二极管正向连接或者反向连接有第二焊盘,所述每组测试结构单元的源极焊盘和衬底焊盘分别连接有第三焊盘和第四焊盘。
本发明栅极焊盘通过第一二极管与第一焊盘反向连接后,其栅极焊盘加载的电压为高电平,漏极焊盘通过第二二极管与第二焊盘反向连接后,其漏极焊盘加载的电压为高电平,因此,适用于N型MOS管的热载流子效应参数测试。
本发明栅极焊盘通过第一二极管与第一焊盘正向连接后,其栅极焊盘加载的电压为低电平,漏极焊盘通过第二二极管与第二焊盘正向连接后,其漏极焊盘加载的电压为低电平,因此,适用于P型MOS管的热载流子效应参数测试。
其中,测试结构单元的所有第一二极管构成第一隔离单元;试结构单元的所有第二二极管构成第二隔离单元;第一焊盘、第二焊盘、第三焊盘、第四焊盘构成应力施加单元。
本发明所要解决的另一技术问题是:一种应用MOS器件热载流子效应的测试结构测试热载流子效应的方法,包括以下步骤:S1、进行单个器件阶段的测试,采用半导体参数测试仪分别通过栅极焊盘、漏极焊盘、源极焊盘、衬底焊盘测量每个MOS器件的初始电学性能参数;S2、进行应力加载阶段的测试,通过第一焊盘、第二焊盘、第三焊盘、第四焊盘对测试结构单元施加应力电压信号;S3、反复交替步骤S1和步骤S2的测试,比较多次测量的电学性能参数。
采用本发明的并行测试结构后,首先,进行单个器件阶段的测试,即采用半导体参数测试仪分别测量每个MOS器件的初始电学性能参数,即测量阈值电压,饱和电流,线性区漏电流等电学性能参数;然后,将探针移动到应力施加单元,施加第一个周期的应力电压信号,进行应力加载阶段的测试;应力加载阶段的加载的应力电压信号结束后,再次进行单个器件阶段的测试,此时,测得的每个MOS器件电学性能参数,为施加应力电信信号后产生退化幅度的电学性能参数。当完成晶圆中所有MOS器件的单个器件阶段的电学性能参数时,再将探针移动到应力施加单元,继续施加下一个周期的应力。反复交替应力加载阶段和单个器件阶段,完成晶圆中MOS器件的热载流子效应测试。通过多次测试的电学性能参数进行比较,便可看出单个器件的退化幅度变化。
在热载流子效应的应力加载阶段测试时,在应力施加单元施加电压信号,则电压信号加载到应力施加单元的焊盘上,此时,第一二极管和第二二极管均处理导通状态,则电压信号分别加载到多个MOS器件上,即可以同时并行测试多个MOS器件;
在进行热载流子效应的单个器件阶段测试时,将探针台上的探针分别移动到每个MOS器件上进行单个MOS器件的电学性能参数测试,此时,由于应力施加单元的第一焊盘和第二焊盘没有电压信号,因此,在应力施加单元和MOS器件之间的第一二极管和第二二极管均处于截止状态,即多个MOS器件之间被二极管隔离开来,相互之间无电压干扰,则可分别准确测得每个MOS器件的电学性能参数。
综上所述,本发明通过接通第一隔离单元和第二隔离单元,使应力加载阶段可同时并行测试多个MOS器件,节省了大量的应力加载时间;通过断开第一隔离单元和第二隔离单元,使单个器件阶段测试时,将多个MOS器件相互之间被隔离,相互之间无电压干扰,从而准确测得每个MOS器件的电学性能参数。
其中,接通第一隔离单元和第二隔离单元是指,在应力加载阶段测试时,第一二极管和第二二极管均处于导通状态;断开第一隔离单元和第二隔离单元是指,在单个器件阶段测试时,第一二极管和第二二极管均处于截止状态。
本发明通过提高晶圆中MOS器件的热载流子效应的应力加载测试阶段的测试时间,从而提高了热载流子效应的测试效率。
附图说明
图1是本发明实施例1的结构示意图;
图2是本发明实施例2的结构示意图。
图中所示:1、测试结构单元,2、应力施加单元,31、第一隔离单元,32、第二隔离单元,A1、第一焊盘,A2、第二焊盘,A3、第三焊盘,A4、第四焊盘,T、MOS器件,GG、栅极焊盘,DD、漏极焊盘,SS、源极焊盘,BB、衬底,D1、第一二极管,D2、第二三极管。
具体实施方式
下面结合附图对本发明作详细描述:
实施例1
如图1所示,本发明MOS器件热载流子效应的测试结构,包括至少两组阵列的测试结构单元1,所述每组测试结构单元1,包括分别与一个MOS器件T的栅极端、漏极端、源极端、衬底电连接的栅极焊盘GG、漏极焊盘DD、源极焊盘SS、衬底焊盘BB;所述每组测试结构单元1的栅极焊盘GG通过第一二极管D1反向连接有第一焊盘A1,所述每组测试结构单元1的漏极焊盘DD通过第二二极管D2反向连接有第二焊盘A2,所述每组测试结构单元1的源极焊盘SS和衬底焊盘BB分别连接有第三焊盘A3和第四焊盘A4。
其中,每组测试结构单元1的栅极焊盘GG通过第一二极管D1反向连接有第一焊盘A1是指,第一二极管D1的阴极端连接栅极焊盘GG,第一二极管D1的阳极端连接第一焊盘A1。
其中,每组测试结构单元1的漏极焊盘DD通过第二二极管D2反向连接有第二焊盘A2是指,第二二极管D2的阴极端连接漏极焊盘,第二二极管D2的阳极端连接第二焊盘A2。
其中,第一二极管D1和第二二极管D2均采用硅材料为衬底制成的二极管。
其中,MOS器件T为N型MOS器件。每组测试结构单元1中的第一二极管D1和第二二极管D2的反向连接,决定本实施例1的并行测试结构只能针对N型的MOS器件进行测试。即本实施例1栅极焊盘GG通过第一二极管D1与第一焊盘A1反向连接后,其栅极焊盘GG加载的电压为高电平,漏极焊盘DD通过第二二极管D2与第二焊盘A2反向连接后,其漏极焊盘DD加载的电压为高电平,因此,本实施例1适用于N型MOS管的热载流子效应参数测试。
实施例2
如图2所示,本实施例2是在实施例1的基础上改进而成,其区别是:将每组测试结构单元1的栅极焊盘GG与第一焊盘A1反向连接的第一二极管D1改为正向连接,将每组测试结构单元1的漏极焊盘DD与第二焊盘A2之间反向连接的第二二极管D2改为正向连接。其中,MOS器件T为P型MOS器件。
本实施例2栅极焊盘GG通过第一二极管D1与第一焊盘A1正向连接后,其栅极焊盘GG加载的电压为低电平,漏极焊盘DD通过第二二极管D2与第二焊盘A2正向连接后,其漏极焊盘DD加载的电压为低电平,因此,本实施例2适用于N型MOS管的热载流子效应参数测试。
以上两种技术方案,将与MOS器件T连接的至少两组阵列的测试结构单元1并行连接,每组测试结构单元1的栅极焊盘GG通过第一二极管D1正向连接或者反向连接有第一焊盘A1,每组测试结构单元1的漏极焊盘DD通过第二二极管D2正向连接或者反向连接有第二焊盘A2,所述每组测试结构单元1的源极焊盘SS和衬底焊盘BB分别连接有第三焊盘A3和第四焊盘A4。
其中,测试结构单元1的所有第一二极管D1构成第一隔离单元31;测试结构单元1的所有第二二极管D2构成第二隔离单元32。
其中,第一焊盘A1、第二焊盘A2、第三焊盘A3、第四焊盘A4构成应力施加单元2,用于加载应力电压。考虑到第一二极管D1和第二二极管D2的PN结压降,在应力施加单元2施加电压应力时,施加的电压信号应提高0.7伏。
以上实施例1和实施例2的MOS器件热载流子的并行测试结构,测试结构单元1的阵列组数均为5组,但不限于5组,可以根据实际需要进行调整测试结构单元1的阵列组数的数量。
实施例3
本发明还提供一种应用实施例1或实施例2MOS器件热载流子效应的测试结构测试热载流子效应的方法,包括以下步骤:
S1、进行单个器件阶段的测试,采用半导体参数测试仪分别通过栅极焊盘GG、漏极焊盘DD、源极焊盘SS、衬底焊盘BB测量每个MOS器件T的初始电学性能参数;
S2、进行应力加载阶段的测试,通过第一焊盘A1、第二焊盘A2、第三焊盘A3、第四焊盘A4对测试结构单元1施加应力电压信号;
S3、反复交替步骤S1和步骤S2的测试,比较多次测量的电学性能参数。
采用本发明的并行测试结构后,首先,进行单个器件阶段的测试,即采用半导体参数测试仪分别测量每个MOS器件T的初始电学性能参数,即测量阈值电压Vth,饱和电流Ion,线性区漏电流Idlin等电学性能参数;然后,将探针移动到应力施加单元2,施加第一个周期的应力电压信号,进行应力加载阶段的测试;应力加载阶段加载的应力电压信号结束后,再次进行单个器件阶段的测试,此时,测得的每个MOS器件T电学性能参数,为施加应力电信信号后产生退化幅度的电学性能参数。当完成晶圆中所有MOS器件T的单个器件阶段的电学性能参数时,再将探针移动到应力施加单元2,继续施加下一个周期的应力。反复交替应力加载阶段和单个器件阶段,完成晶圆中MOS器件T的热载流子效应测试。
其中,电学性能参数,主要包括阈值电压,饱和电流,线性区漏电流等。
在热载流子效应的应力加载阶段测试时,在应力施加单元2施加电压信号,则电压信号加载到应力施加单元的焊盘上,此时,第一二极管D1和第二二极管D2均处理导通状态,则电压信号分别加载到多个MOS器件T上,即可以同时并行测试多个MOS器件T;
在进行热载流子效应的单个器件阶段测试时,将探针台上的探针分别移动到每个MOS器件T上进行单个器件的电学性能参数测试,此时,由于应力施加单元2的第一焊盘A1和第二焊盘A2没有电压信号,因此,在应力施加单元2和MOS器件T之间的第一二极管D1和第二二极管D2均处于截止状态,即多个MOS器件T之间被二极管隔离开来,相互之间无电压干扰,则可分别准确测得每个MOS器件T的电学性能参数。
综上所述,本发明通过接通第一隔离单元和第二隔离单元,使应力加载阶段可同时并行测试多个MOS器件T,节省了大量的应力加载时间;通过断开第一隔离单元和第二隔离单元,使单个器件阶段测试时,将多个MOS器件T相互之间被隔离,相互之间无电压干扰,从而准确测得每个MOS器件的电学性能参数。
其中,接通第一隔离单元和第二隔离单元是指,在应力加载阶段测试时,第一二极管D1和第二二极管D2均处于导通状态;断开第一隔离单元和第二隔离单元是指,在单个器件阶段测试时,第一二极管D1和第二二极管D2均处于截止状态。
本发明通过提高晶圆中MOS器件T的热载流子效应的应力加载测试阶段的测试时间,从而提高了热载流子效应的测试效率。
Claims (5)
1.一种MOS器件热载流子效应的测试结构,其特征在于:包括至少两组阵列的测试结构单元(1),每组所述测试结构单元(1),包括分别与一个MOS器件(T)的栅极端、漏极端、源极端、衬底电连接的栅极焊盘(GG)、漏极焊盘(DD)、源极焊盘(SS)、衬底焊盘(BB);每组所述测试结构单元(1)的栅极焊盘(GG)通过第一二极管(D1)正向连接或反向连接有第一焊盘(A1),每组所述测试结构单元(1)的漏极焊盘(DD)通过第二二极管(D2)正向或反向连接有第二焊盘(A2),每组所述测试结构单元(1)的源极焊盘(SS)和衬底焊盘(BB)分别连接有第三焊盘(A3)和第四焊盘(A4),所述第一焊盘(A1)、第二焊盘(A2)、第三焊盘(A3)、第四焊盘(A4)可以施加应力电压信号;其中,所述测试结构单元的所有第一二极管构成第一隔离单元;所述测试结构单元的所有第二二极管构成第二隔离单元;第一焊盘、第二焊盘、第三焊盘、第四焊盘构成应力施加单元;在热载流子效应的应力加载阶段测试时,在应力施加单元施加电压信号,则电压信号加载到应力施加单元的第一焊盘、第二焊盘、第三焊盘和第四焊盘上,此时,第一隔离单元的第一二极管和第二隔离单元的第二二极管均处理导通状态,则电压信号分别加载到所述至少两组阵列的测试结构单元中的MOS器件上,即同时并行测试至少两个MOS器件;在进行热载流子效应的单个器件阶段测试时,对应力施加单元的第一焊盘和第二焊盘不施加电压信号,将探针台上的探针分别移动到每个MOS器件上进行单个MOS器件的电学性能参数测试,此时,在应力施加单元和MOS器件之间的第一二极管和第二二极管均处于截止状态,即MOS器件之间被第一二极管和第二二极管隔离开来,相互之间无电压干扰,则能够分别测得每个MOS器件的电学性能参数。
2.根据权利要求1所述的MOS器件热载流子效应的测试结构,其特征在于:所述MOS器件(T)为N型MOS器件;所述第一二极管(D1)的阳极与第一焊盘(A1)电连接、阴极与栅极焊盘(GG)电连接,所述第二二极管(D2)的阳极与第一焊盘(A2)电连接、阴极与漏极焊盘(DD)电连接。
3.根据权利要求1所述的MOS器件热载流子效应的测试结构,其特征在于:所述MOS器件(T)为P型MOS器件;所述第一二极管(D1)的阴极与第一焊盘(A1)电连接、阳极与栅极焊盘(GG)电连接,所述第二二极管(D2)的阴极与第一焊盘(A2)电连接、阳极与漏极焊盘(DD)电连接。
4.根据权利要求1所述的MOS器件热载流子效应的测试结构,其特征在于:所述第一二极管(D1)和第二二极管(D2)均为以硅材料为衬底制成的二极管。
5.一种应用权利要求1所述的MOS器件热载流子效应的测试结构测试热载流子效应的方法,其特征在于,包括以下步骤:
S1、进行单个器件阶段的测试,采用半导体参数测试仪分别通过栅极焊盘(GG)、漏极焊盘(DD)、源极焊盘(SS)、衬底焊盘(BB)测量每个MOS器件(T)的初始电学性能参数;
S2、进行应力加载阶段的测试,通过第一焊盘(A1)、第二焊盘(A2)、第三焊盘(A3)、第四焊盘(A4)对测试结构单元(1)施加应力电压信号;
S3、反复交替步骤S1和步骤S2的测试,比较多次测量的电学性能参数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110165082.1A CN102253324B (zh) | 2011-06-17 | 2011-06-17 | 一种mos器件热载流子效应的测试结构及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110165082.1A CN102253324B (zh) | 2011-06-17 | 2011-06-17 | 一种mos器件热载流子效应的测试结构及测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102253324A CN102253324A (zh) | 2011-11-23 |
CN102253324B true CN102253324B (zh) | 2016-01-27 |
Family
ID=44980694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110165082.1A Active CN102253324B (zh) | 2011-06-17 | 2011-06-17 | 一种mos器件热载流子效应的测试结构及测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102253324B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102590726B (zh) * | 2012-02-23 | 2014-01-08 | 北京航空航天大学 | 一种评估功率vmos管寿命以及可靠性的分析方法 |
CN104062573B (zh) * | 2013-03-21 | 2017-09-26 | 中芯国际集成电路制造(上海)有限公司 | 热载流子注入测试电路及方法 |
CN105388353B (zh) * | 2015-11-26 | 2018-03-30 | 中国工程物理研究院电子工程研究所 | 一种抗噪声soi晶体管光电流测试系统 |
CN109541424B (zh) * | 2018-10-10 | 2020-02-21 | 广东省崧盛电源技术有限公司 | 一种测试pdfn封装mos管电应力装置及开关电源 |
CN110045258A (zh) * | 2019-03-26 | 2019-07-23 | 电子科技大学 | 一种使用伪随机序列信号作为电压应力的nbti效应的测试方法 |
CN113394124A (zh) * | 2020-03-13 | 2021-09-14 | 长鑫存储技术有限公司 | 评估器件热载流子效应的方法 |
CN111916444B (zh) * | 2020-08-14 | 2022-11-25 | 泉芯集成电路制造(济南)有限公司 | 用于指状结构鳍式场效应晶体管的电性解析版图 |
CN112269115B (zh) * | 2020-10-23 | 2023-04-14 | 泉芯集成电路制造(济南)有限公司 | 一种半导体器件的测试结构及测试方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100362642C (zh) * | 2004-06-28 | 2008-01-16 | 中芯国际集成电路制造(上海)有限公司 | 同时测多个金属-氧化物-半导体器件热载流子的测试结构 |
CN100570382C (zh) * | 2006-11-07 | 2009-12-16 | 中芯国际集成电路制造(上海)有限公司 | 一种新型集成电路测试结构及其使用方法 |
CN101210950B (zh) * | 2006-12-27 | 2011-01-26 | 鸿富锦精密工业(深圳)有限公司 | 电子元件耐压测试设备 |
CN101629979B (zh) * | 2008-07-15 | 2011-07-13 | 中芯国际集成电路制造(上海)有限公司 | 测试装置 |
TWI560456B (en) * | 2009-03-20 | 2016-12-01 | Bravechips Microelectronics | Method of parallel ic test and wafer containing same function dies under test and ic chips containing same function blocks under test |
CN101692449B (zh) * | 2009-10-13 | 2013-05-29 | 上海宏力半导体制造有限公司 | 并行测量热载流子注入效应的电路 |
-
2011
- 2011-06-17 CN CN201110165082.1A patent/CN102253324B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102253324A (zh) | 2011-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102253324B (zh) | 一种mos器件热载流子效应的测试结构及测试方法 | |
CN101949990B (zh) | Ic管脚开短路测试方法 | |
CN103293503B (zh) | 探针卡的检测方法 | |
US7126359B2 (en) | Device monitor for RF and DC measurement | |
CN102157415B (zh) | 裸芯片的晶圆参数的测试方法 | |
CN101769964A (zh) | 测试封装后的场效应管的导通电阻的方法、装置及系统 | |
CN102435817B (zh) | MOS晶体管的栅极电压-1/f噪声曲线测量方法 | |
CN101629979B (zh) | 测试装置 | |
CN1948981A (zh) | 一种高速晶圆允收测试方法 | |
CN103837809B (zh) | 测试mosfet匹配性的ic布局及测试方法 | |
CN108051722A (zh) | 热载流子注入效应的寿命评估方法和系统 | |
Cai et al. | Characterization of gate-oxide degradation location for SiC MOSFETs based on the split C–V method under bias temperature instability conditions | |
CN101196554A (zh) | 晶圆多测试对象并行测试系统 | |
CN103163435B (zh) | 晶圆可接受性测试之击穿电压测试装置及方法 | |
CN101872002B (zh) | 探针检测装置及其方法 | |
CN108344936B (zh) | 一种功率半导体器件的测试方法 | |
CN104465617A (zh) | 半导体测试结构 | |
CN100362642C (zh) | 同时测多个金属-氧化物-半导体器件热载流子的测试结构 | |
CN101566667B (zh) | 一种mos器件的测试方法 | |
CN101978281A (zh) | 用于大容量以及大电流的电迁移测试器 | |
CN113030676B (zh) | 一种基于临近颗粒法的二极管三极管晶圆测试方法 | |
CN102128991B (zh) | 一种老化测试装置及测试方法 | |
CN114210605B (zh) | 碳化硅功率半导体器件测试方法 | |
CN114200275B (zh) | 一种碳化硅mosfet器件高温栅偏试验方法及系统 | |
CN113030675A (zh) | 一种基于临近颗粒法的无背金mosfet晶圆测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |