CN101692449B

CN101692449B - 并行测量热载流子注入效应的电路

Info

Publication number: CN101692449B
Application number: CN 200910197116
Authority: CN
Inventors: 高超
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2009-10-13
Filing date: 2009-10-13
Publication date: 2013-05-29
Anticipated expiration: 2029-10-13
Also published as: CN101692449A

Abstract

一种并行测量热载流子注入效应的电路，其特征在于，包括应力电压施加单元和由多个DUT(Device Under Test)单元组成的DUT单元列，其中所述应力电压施加单元可向所述DUT单元施加不同的应力。本发明对多个DUT分别施加不同应力电压，从而可同时对多个DUT进行并行的热载流子测试，因此效率较高。

Description

并行测量热载流子注入效应的电路

技术领域

本发明涉及半导体测试领域，由其涉及可同时进行多个器件的热载流子测试的方法。

背景技术

目前，对于超大规模集成电路制造产业，随着MOSFET(金属氧化物半导体场效应晶体管)装置尺寸的不断减小，现在已经缩小到亚微米和深亚微米，且向超深亚微米发展，但在MOS器件尺寸等比例缩小的同时，器件工作电压并未随之等比例减小，使沟道热载流子的形成几率大大增加，并在硅-二氧化硅界面产生界面态，或被栅极氧化层中的电荷陷阱俘获，导致器件特性，如阈值电压、跨导和线性区及饱和区漏电流的退化增加。

在亚微米和深亚微米工艺中，热载流子注入效应已经成为限制超大规模集成电路最大器件密度的主要可靠性因素之一。有研究表明，深亚微米MOS器件在漏极偏置电压低于1.8V时，仍会出现热载流子退化现象。因此即使器件的工作电压大幅降至2V，仍不足以有效地防止热载流子注入的器件损伤。

基于以上的介绍热载流子注入效应是亚微米和深亚微米工艺MOS器件失效的最主要的因素之一，而且热载流子效应引起的器件退化是一种累积效应，与器件使用时间成一定关系。因此，可以采用热载流子注入加速测试以预测热载流子MOS直流寿命。即对所测试的MOS器件进行热载流子注入直至其器件参数失效，所需耗费的时间就是器件的失效时间。目前常用的器件将漏极饱和电流ΔI_dsal＝10％作为失效判据。

目前一般工艺加工的MOS器件的寿命长达10多年甚至几十年。因此，采用与实际工作状态相仿的热载流子注入来进行失效测试是不可行的。常用的办法是进行加速应力条件下热载流子注入的器件失效实验。在室温下以一定偏置条件对器件施加加速应力电压，开始应力循环，直至参数退化超过实验终止条件。通过施加不同条件的加速应力，根据一定的寿命推算模型，可以把在加速测试中得到的寿命推算到正常使用电压下，以得出器件在正常使用条件下的热载流子注入测试寿命。

传统的晶圆级HCI测试结构是分立的，即需要单独地去测每一个器件。而对于一种类型的MOS器件，至少需要测试12个器件，即三种应力条件，每种条件4个器件，每个器件需要10000秒的时间。因此需花费36小时。而这会浪费机器测试时间，延迟数据分析时间，并限制了机台的产能，因此增加了成本。为了解决这个问题，需要开发了一种新技术以节省热载流子注入测试时间时间和成本。

本发明的目的为解决上述现有技术问题，以快速测试热载流子MOS直流寿命。

发明内容

为了达到上述目的，本发明提供了一种并行测量热载流子注入效应的电路，其特征在于，包括应力电压施加单元和由多个DUT单元组成的DUT单元列，其中所述应力电压施加单元可向所述DUT单元施加不同的应力。

较佳地，所述DUT单元包括选择端、栅极端、漏极端、衬底端及接地端；所述栅极端连接至DUT的栅极，所述漏极端连接至DUT的漏极，所述衬底端连接至DUT的衬底，所述接地端连接至DUT的源极；并且所述阵列单元还包括传输门，所述传输门用来控制所述栅源电压是否加载到DUT的栅极上，由所述选择端来控制。

较佳地，所述应力电压施加单元包括即栅源电压源电路和漏源电压源电路，其中所述栅源电压源电路包括第一电压源和第二电压源以及串联在它们之间的相同的电阻从而形成所述第一电压源与第二电压源之间的多个等差电压，并且将所述等差施加至所述多个DUT单元的漏极端；并且其中所述漏源电压源电路包括多个电压源以生成等差电压，并且将所述等差电压施加至所述多个DUT单元的漏极端。

较佳地，所述DUT单元列中的每个DUT单元还串联有多个DUT单元以形成DUT单元行，从而所述DUT单元列与DUT单元行形成DUT单元阵列。

较佳地，各所述DUT单元行的漏极端均串联到所述漏源电压源电路中的一个电压源。

较佳地，各所述DUT单元列的选择端均串联到同一个选择线，以同时测量所述DUT单元列中的各DUT的电学参数值。

较佳地，所述DUT单元阵列的接地端都连接在一起，形成接地线。

较佳地，所述DUT单元阵列的衬底端都连接在一起，形成衬底线。

本发明对多个DUT分别施加不同应力电压，从而可同时对多个DUT进行并行的热载流子测试，因此效率较高。

附图说明

图1为栅极电压施加电路的示意图；

图2为选择线施加端的示意图；

图3为矩阵电路的示意图；

图4为本发明的测试电路的示意图；

图5为示出DUT单元的结构示意图。

具体实施方式

下面结合附图和具体实施方案，对本发明的并行热载流子测试电路作进一步的说明。

热载流子注入测试通常包括应力施加阶段和器件参数测量阶段。应力施加阶段中，在待测器件(DUT，Device Under Test)的漏极和栅极均加载一定的应力电压并经过一定的测试时间，源极和衬底接地。施加的应力有三种不同的选择情况：栅源电压取在衬底电流最大值的时候，或者取在栅极电流最大值的时候、或者使得栅源和漏源电压相等。然而这三种方式均遵行一个经验规律，即若不同组的器件的漏源电压是等差的话，他们的栅源电压也将是等差的。这样的栅源等差电压就能够利用栅源电路源电路产生，只需施加最大和最小的栅源电压即可。器件参数测量阶段，需要测量每一个DUT的电学参数值。常见的电学参数包括线性区漏电流I_dlin、饱和区漏电流I_dsat、及阈值电压V_t。通过交替施加应力，测试电学参数，可以记录下DUT随应力施加时间变化的退化曲线，并以此按照一定的失效判据，推算出DUT的寿命。通常的判据是I_dsat的大小变化10％。

在本发明的实施例中，以3.3V NMOS作为DUT为例说明本发明。

现描述本发明的第一实施例。如图1所示，本发明的电路对多个DUT进行测试，即需要提供多组应力电压。本实施例中，所述电路设有两个栅极电压源(Vgmin和Vgmax)以形成两端电压。此外，数个阻值相同的电阻串联在所述两端电压之间形成分压电路，可以产生介于所述两端电压之间的一组等差电压。把包括两端电压和产生的等差电压在内的所有电压端口分别连接到DUT的栅极上，这样只需两个电压源就可以为数个(数量等于电阻数量加一)DUT提供相等或等差的栅极电压。所有DUT的衬底和源极均分别连接在一起，称为衬底线和接地线。再者，所述电路包括与DUT数量相对应数量的电压源来为各个DUT的漏极提供漏极电压，即各个DUT的漏极独立连接至各自的电压源。这样利用上文中提到的热载流子测试中漏源应力电压和栅源应力电压的关系，即漏源应力电压成等差电压话，栅源应力电压也成等差电压。可以减少电压源的个数而为所有的DUT同时施加不同或者相同的应力。在器件参数测量阶段，电阻分压电路的两端施加相同的测试电压，使得每一个电压端口的电压也同为测试电压，于是可以从各个DUT的漏极同时得到它们的电学参数，包括I_dlin、I_dsat和V_t等

另一实施例中，如图2所示，用图5所示的DUT单元替代独立的DUT，可以将多个单元串联起来，使一个应力电压同时施加多个DUT且可以单独测量每一个DUT的电学参数。具体描述为将多个DUT单元的栅极端、漏极端、衬底端及接地端分别连接在一起，称为栅极线、漏极线、衬底线及接地线，而各个单元的选择端则独立的连接出来。当一组热载流子应力电压对应加载到栅极线、漏极线、衬底线及接地线上，且每个DUT单元的选择端均置为高电位，所有单元内的DUT将同时施加相同的应力。此为应力施加阶段，相同应力将同时施加到所有DUT上。而在器件参数测量阶段，当某一个DUT单元的选择端置为高电位，其他的均为低电位，则仅有此单元的DUT的栅极与栅极线连接，即栅极线上电压仅能加载到此DUT上。于是通过在栅极线、漏极线、衬底线及接地线上施加不同的测试电压，可以从漏极线上读取到此DUT的器件参数，包括I_dlin、I_dsat和V_t等。通过在选择端轮流施加高电位，可以分别读取出每一个DUT的器件参数，完成器件参数测量阶段。

另一实施例中，多个第二实施例构成矩阵电路，如图3所示。所述矩阵电路中的每一列的DUT单元的选择端连接在一起，使同一条选择线对一列中所有DUT单元的控制。这样在应力施加阶段，采用与第一个实施例相同的方法，所有选择线置为高电位，各行施加相同或者不同的应力电压，因为它们的漏极线和栅极线都是相互独立的。当测量器件参数的时候，使某一列的选择线置为高电位，其他的为低电位，可以如第一个实施例的方法同时读取这一列DUT的电学参数，包括I_dlin、I_dsat和V_t等。通过轮流置高选择线，以完成所有DUT的电学参数的测量。

下面将参考图4及5详细描述本发明的热载流子测试电路。

如图4所示，本发明的测试电路的实施例包括栅源电压源电路和DUT单元阵列。

栅源电压源电路由三个大小相等的电阻(R1～R3)组成，以Vgsmin和Vgsmax为起始产生四个等差的电压。

DUT单元阵列为4*5的、由20个DUT单元组成的矩阵。

如图5所示，DUT单元由一个传输门和一个DUT组成，包括五个端口：选择端、栅极端、漏极端、衬底端及接地端。栅极端经由传输门连接至DUT的栅极，漏极端连接至DUT的漏极，衬底端连接至DUT的衬底，接地端连接至DUT的源极；传输门用来控制栅源电压是否加载到DUT的栅极上，由选择端来控制，当选择端置位高电位时，栅源电压将加载到DUT的栅极上，使得DUT导通，反之则关断。

如图4所述，DUT单元阵列每一行的五个DUT单元的漏极端和栅极端分别连接在一起，称为漏极线(D1～D4)和栅极线(G1～G4)。其中栅极线分别连接到栅源电压源电路的一个端口，而漏极线则分别独立连接到测试机台上，这样所有DUT以行分组，可以同时加载四组等差的栅源电压，而漏源电压则可以灵活控制。

如图4所述，DUT单元阵列每一列的四个DUT单元的选择端分别连在一起，称为选择线(S1～S5)。通过对其是否置为高电位，来控制相应列的DUT是否加载栅极电压，从而控制此列DUT是否被施加应力或者读取。应力施加阶段所有选择线置为高电位，所有的DUT同时施加四组不同的应力。而在器件参数测量阶段，选择线将轮流置为高电位，分别把每一列的器件参数，包括I_dlin、I_dsat和V_t等，通过漏极线读取。

如图4所述，DUT单元阵列中所有的二十个DUT单元的衬底端和接地端分别连在一起，称为衬底线(Sub)和接地线(GND)。

为方便起见，假设一组3.3V NMOS的热载流子测试应力条件，如表1所示。器件的重要电学参数的测量电压列于表2中。需要测试四组应力条件下的NMOS寿命以获得正常使用电压下的热载流子寿命(此组应力条件仅为了说明方便，非电路仅局限于3.3V NMOS之使用)。

表1

表2

应力施加阶段。Vgmin为1.9V，Vgmax为2.05V，经过栅源电压源电路生成1.9V、1.95V、2V和2.05V四个等差电压，分别对应表1所示的Vgs应力电压。S1～S5五条选择线均置为高电位，使得栅源电压能够加载到所有的DUT栅极上。D1～D4则分别加载上表1所示的四组Vds应力电压。剩下两端，即GND和Sub均置于零电位。这样第一行的五个DUT所承受的应力为Vgs＝1.9V，Vds＝4V；第二行的为Vgs＝1.95V，Vds＝4.2V；第三行的为Vgs＝2V，Vds＝4.4V；第四行的为Vgs＝2.05V，Vds＝4.6V。应力施加阶段所有应力将同时施加，并行进行，各端的电压值详细列在表3中。

S1

S2

S3

S4

S5

D1

D2

D3

D4

Vgsmin

Vgsmax

GND

Sub

应力电压

3.3V

4V

4.2V

4.4V

4.6V

1.9V

2.05V

0V

表3

器件参数测量阶段。如表2所示，重要的参数包括I_dlin、I_dsat和V_t，其测量中DUT各端的电压及电流读取情况已详细列出。此处仅以I_dsat为例，定义为Vgs＝Vds＝VDD＝3.3V时的漏极电流大小。如上文所述，需轮流读取每一列的器件参数，以第一列为例。Vgmin和Vgmax同为3.3V，于是所有栅极线上的电压均为3.3V。S1置为高电位，即3.3V，S2～S5都为低电位，即0V。这样第一列被选中，栅极电压可以加载上去，器件开启，而其他列的DUT将全部关断。D1～D4的电压也全部为3.3V，同时读取D1～D4的电流，即得到第一列DUT的I_dsat。此状态的各端电压值详细列在表4中。通过轮流置高S1～S5，可以分别读出每一列的DUT的I_dsat。同理，改变栅源电压和漏源电压可以测量出I_dlin和V_t，此处不再详述。

S1

S2

S3

S4

S5

D1

D2

D3

D4

Vgsmin

Vgsmax

GND

Sub

测试电压

3.3V

0V

3.3V

0V

表3

本发明具有如下的优点。

(1)本发明对多个DUT分别施加不同应力电压，从而可同时对多个DUT进行并行的热载流子测试，因此效率较高。

(2)本发明中，各应力电压分别被施加至多个DUT，使得同时可测的DUT数量进一步增大，因此效率较高。

(3)本发明采用的栅源电压源电路，通过串联电阻的分压效应可以节省栅源电压源的数量，对于任意多个不同的应力电压，只需要两个栅源电压源。

(4)本发明采用传输门控制栅源电压是否加载到DUT上，可以通过同一条漏极线分别读取这一行中每个DUT的基本电学参数，节省了漏极测量仪器的数量。

(5)传统的晶圆级HCI测试结构是分立的，即需要单独地去测每一个器件。由于一个器件需要测量的时间为3个小时，一组完整的测试至少需要12个器件，这样一共需要36小时才能全部完成。本发明的实施例可以同时测量20个器件，而这20个器件又可分为4组不同的测试条件。于是在3小时之内可以完成所有的测试，节省了89％的时间，测试数据量也比过去多67％。

以上介绍的仅仅是基于本发明的几个较佳实施例，并不能以此来限定本发明的范围。任何对本发明的装置作本技术领域内熟知的部件的替换、组合、分立，以及对本发明实施步骤作本技术领域内熟知的等同改变或替换均不超出本发明的揭露以及保护范围。

Claims

1.一种并行测量热载流子注入效应的电路，其特征在于，包括应力电压施加单元和由多个DUT单元组成的DUT单元列，其中所述应力电压施加单元可向所述DUT单元施加不同的应力；其中，所述DUT单元包括选择端、栅极端、漏极端、衬底端及接地端；所述栅极端连接至DUT的栅极，所述漏极端连接至DUT的漏极，所述衬底端连接至DUT的衬底，所述接地端连接至DUT的源极；并且所述DUT单元还包括传输门，所述传输门用来控制栅源电压是否加载到DUT的栅极上，由所述选择端来控制；各所述DUT单元列的选择端均串联到同一个选择线，以同时测量所述DUT单元列中的各DUT的电学参数值。

2.如权利要求1所述的电路，其特征在于，所述应力电压施加单元包括栅源电压源电路和漏源电压源电路，其中所述栅源电压源电路包括第一电压源和第二电压源以及串联在它们之间的相同的电阻从而形成所述第一电压源与第二电压源之间的多个等差电压，并且将所述等差电压施加至所述多个DUT单元的栅极端；并且其中所述漏源电压源电路包括多个电压源以生成等差电压，并且将所述等差电压施加至所述多个DUT单元的漏极端。

3.如权利要求2所述的电路，其特征在于，所述DUT单元列中的每个DUT单元还串联有多个DUT单元以形成DUT单元行从而所述DUT单元列与DUT单元行形成DUT单元阵列。

4.如权利要求3所述的电路，其特征在于，各所述DUT单元行的漏极端均串联到所述漏源电压源电路中的一个电压源。

5.如权利要求3所述的电路，其特征在于，所述DUT单元阵列的接地端都连接在一起，形成接地线。

6.如权利要求3所述的电路，其特征在于，所述DUT单元阵列的衬底端都连接在一起，形成衬底线。