CN111812472B - 时间相关电介质击穿测试结构及其测试方法 - Google Patents

时间相关电介质击穿测试结构及其测试方法 Download PDF

Info

Publication number
CN111812472B
CN111812472B CN202010714686.6A CN202010714686A CN111812472B CN 111812472 B CN111812472 B CN 111812472B CN 202010714686 A CN202010714686 A CN 202010714686A CN 111812472 B CN111812472 B CN 111812472B
Authority
CN
China
Prior art keywords
test
dielectric
depfet
transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010714686.6A
Other languages
English (en)
Other versions
CN111812472A (zh
Inventor
杨盛玮
韩坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010714686.6A priority Critical patent/CN111812472B/zh
Publication of CN111812472A publication Critical patent/CN111812472A/zh
Application granted granted Critical
Publication of CN111812472B publication Critical patent/CN111812472B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G01R31/2858—Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/129—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/14—Circuits therefor, e.g. for generating test voltages, sensing circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Relating To Insulation (AREA)

Abstract

一种时间相关电介质击穿测试结构包括在恒定电压和地之间并联连接的多个测试单元。所述多个测试单元中的每一个包括连接至所述恒定电压的电介质测试样本；以及连接于所述电介质测试样本和地之间的电流限制单元，所述电流限制单元用于在所述恒定电压击穿所述电介质测试样本之后限制击穿电流在所述电介质测试样本上流动。

Description

时间相关电介质击穿测试结构及其测试方法
本申请是申请日为2018年11月6日，名称为“时间相关电介质击穿测试结构及其测试方法”，申请号为201880002396.X的发明专利申请的分案申请。
技术领域
本发明涉及时间相关电介质击穿测试结构及其测试方法，更具体而言涉及具有电流限制单元的时间相关电介质击穿测试结构及其测试方法。
背景技术
在集成电路制造当中，可靠性评估是工艺开发的重要部分。TDDB(时间相关电介质击穿)测试是一种重要的用于评估电介质材料(例如，半导体晶体管的栅极氧化物)的可靠性的方法。然而，TDDB测试要耗费长时间进行逐一测试。一般而言，为了确保测试结果具有某种统计学意义，TDDB测试条件要求最小的样本规模，例如，至少15个测试样本。对于一些存在较大变化的工艺而言，可能要扩大所需样本规模，以确保测试结果的置信度。然而，提高样本规模将显著增大测试周期。
因此，希望提供有效地缩短测试时间的TDDB测试结构及其方法。
发明内容
因此，本发明的目标在于提供一种时间相关电介质击穿测试结构及其测试方法，用于在多个电介质测试样本中执行批量测试，以节约测试时间。
为了实现上述技术目标，根据本发明，提供了一种TDDB测试结构，其包括在恒定电压和地之间并联连接的多个测试单元。所述多个测试单元中的每一个包括连接至所述恒定电压的电介质测试样本；以及连接在所述电介质测试样本和地之间的电流限制单元，所述电流限制单元用于在所述电介质测试样本的击穿之后限制击穿电流在所述电介质测试样本上流动。
优选地，在所述恒定电压为正时，所述多个测试单元为多个N型测试单元，并且所述电流限制单元包括至少一个DEPFET(耗尽场效应)晶体管以及连接在所述至少一个DEPFET晶体管的源极和地之间的电阻器，所述至少一个DEPFET(耗尽场效应)晶体管包括连接至所述电介质测试样本的漏极、连接至地的栅极、连接至地的基极、源极；其中，由击穿电流导致的所述电阻器上的电压大于所述至少一个DEPFET晶体管的总阈值电压的绝对值。
优选地，在所述恒定电压为负时，所述多个测试单元为多个P型测试单元，并且所述电流限制单元包括连接至所述电介质测试样本的电阻器；以及至少一个DEPFET晶体管，所述至少一个DEPFET晶体管包括连接至地的漏极、连接至所述电阻器的源极、连接至所述电介质测试样本的栅极和连接至所述电介质测试样本的基极；其中，由击穿电流导致的所述电阻器上的电压大于所述至少一个DEPFET晶体管的总阈值电压的绝对值。
为了实现上述技术目标，根据本发明，提供了一种TDDB测试方法，其包括将多个测试单元并联连接在恒定电压和地之间；以及测量所述恒定电压和地之间的电流-时间曲线，以读取对应于所述多个测试单元的多个击穿时间。
优选地，所述多个测试单元包括多个电介质测试样本，并且所述方法进一步包括在所述恒定电压已经击穿所述多个电介质测试样本中的一个电介质测试样本之后，限制击穿电流在所述多个电介质测试样本中的所述一个电介质测试样本上流动。
优选地，所述多个测试单元中的每一个包括至少一个具有负阈值电压的DEPFET(耗尽场效应)晶体管，并且所述至少一个DEPFET晶体管在所述恒定电压已经击穿所述多个电介质测试样本中的一个电介质测试样本之后截止，以限制所述击穿电流在所述多个电介质测试样本中的所述一个电介质测试样本上流动。所述DEPFET在电介质测试样本的击穿之前是导通的。
对于本领域技术人员而言，在阅读了下文对通过各幅附图例示的优选实施例的详细描述之后，本发明的这些和其他目标无疑将变得显而易见。
附图说明
图1是根据本发明实施例的N型TDDB测试结构的示意图。
图2是根据本发明实施例的图1的N型TDDB测试结构的测试单元的示意图。
图3是根据本发明实施例的P型TDDB测试结构的示意图。
图4是根据本发明实施例的图3的P型TDDB测试结构的测试单元的示意图。
图5是根据本发明实施例的TDDB测试结构的电流-时间曲线图。
图6是根据本发明实施例的TDDB测试过程的流程图。
具体实施方式
图1是根据本发明实施例的N型TDDB(时间相关电介质击穿)测试结构1的示意图。N型TDDB测试结构1包括在恒定正电压V+和地之间并联连接的多个N型测试单元10。
多个测试单元10中的每一个在结构上是相同的，并且包括电介质测试样本Gn和电流限制单元。电介质测试样本Gn连接于恒定正电压V+和电流限制单元之间。电流限制单元包括至少一个DEPFET(耗尽场效应)晶体管与电阻器Rn。
假设电流限制单元包括在电介质测试样本Gn和电阻器Rn之间相互串联连接的多个DEPFET晶体管Mn(1)～Mn(K)。所述多个DEPFET晶体管Mn(1)～Mn(K)分别对应于多个负阈值电压Vtn(1)～Vtn(K)。采用所述多个电流限制单元以用于在所述恒定正电压V+大于单个DEPFET晶体管的漏极到源极击穿电压的情况下承受该恒定正电压V+。
每一DEPFET晶体管的阈值电压Vtn(n)和电阻Rn必须相互协作才能实现这种单元的电流限制功能。例如，电介质测试样本电阻Rdi应当比电阻器Rn的电阻大得多，Vtn(1)＝Vtn(2)＝Vtn(3)＝…＝Vtn(K)，并且负阈值电压Vtn(K)的绝对值小于In*Rn，其中，In是根据电介质测试样本的击穿电流。在电介质测试样本击穿之前，有限的电阻Rn比电介质测试样本电阻小得多，因而将不对样本的正常TDDB应力造成影响。而且，由于DEPFET晶体管的负阈值的原因，它们将保持断开，此时只有很小的电流通过电流限制单元。一旦电介质测试样本被击穿，在电流限制单元当中出现大电流。电阻器Rn上的电压将被提高到大于负阈值电压Vtn(K)的绝对值，并且其将使得所有的DEPFET晶体管截止，以限制这一单元当中的电流。而且，这能够保持其他未被击穿的电介质测试样本在所述恒定正电压V+下的正常应力。
图2是根据本发明实施例的N型测试单元10的示意图。例如，假设N型测试单元10包括一个DEPFET晶体管Mn。
所述DEPFET晶体管Mn包括连接至电介质测试样本Gn的漏极D、连接至电阻器Rn的源极S、连接至地的栅极G以及连接至地的基极B。电阻器Rn连接于DEPFET晶体管Mn的源极和地之间。
假设DEPFET晶体管Mn的阈值电压Vtn为-0.5V(伏)，这意味着在DEPFET晶体管Mn的栅极到源极电压Vgs大于-0.5V时该DEPFET晶体管Mn导通，在栅极到源极电压Vgs小于-0.5V时该DEPFET晶体管Mn截止。假设电阻器Rn的电阻为50欧姆，那么击穿电流In为20mA。
在正电压V+击穿电介质测试样本Gn之前，在电介质测试样本Gn上流动的电流小到足以被忽略，而且电阻器Rn上的电压也小到足以被忽略。栅极到源极电压Vgs＝0V大于阈值电压Vtn＝-0.5V，并且DEPFET晶体管Mn导通。
在正电压V+击穿电介质测试样本Gn从而生成了击穿电流In＝20mA时，电阻器Rn上的电压变为20mA*50ohm＝1V，并且栅极到源极电压Vgs变为-1V，从而变得小于阈值电压Vtn＝-0.5V。因此，自正电压V+击穿电介质测试样本Gn起，DEPFET晶体管Mn截止。
结果，参考图1的实施例，自正电压V+击穿多个N型测试单元10中的任何一个起，所述多个DEPFET晶体管Mn(1)～Mn(K)就被截止，以限制击穿电流In在所述电介质测试样本Gn上流动。因此，本发明的N型TDDB测试结构1能够在多个N型测试单元10中执行批量测试，这样做比现有技术中的逐一测试节省时间。
图3是根据本发明实施例的P型TDDB测试结构3的示意图。P型TDDB测试结构3包括在恒定负电压V-和地之间并联连接的多个P型测试单元30。
多个测试单元30中的每一个在结构上是相同的，并且包括电介质测试样本Gp和电流限制单元。电介质测试样本Gp连接于恒定负电压V-和电流限制单元之间。电流限制单元包括至少一个DEPFET(耗尽场效应)晶体管与电阻器Rp。
假设电流限制单元包括在电介质测试样本Gp和电阻器Rp之间相互串联连接的多个DEPFET晶体管Mp(1)～Mp(K)。所述多个DEPFET晶体管Mp(1)～Mp(K)分别对应于多个负阈值电压Vtp(1)～Vtp(K)。采用所述多个电流限制单元以用于在所述恒定负电压V-大于单个DEPFET晶体管的漏极到源极击穿电压的情况下承受该恒定负电压V-。
每一DEPFET晶体管的阈值电压Vtp(n)和电阻Rp必须相互协作才能实现这种单元的电流约束功能。例如，电介质测试样本电阻Rdi应当比电阻器Rp的电阻大得多，Vtp(1)＝Vtp(2)＝Vtp(3)＝…＝Vtp(K)，并且负阈值电压Vtp(K)的绝对值小于Ip*Rp，其中，Ip是根据电介质测试样本的击穿电流。在电介质测试样本击穿之前，有限的电阻Rp比电介质测试样本电阻小得多，因而将不对样本的正常TDDB应力造成影响。而且，由于DEPFET晶体管的负阈值的原因，它们将保持断开，此时只有很少的电流通过电流限制单元。一旦电介质测试样本被击穿，在电流限制单元当中出现大电流。电阻器Rp上的电压将被提高到大于负阈值电压Vtp(K)的绝对值，并且这将使得所有的DEPFET晶体管截止，以限制这一单元当中的电流。而且，这能够保持其他未被击穿的电介质测试样本在所述恒定负电压V-下的正常应力。
图4是根据本发明实施例的P型测试单元30的示意图。例如，假设P型测试单元30包括一个DEPFET晶体管Mp。
所述DEPFET晶体管Mp包括连接至电介质测试样本Gp的漏极D、连接至电阻器Rp的源极S、连接至地的栅极G以及连接至地的基极B。电阻器Rp连接在DEPFET晶体管Mp的源极和地之间。
假设DEPFET晶体管Mp的阈值电压Vtp为-0.5V(伏)，这意味着在DEPFET晶体管Mp的栅极到源极电压Vgs大于-0.5V时该DEPFET晶体管Mp导通，在栅极到源极电压Vgs小于-0.5V时该DEPFET晶体管Mp截止。假设电阻器Rp的电阻为50欧姆，那么击穿电流Ip为20mA。
在负电压V-击穿电介质测试样本Gp之前，在电介质测试样本Gp上流动的电流小到足以被忽略，而且电阻器Rp上的电压也小到足以被忽略。栅极到源极电压Vgs＝0V大于阈值电压Vtp＝-0.5V，并且DEPFET晶体管Mp导通。
在负电压V-击穿电介质测试样本Gp从而生成了击穿电流Ip＝20mA时，电阻器Rp上的电压变为20mA*50ohm＝1V，并且栅极到源极电压Vgs变为-1V，从而变得小于阈值电压Vtp＝-0.5V。因此，自负电压V+t击穿电介质测试样本Gp起，DEPFET晶体管Mp截止。
结果，参考图3的实施例，自负电压V-击穿多个P型测试单元30中的任何一个起，所述多个DEPFET晶体管Mp(1)～Mp(K)就截止，以限制击穿电流Ip在电介质测试样本Gp上流动。因此，本发明的P型TDDB测试结构3能够在多个P型测试单元30中执行批量测试，这样做比现有技术中的逐一测试节省时间。
图5是根据本发明实施例的TDDB测试结构的电流-时间曲线图。从图5可以观测到，在恒定电压击穿第一电介质测试样本时，生成击穿电流，从而引起了第一时间点处的第一电流跃变，对应于第一电介质测试样本的电流限制单元将击穿电流限制在第一电流水平以内，直到所述恒定电压击穿第二电介质测试样本为止。
注意，在第一电介质测试样本被击穿时，对应的电流限制单元截断所述击穿电流的电流路径。因此，TDDB测试结构的总电阻减小，并且TDDB测试结构的总漏电流在所述恒定电压作用下增大。
通过读取对应于多个时间点的多个电流跃变，可以获得各电介质测试样本的多个寿命。
图6是根据本发明实施例的TDDB测试过程6的流程图。TDDB测试过程6包括下述步骤。
步骤61：将多个测试单元并联连接在恒定电压和地之间。
步骤62：测量所述恒定电压和地之间的电流-时间曲线，以读取对应于所述多个测试单元的多个击穿时间。
可以通过参考联系图1到图5所做的描述而获得TDDB测试过程6的详细操作，这里将省略所述详细操作的描述。
总之，本发明提供了在多个N型测试单元和多个P型测试单元中执行批量测试的N型TDDB测试结构和P型TDDB测试结构，其相较于现有技术中的逐一测试节约了时间。
本领域的技术人员将容易地发现在遵循本发明的教导的同时可以对所述装置和方法做出很多修改和变更。相应地，应当将上文的公开内容视为仅由所附权利要求的界定范围来限定。

Claims (8)

1.一种时间相关电介质击穿(TDDB)测试结构，包括：
在恒定电压和地之间并联连接的多个测试单元，其中，所述多个测试单元中的每一个包括：
连接于所述恒定电压之间的第一端子和第二端子，并且所述第一端子和所述第二端子用于在使用所述时间相关电介质击穿(TDDB)测试结构对电介质测试样本进行测试时连接至所述电介质测试样本；以及
连接在所述第一端子和所述地之间的电流限制单元，所述电流限制单元包括至少一个耗尽场效应(DEPFET)晶体管和与所述至少一个耗尽场效应(DEPFET)晶体管的源极连接的电阻器，并且当对所述电介质测试样本进行测试时，所述至少一个耗尽场效应(DEPFET)晶体管在所述恒定电压已经击穿所述电介质测试样本之后截止，以限制击穿电流在所述电介质测试样本上流动，
其中，由所述击穿电流引起的所述电阻器上的电压大于所述至少一个耗尽场效应(DEPFET)晶体管的总阈值电压的绝对值。
2.根据权利要求1所述的时间相关电介质击穿(TDDB)测试结构，其中，在所述恒定电压为正时，所述多个测试单元是多个N型测试单元。
3.根据权利要求2所述的时间相关电介质击穿(TDDB)测试结构，其中，
所述至少一个耗尽场效应(DEPFET)晶体管包括连接至所述第一端子的漏极、连接至所述地的栅极、连接至所述地的基极、以及源极；并且，
所述电阻器连接在所述至少一个耗尽场效应(DEPFET)晶体管的所述源极和所述地之间。
4.根据权利要求3所述的时间相关电介质击穿(TDDB)测试结构，其中，在所述恒定电压击穿所述电介质测试样本时，所述电阻器上的电压使得所述至少一个耗尽场效应(DEPFET)晶体管的总栅极到源极电压小于所述总阈值电压，从而使所述至少一个耗尽场效应(DEPFET)晶体管截止，以限制所述击穿电流在所述电介质测试样本上流动。
5.根据权利要求1所述的时间相关电介质击穿(TDDB)测试结构，其中，在所述恒定电压为负时，所述多个测试单元是多个P型测试单元。
6.根据权利要求5所述的时间相关电介质击穿(TDDB)测试结构，其中，
所述至少一个耗尽场效应(DEPFET)晶体管包括连接至所述地的漏极、连接至所述电阻器的源极、连接至所述第一端子的栅极以及连接至所述第一端子的基极，并且
所述电阻器连接在所述第一端子和所述至少一个耗尽场效应(DEPFET)晶体管的所述源极之间。
7.根据权利要求6所述的时间相关电介质击穿(TDDB)测试结构，其中，在所述恒定电压击穿所述电介质测试样本时，所述电阻器上的电压使得所述至少一个耗尽场效应(DEPFET)晶体管的总栅极到源极电压小于所述总阈值电压，从而使所述至少一个耗尽场效应(DEPFET)晶体管截止，以限制所述击穿电流在所述电介质测试样本上流动。
8.一种时间相关电介质击穿(TDDB)测试方法，包括：
将多个测试单元并联连接在恒定电压和地之间；
将所述多个测试单元连接至多个电介质测试样本；以及
测量所述恒定电压和所述地之间的电流-时间曲线，以读取对应于所述多个测试单元的多个击穿时间，
并且所述方法进一步包括：在所述恒定电压已经击穿所述多个电介质测试样本中的一个电介质测试样本之后，限制击穿电流在所述多个电介质测试样本中的所述一个电介质测试样本上流动，
其中，所述多个测试单元中的每一个包括至少一个耗尽场效应(DEPFET)晶体管和与所述至少一个耗尽场效应(DEPFET)晶体管的源极连接的电阻器，并且所述至少一个耗尽场效应(DEPFET)晶体管在所述恒定电压已经击穿所述多个电介质测试样本中的一个电介质测试样本之后截止，从而限制所述击穿电流在所述多个电介质测试样本中的所述一个电介质测试样本上流动，
其中，由所述击穿电流引起的所述电阻器上的电压大于所述至少一个耗尽场效应(DEPFET)晶体管的总阈值电压的绝对值。
CN202010714686.6A 2018-11-06 2018-11-06 时间相关电介质击穿测试结构及其测试方法 Active CN111812472B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010714686.6A CN111812472B (zh) 2018-11-06 2018-11-06 时间相关电介质击穿测试结构及其测试方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/CN2018/114143 WO2020093238A1 (en) 2018-11-06 2018-11-06 Time Dependent Dielectric Breakdown Test Structure and Test Method Thereof
CN202010714686.6A CN111812472B (zh) 2018-11-06 2018-11-06 时间相关电介质击穿测试结构及其测试方法
CN201880002396.XA CN110140200B (zh) 2018-11-06 2018-11-06 时间相关电介质击穿测试结构及其测试方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201880002396.XA Division CN110140200B (zh) 2018-11-06 2018-11-06 时间相关电介质击穿测试结构及其测试方法

Publications (2)

Publication Number Publication Date
CN111812472A CN111812472A (zh) 2020-10-23
CN111812472B true CN111812472B (zh) 2021-07-30

Family

ID=67569060

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010714686.6A Active CN111812472B (zh) 2018-11-06 2018-11-06 时间相关电介质击穿测试结构及其测试方法
CN201880002396.XA Active CN110140200B (zh) 2018-11-06 2018-11-06 时间相关电介质击穿测试结构及其测试方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201880002396.XA Active CN110140200B (zh) 2018-11-06 2018-11-06 时间相关电介质击穿测试结构及其测试方法

Country Status (4)

Country Link
US (1) US11187740B2 (zh)
CN (2) CN111812472B (zh)
TW (1) TWI742329B (zh)
WO (1) WO2020093238A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102576342B1 (ko) * 2018-11-23 2023-09-07 삼성전자주식회사 반도체 장치 및 반도체 장치의 동작 방법
CN110635449A (zh) * 2019-08-28 2019-12-31 长江存储科技有限责任公司 保护电路及测试结构
CN110780178B (zh) * 2019-11-25 2022-03-18 珠海复旦创新研究院 一种宽频带器件交流可靠性测试电路及测试方法
CN113049921B (zh) * 2019-12-10 2024-04-19 中芯国际集成电路制造(上海)有限公司 Tddb测试结构、tddb测试系统及其测试方法
CN113552457B (zh) * 2020-04-03 2022-11-15 长鑫存储技术有限公司 测试电路及半导体测试方法
CN113495203B (zh) * 2020-04-03 2022-05-03 长鑫存储技术有限公司 测试电路及半导体测试方法
CN113092975B (zh) * 2021-03-10 2024-04-19 上海华虹宏力半导体制造有限公司 功率mos器件的源漏击穿电压测试方法
CN113092977B (zh) * 2021-03-30 2022-10-25 长江存储科技有限责任公司 一种经时击穿测试结构、方法及经时击穿测试试样
CN112986772B (zh) * 2021-04-20 2021-08-13 晶芯成(北京)科技有限公司 一种电介质击穿测试电路及其测试方法
CN113295981B (zh) * 2021-05-24 2023-10-10 长江存储科技有限责任公司 一种经时击穿测试设备和方法
CN117471267B (zh) * 2023-12-22 2024-03-12 南京第三代半导体技术创新中心有限公司 一种用于评估栅介质经时击穿的测试方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1087441A2 (en) * 1999-09-22 2001-03-28 Kabushiki Kaisha Toshiba Stacked mosfet protection circuit
JP2001229671A (ja) * 2001-01-15 2001-08-24 Toshiba Corp 半導体記憶装置
CN1387245A (zh) * 2001-05-21 2002-12-25 华邦电子股份有限公司 时间相依介电崩溃测试电路及测试方法
CN101692449A (zh) * 2009-10-13 2010-04-07 上海宏力半导体制造有限公司 并行测量热载流子注入效应的方法
CN101702005A (zh) * 2009-10-28 2010-05-05 上海宏力半导体制造有限公司 与时间相关电介质击穿的并行测试电路
CN102456750A (zh) * 2010-10-15 2012-05-16 台湾积体电路制造股份有限公司 用于提高电容器容量和兼容性的方法和装置
US8526211B1 (en) * 2010-03-31 2013-09-03 Volterra Semiconductor Corporation Memory program circuit
CN103918069A (zh) * 2011-10-07 2014-07-09 特兰斯夫公司 具有增加可靠性的高功率半导体电子部件
CN104049666A (zh) * 2014-06-17 2014-09-17 苏州能讯高能半导体有限公司 一种二端恒流器件
CN106291276A (zh) * 2016-07-28 2017-01-04 上海华力微电子有限公司 一种用于并行测试系统的介质经时击穿测试装置
CN106409817A (zh) * 2016-10-26 2017-02-15 上海华力微电子有限公司 Tddb测试结构以及tddb测试方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW265482B (zh) 1994-06-01 1995-12-11 Siemens Akitengesellschaft
JPH09213760A (ja) * 1996-01-31 1997-08-15 Nippon Steel Corp 半導体素子の評価方法
KR100282432B1 (ko) * 1998-08-31 2001-02-15 김영환 티디디비(ｔｄｄｂ) 테스트 패턴 및 그를 이용한 모스캐패시터유전체막의 ｔｄｄｂ테스트방법
JP2001127126A (ja) * 1999-10-28 2001-05-11 Mitsubishi Materials Silicon Corp 半導体素子の評価方法
TW460701B (en) 2000-01-20 2001-10-21 Winbond Electronics Corp Improved test circuit of TDDB
JP2001291753A (ja) * 2000-04-05 2001-10-19 Matsushita Electric Ind Co Ltd チャージアップ・ダメージ半導体評価方法と半導体装置
CN1588102A (zh) * 2004-08-19 2005-03-02 信息产业部电子第五研究所 在高温恒定电场中与时间有关的介质击穿试验方法
US7890891B2 (en) * 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US8264235B2 (en) * 2006-10-30 2012-09-11 Nxp B.V. Test structure for detection of defect devices with lowered resistance
US8754655B2 (en) * 2011-08-11 2014-06-17 International Business Machines Corporation Test structure, method and circuit for simultaneously testing time dependent dielectric breakdown and electromigration or stress migration
CN102928758B (zh) * 2012-10-17 2015-11-04 株洲变流技术国家工程研究中心有限公司 一种反并联晶闸管状态检测系统及方法
CN104345253B (zh) * 2013-08-02 2017-11-10 中芯国际集成电路制造(上海)有限公司 一种tddb的测试结构及测试方法
CN203688745U (zh) * 2013-11-25 2014-07-02 淮北市华明工业变频设备有限公司 Scr高压击穿检测器
CN204241624U (zh) * 2014-10-21 2015-04-01 中芯国际集成电路制造(北京)有限公司 击穿电压的测试结构
US20170336467A1 (en) * 2016-05-17 2017-11-23 Globalfoundries Inc. Gate protection for hv-stress application
CN206848417U (zh) * 2017-06-08 2018-01-05 北京华峰测控技术有限公司 一种高压mosfet晶圆击穿电压多工位并行测量装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1087441A2 (en) * 1999-09-22 2001-03-28 Kabushiki Kaisha Toshiba Stacked mosfet protection circuit
JP2001229671A (ja) * 2001-01-15 2001-08-24 Toshiba Corp 半導体記憶装置
CN1387245A (zh) * 2001-05-21 2002-12-25 华邦电子股份有限公司 时间相依介电崩溃测试电路及测试方法
CN101692449A (zh) * 2009-10-13 2010-04-07 上海宏力半导体制造有限公司 并行测量热载流子注入效应的方法
CN101702005A (zh) * 2009-10-28 2010-05-05 上海宏力半导体制造有限公司 与时间相关电介质击穿的并行测试电路
US8526211B1 (en) * 2010-03-31 2013-09-03 Volterra Semiconductor Corporation Memory program circuit
CN102456750A (zh) * 2010-10-15 2012-05-16 台湾积体电路制造股份有限公司 用于提高电容器容量和兼容性的方法和装置
CN103918069A (zh) * 2011-10-07 2014-07-09 特兰斯夫公司 具有增加可靠性的高功率半导体电子部件
CN104049666A (zh) * 2014-06-17 2014-09-17 苏州能讯高能半导体有限公司 一种二端恒流器件
CN106291276A (zh) * 2016-07-28 2017-01-04 上海华力微电子有限公司 一种用于并行测试系统的介质经时击穿测试装置
CN106409817A (zh) * 2016-10-26 2017-02-15 上海华力微电子有限公司 Tddb测试结构以及tddb测试方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Investigation of hot-carrier-injection assisted TDDB and multi-stage hot-hole induced leakage current in BCD HV NMOS;Yu-Hui Huang等;《2017 IEEE International Reliability Physics Symposium (IRPS)》;20170406;全文 *
薄栅氧化层经时击穿的实验分析及物理模型研究;刘红侠等;《物理学报》;20010612;第50卷(第6期);全文 *

Also Published As

Publication number Publication date
TW202018315A (zh) 2020-05-16
WO2020093238A1 (en) 2020-05-14
US11187740B2 (en) 2021-11-30
US20200141995A1 (en) 2020-05-07
CN110140200B (zh) 2020-08-25
TWI742329B (zh) 2021-10-11
CN111812472A (zh) 2020-10-23
CN110140200A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
CN111812472B (zh) 时间相关电介质击穿测试结构及其测试方法
US7589550B2 (en) Semiconductor device test system having reduced current leakage
US20100156454A1 (en) Hot-Electron Injection Testing of Transistors on a Wafer
CN107783020B (zh) 用于应力泄漏测量的电路和操作包括晶体管的器件的方法
CN102262206B (zh) pMOSFET器件负偏置温度不稳定性寿命预测方法
CN102004218B (zh) 芯片可接受度测试方法
Kuijstermans et al. Defect-oriented test methodology for complex mixed-signal circuits
KR100640637B1 (ko) 회로에 설계된 모스 트랜지스터의 시간 의존형 유전체 브렉다운 특성 불량 검출 방법
US8779796B2 (en) Method and apparatus for device parameter measurement
Kumar et al. Operational fault detection and monitoring of a memristor-based LUT
US10006958B2 (en) Semiconductor device and method of inspecting a semiconductor device
US20140152338A1 (en) Electronic device reliability measurement system and method
CN113933673A (zh) 测试结构、方法与电子设备
RU2702962C1 (ru) Способ сравнительной оценки партий полупроводниковых изделий по надежности
RU2381514C1 (ru) Способ сравнительной оценки надежности партий полупроводниковых изделий
JPWO2008069025A1 (ja) 半導体装置
CN113495203B (zh) 测试电路及半导体测试方法
US11099231B2 (en) Stress test on circuit with low voltage transistor
CN109166842B (zh) 用于评估栅氧层tddb极性差异的测试结构及测试方法
Gielen et al. Methodology towards sub-ppm testing of analog and mixed-signal ICs for cyber-physical systems
CN113030712A (zh) 电路检查方法及电子设备
CN116047215A (zh) 一种元器件故障激发方法及装置
CN114334908A (zh) 监控电路、半导体器件和电子设备
Sarson et al. Impacting accuracy of chipmaker's quality tests
CN113049921A (zh) Tddb测试结构、tddb测试系统及其测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant